CN102956544A

CN102956544A - 金属互连线的制造方法

Info

Publication number: CN102956544A
Application number: CN2011102475389A
Authority: CN
Inventors: 王新鹏; 黄晓辉
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-08-25
Filing date: 2011-08-25
Publication date: 2013-03-06
Anticipated expiration: 2031-08-25
Also published as: CN102956544B

Abstract

本发明提供一种金属互连线的制造方法包括：提供半导体衬底，其上形成有虚设栅极；依次覆盖应力层和第一层间介质层；暴露所述虚设栅极；去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；在所述金属栅极侧壁和半导体衬底上依次形成应力层和第一层间介质层，所述金属栅极上形成有金属氧化层；在所述第一层间介质层和所述金属氧化层上覆盖第二层间介质层；形成开口，所述开口中暴露所述金属氧化层和应力层；去除所述开口中暴露的金属氧化层和应力层；在所述开口中形成金属互连线。本发明用于保护有源区中的金属硅化物区，提高金属栅极与金属互连线，以及有源区与金属互连线的电连特性。

Description

金属互连线的制造方法

技术领域

本发明涉及集成电路制造领域，尤其涉及一种金属互连线的制造方法。

背景技术

随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。

随着栅极工艺进入了一个新的阶段，最早达到极限的部分就是组成半导体器件的栅极氧化层，又称栅介质层，现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比，65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，二氧化硅层已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。

因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构-金属栅极。一般的，在形成具有金属栅极的半导体器件结构后，继而在半导体器件上制造金属互连线，将需要电性引出的半导体器件的有源区及栅极电性引出。

如图1所示，其为现有技术中金属互连线19的结构示意图，图1表示了几种金属互连线19的形成方式，例如，金属互连线19单独将有源区10中金属硅化物区13引出、金属互连线19单独将金属栅极12引出、以及金属互连线19并连引出有源区10中金属硅化物区13和金属栅极12，其他引出方式亦根据实际工艺确定。

如图2所示，其为现有技术中金属互连线制造过程中的结构示意图，形成金属互连线的步骤如下：首先在半导体衬底10上形成金属栅极12，并在金属栅极12两侧的半导体衬底10中形成有金属硅化物区13；接着，在半导体衬底10和金属栅极12上形成层间介质层17，并利用光刻和刻蚀工艺，刻蚀层间介质层17，以形成开口(via)20，暴露出半导体衬底10和金属栅极12；然后，沉积金属层填充所述开口20，以形成金属互连线，从而将需要引出的金属栅极12及半导体衬底10中的金属硅化物区13电性引出。

然而，在实际制造工艺过程中，金属栅极12表面暴露于空气的部分易于被氧化，在金属栅极12上形成一层金属氧化层14。金属氧化层14阻挡后续沉积金属互连线层与金属栅极12的电性连接，导致半导体器件的异常断开的情况发生。因此，在形成金属互连线之前需要去除金属氧化层14。一般的，可以在沉积金属层之前，利用氩等离子束溅射，以去除金属栅极12上的金属氧化层14暴露出金属栅极12。然而，氩等离子束溅射同样会去除位于有源区11中的金属硅化物区13，减薄金属硅化物区13的厚度，同样影响金属互连线对有源区11的电性引出，同样导致半导体器件的异常断开的情况发生。

发明内容

本发明的目的是提供一种金属互连线的制造方法，以保护有源区中的金属硅化物区，提高金属栅极与金属互连线，以及有源区与金属互连线的电连特性。

为解决上述问题，本发明提供一种金属互连线的制造方法，提供半导体衬底，其上形成有虚设栅极；在所述半导体衬底上依次覆盖应力层和第一层间介质层；进行第一次化学机械研磨，直至暴露所述虚设栅极；去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；在所述第一层间介质层和所述金属氧化层上覆盖第二层间介质层；刻蚀所述第二层间介质层和第一层间介质层形成开口，所述开口中暴露所述金属氧化层和应力层；去除所述开口中暴露的金属氧化层和应力层；在所述开口中形成金属互连线。

较佳的，所述第二层间介质层包括氧化层以及覆盖所述氧化层的保护层。

较佳的，所述保护层的材质为氮化硅，碳氮化硅、氮化钛、氮化钽、单质钛或单质钽中的一种或其组合。

较佳的，所述保护层的厚度为100埃～300埃。

进一步的，在形成所述开口的步骤中，包括：

在所述第二层间介质层表面形成图案化的抗刻蚀层；

以抗刻蚀层为掩膜，刻蚀所述第二层间介质层和第一层间介质层；

去除所述抗刻蚀层。

进一步的，所述抗刻蚀层包括底部抗反射涂层和位于所述底部抗反射层上的光刻胶层。

进一步的，在所述开口中形成金属互连线的步骤，包括：

在所述开口中覆盖金属粘着层；

在所述金属粘着层上覆盖金属互连线层，所述金属互连线层填充所述开口；

进行第二次化学机械研磨，直至暴露所述第二层间介质层。

进一步的，所述应力层的厚度为100埃～300埃。

进一步的，利用氩等离子体溅射去除所述开口中暴露的金属氧化层和应力层。

较佳的，所述金属栅极两侧的半导体衬底中形成有金属硅化物区。

可选的，所述金属硅化物区的材质为镍硅化物、钴硅化物、钨硅化物、钛硅化物以及钽硅化物中的一种或其组合。

进一步的，所述金属栅极的材质为铝或铝钛化合物。

相比于现有技术，本发明所述金属互连线的制造方法，通过在半导体衬底表面形成应力层，该应力层在去除金属栅极上的金属氧化层过程中，阻止有源区中的金属硅化物区的损伤，从而在去除金属氧化层的同时保护金属硅化物区，从而提高金属栅极与金属互连线，以及有源区与金属互连线的电连特性。

附图说明

图1为现有技术中金属互连线的结构示意图。

图2为现有技术中金属互连线制造过程中的一结构示意图。

图3为本发明一实施例中金属互连线的制造方法的流程示意图。

图4～图13为本发明一实施例中金属互连线制造过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

本发明的核心思想在于，提供一种互连线的制造方法，通过在形成金属栅极的半导体衬底表面应力层，该应力层形成开口时不被去除，以在去除金属栅极上的金属氧化层的时候，阻止有源区上的金属硅化物区的损伤。

图3为本发明一实施例中金属互连线的制造方法的流程示意图。图4～图13为本发明一实施例中金属互连线制造过程中的结构示意图。请参考图3～图13，其为本发明一实施例中金属互连线的制造流程示意图，该金属互连线的制造方法和制造过程中的结构示意图。

所述金属互连线的制造方法包括以下步骤：

步骤S01：如图7所示，提供半导体衬底100，其上形成有金属栅极102，在所述金属栅极102的侧壁和半导体衬底100上依次形成应力层106和第一层间介质层107，所述金属栅极102上形成有金属氧化层104；

步骤S01：如图4所示，提供半导体衬底100，其上形成有虚设栅极102a。

所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材质，在所述半导体衬底100上形成有有源区101，所述半导体衬底100中还形成有各种掺杂区，例如N阱、P阱、以及轻掺杂源漏区(LDD)等；此外，所述半导体衬底100中还形成有以及其他各种元件隔离，例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构，上述结构根据实际半导体器件制造工艺过程确定，为本领域技术人员所熟知技术内容，故在此不一一赘述。

所述虚设栅极102a的材质为多晶硅，所述虚设栅极102a的形成步骤为：在所述半导体衬底100上沉积一层多晶硅薄膜，可以采用化学气相沉积法形成，接着，在多晶硅薄膜上涂抹光刻胶，对光刻胶进行曝光和显影，图形化光刻胶，接下来以图形化的光刻胶为掩模刻蚀去除部分的多晶硅薄膜，最终形成如图4所示形成虚设栅极102a。所述虚设栅极102a作为金属栅极的前期替代结构，在后续步骤中经历高温退火工艺，避免因先形成金属栅极在高温退火工艺中受热而改变金属栅极的功函数，进而保持金属栅极的电学特性，从而保持后续形成的金属栅极的功函数不发生改变，提高金属栅极的整体性能。

此外，所述虚设栅极102a两侧的半导体衬底100有源区101中形成有金属硅化物区103。所述金属硅化物区103是利用化学气相沉积(CVD)或物理气相沉积(PVD)的方式将金属沉积于半导体衬底100表面，金属在高温退火过程中与硅反应形成金属硅化物。所述金属硅化物区103的材质为镍硅化物、钴硅化物、钨硅化物、钛硅化物以及钽硅化物中的一种或其组合。在本实施例中，所述金属硅化物区103的材质为镍硅化合物，利用镍等离子束溅射至所述半导体衬底100中，在高温退火过程中与所述半导体衬底100中的硅发生化学反应，从而形成镍硅化合物。所述金属硅化物区103用于改善半导体衬底100中有源区101与后续形成的金属互连线之间界面的电阻特性，有助于有源区101的电性引出。

步骤S02：如图5所示，在所述半导体衬底100上依次覆盖应力层106和第一层间介质层107。

所述应力层106的材质为氮化硅(SiN)，其厚度范围为30～100埃，氮化硅形成的应力层106应力记忆性好，且氮化硅为半导体工艺中常见材质，制造成本相对较低。应力层106的可以采用等离子体化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、快速热化化学气相沉积(RTCVD)或高密度等离子体沉积(HDP)等方法形成，采用的反应气体可以包括SiH₄、SiH₂Cl₂、SiH₂F₂和NH₃，所述应力层106较佳的厚度为200～1000埃，在高温退火工艺中能够达到较佳的应力记忆效果。同时所述应力层106还可以起到刻蚀停止的，并作用其与后续形成的第一层间介质层具有较好的粘附性。

所述第一层间介质层107的材质为氧化硅，可以采用化学气相沉积法，例如等离子体化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、快速热化化学气相沉积(RTCVD)或高密度等离子体沉积(HDP)等方法形成。

步骤S03：如图6所示，进行第一次化学机械研磨，直至暴露所述虚设栅极102a；

具体地，在第一次化学机械研磨过程中，研磨去除部分第一层间介质层107和位于金属氧化层104上的应力层106，停止于虚设栅极102a。

步骤S04：去除所述虚设栅极102a，形成金属栅极102，所述金属栅极102上形成有金属氧化层104，形成如图7所示结构；

在所述半导体衬底100上沉积有金属栅极薄膜，所述金属栅极薄膜填充去除虚设栅极102a后的沟槽，接着，进行化学机械研磨直至暴露第一层间介质层107，从而形成金属栅极102，其中，所述金属栅极102的材质为铝或铝钛化合物，金属栅极102形成后会暴露于空气中被氧化，会在金属栅极102表面上形成金属氧化层104，例如氧化铝层等，金属氧化层104会隔绝金属栅极102与后续形成的金属互连线之间的电性连接。

步骤S05：如图8所示，在所述第一层间介质层107和所述金属氧化层104上覆盖第二层间介质层108；

所述第二层间介质层108包括氧化层108a以及覆盖所述氧化层108a的保护层108b。其中，所述第一氧化层108a的材质为氧化硅，可以采用化学气相沉积法形成，所述保护层108b的材质可以为氮化硅，碳氮化硅、氮化钛、氮化钽、单质钛或单质钽其中的一种或其组合，其中较佳的，所述保护层108b的材质为氮化钛、氮化钽、单质钛或单质钽其中的一种或其组合，可以采用金属硬掩膜代替现有技术的光刻胶掩膜方法；保护层108b可以采用离子体化学气相沉积、低压化学气相沉积、快速热化化学气相沉积或高密度等离子体沉积等方法形成。其中，所述保护层108b的厚度为100埃～300埃。

步骤S06：如图9和图10所示，刻蚀所述第二层间介质层108、第一层间介质层107，以形成开口200，所述开口200中暴露所述金属氧化层104和应力层106；

详细的，在刻蚀所述第二层间介质层108、第一层间介质层107，以形成开口200的步骤中，包括：首先，在所述第二层间介质层108表面形成图案化的抗刻蚀层110；随后，以抗刻蚀层110为掩膜，刻蚀所述第二层间介质层108和第一层间介质层107；接着去除所述抗刻蚀层110和应力层106。其中，所述抗刻蚀层110包括光刻胶层和抗反射涂层，光刻胶层位于所述底部抗反射层之上，所述底部抗反射涂层可防止后续进行的曝光过程中，所述开口200底部的反射作用和平整度对开口200中侧面轮廓的影响，防止出现开口200侧壁的第二层间介质层108出现顶角圆化的现象，在此过程中，所述第二介质层108的保护层108a在刻蚀过程中保护其氧化层108a不受损伤，使氧化层108a保持良好的界面平整度，从而获得表面平整度良好的第二层间介质层108。在本实施例中，采用等离子体灰化法(Plasma Ashing)去除抗刻蚀层110。

步骤S07：如图11所示，去除所述开口200中暴露的金属氧化层104和应力层106。

利用氩(Ar)等离子体溅射去除所述开口200中暴露的金属氧化层104时，开口200中的应力层106阻挡氩等离子体损伤其下方的金属硅化物区103，从而保护金属硅化物区103不受损伤。

步骤S08：如图12和图13所示，在所述开口200中形成金属互连线109。

在本实施例中，形成金属互连线109包括以下步骤：首先，在所述开口200中覆盖金属粘着层(Glue layer)；然后，在所述金属粘着层111上覆盖金属互连线层109a，所述金属互连线层109a完全填充所述开口200；最后，进行第二次化学机械研磨，直至暴露所述第二层间介质层108，去除部分金属互连层109a和第二层间介质层108的保护层108b，从而形成金属互连线109。

在此过程中，所述第二介质层108的保护层108b在刻蚀过程中保护其氧化层108a不受损伤，使氧化层108a保持良好的界面平整度，进而易于形成均匀良好的金属粘着层111，进而有助于形成电连特性良好的金属互连线109。

相比于现有技术，本发明所述金属互连线的制造方法，通过在半导体衬底100上形成应力层106，该应力层106在去除金属栅极102上的金属氧化层104过程中，阻止有源区101中的金属硅化物区103受到损伤，从而在去除金属氧化层102的同时保护金属硅化物区103，从而提高金属栅极102与金属互连线，以及有源区101与金属互连线的电连特性。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims

1.一种金属互连线的制造方法，用于金属栅极工艺，包括：

提供半导体衬底，其上形成有虚设栅极；

在所述半导体衬底上依次覆盖应力层和第一层间介质层；

进行第一次化学机械研磨，直至暴露所述虚设栅极；

去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；

在所述第一层间介质层和所述金属氧化层上覆盖第二层间介质层；

刻蚀所述第二层间介质层和第一层间介质层形成开口，所述开口中暴露所述金属氧化层和应力层；

去除所述开口中暴露的金属氧化层和应力层；

在所述开口中形成金属互连线。

2.如权利要求1所述的金属互连线的制造方法，其特征在于，所述第二层间介质层包括氧化层以及覆盖所述氧化层的保护层。

3.如权利要求2所述的金属互连线的制造方法，其特征在于，所述保护层的材质为氮化硅，碳氮化硅、氮化钛、氮化钽、单质钛或单质钽中的一种或其组合。

4.如权利要求2所述的金属互连线的制造方法，其特征在于，所述保护层的厚度为100埃～300埃。

5.如权利要求1所述的金属互连线的制造方法，其特征在于，在形成所述开口的步骤中，包括：

在所述第二层间介质层表面形成图案化的抗刻蚀层；

去除所述抗刻蚀层。

6.如权利要求5所述的金属互连线的制造方法，其特征在于，所述抗刻蚀层包括底部抗反射涂层和位于所述底部抗反射层上的光刻胶层。

7.如权利要求1所述的金属互连线的制造方法，其特征在于，在所述开口中形成金属互连线的步骤，包括：

在所述开口中覆盖金属粘着层；

进行第二次化学机械研磨，直至暴露所述第二层间介质层。

8.如权利要求1～7中任意一项所述的金属互连线的制造方法，其特征在于，所述应力层的厚度为100埃～300埃。

9.如权利要求1～7中任意一项所述的金属互连线的制造方法，其特征在于，利用氩等离子体溅射去除所述开口中暴露的金属氧化层和应力层。

10.如权利要求1～7中任意一项所述的金属互连线的制造方法，其特征在于，所述金属栅极两侧的半导体衬底中形成有金属硅化物区。

11.如权利要求10所述的金属互连线的制造方法，其特征在于，所述金属硅化物区的材质为镍硅化物、钴硅化物、钨硅化物、钛硅化物以及钽硅化物中的一种或其组合。

12.如权利要求1～7中任意一项所述的金属互连线的制造方法，其特征在于，所述金属栅极的材质为铝或铝钛化合物。