CN102956510A - 制造结合体和功率半导体模块的方法 - Google Patents
制造结合体和功率半导体模块的方法 Download PDFInfo
- Publication number
- CN102956510A CN102956510A CN2012102876675A CN201210287667A CN102956510A CN 102956510 A CN102956510 A CN 102956510A CN 2012102876675 A CN2012102876675 A CN 2012102876675A CN 201210287667 A CN201210287667 A CN 201210287667A CN 102956510 A CN102956510 A CN 102956510A
- Authority
- CN
- China
- Prior art keywords
- interfacing part
- pressure
- jockey
- film
- interfacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
- H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
- H01L2224/75101—Chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
- H01L2224/75101—Chamber
- H01L2224/75102—Vacuum chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
- H01L2224/75101—Chamber
- H01L2224/7511—High pressure chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75264—Means for applying energy, e.g. heating means by induction heating, i.e. coils
- H01L2224/75265—Means for applying energy, e.g. heating means by induction heating, i.e. coils in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75317—Removable auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
本发明涉及制造一种结合体和一种功率半导体模块的方法,通过该方法,将至少两个对接件(11、12)固定连接。为此提供了第一对接件和一个第二对接件(11、12)、连接装置(21)、密封装置(4)、具有压力腔(6)的反应器(7)、加热元件(8)。第一和第二对接件(11、12)、连接装置(21)设置到压力腔(6)中使得连接装置(21)位于第一对接件(11)和第二对接件(12)之间。然后,生成气密区域(5),在该气密区域内设置连接装置(21)。在气密区域(5)外产生压力腔(6)内的至少20bar的气压(p62),该气压(p62)作用于气密区域(5)并且将第一对接件(11)、第二对接件(12)以及连接装置(21)压在一起。使用加热元件(8)将第一和第二对接件(11、12)、连接装置(21)加热至至少为210℃的预定的最大温度并且然后进行冷却。
Description
技术领域
本发明涉及制造结合体(Verbund)和制造功率半导体模块的方法。在众多的技术领域中,要求将两个或多个对接件(Fuegepartner)以材料连接的方式连接在一起并且因此需要将对接件彼此压在一起。在传统方法中,经常出现一种风险:在结合过程中或结合过程后,对接件受损或被外来材料例如油料污染。
本发明的任务在于:提供结合体和制造功率半导体模块的改进的方法。通过根据权利要求1所述的结合体制造方法和根据权利要求21所述的功率半导体模块制造方法,解决上述技术问题。从属权利要求的内容是本发明的设计方案和改进方案。
本发明的第一方面涉及结合体的制造方法,在该方法中将至少两个对接件固定连接在一起。为此,提供第一对接件、第二对接件、连接装置、密封装置、压力反应器、加热元件。压力反应器具有压力腔。第一对接件、第二对接件、连接装置这样地设置在压力腔中,从而使得连接装置位于第一对接件和第二对接件之间。此外,生成一种气密区域,在该气密区域内设置连接装置,通过第一对接件、第二对接件、密封装置限定出气密区域。此外,在气密区域外在压力腔内产生至少20bar的气压,从而气压作用于气密区域,从而将第一对接件、第二对接件以及二者之间的连接装置压在一起。通过加热元件,将第一对接件、第二对接件、连接装置加热至至少为210℃的预定的最大温度并且然后冷却第一对接件、第二对接件、连接装置。
密封装置例如可以设计为薄膜或密封罩(Dichtraupe)。在薄膜的情况下,则薄膜可以全部或部分保留在加工完成的结合体上并且与结合体共同安装到用于功率半导体模块的壳体内用于制造功率半导体模块。薄膜可以用作保护涂层以及/或者绝缘部分。在这种功率半导体模块的情况下,一个对接件可以是金属化的陶瓷载体并且另一个对接件可以是半导体芯片。
下面通过实施例参考的附图以示例的形式详细地阐述本发明。在附图中相同的参考符号表示相同的或相同作用的元件。图中示出了:
附图说明
图1A穿过打开的反应器的垂直截面图,在该反应器中设置了第一对接件、第二对接件、连接装置以及设计为薄膜的密封装置;
图1B根据图1A的闭合的反应器;
图1C根据1B的反应器,通过高压加载压力腔的由薄膜分离出的与对接件和连接装置不同的区域;
图2反应器,与图1A至图1C示出的反应器之间的区别在于:在反应器的同一侧引出所有的压力连接管路;
图3A穿过图2内示出的反应器的垂直截面,反应器还具有弹簧元件,在恰当的压力腔压力下,弹簧元件可以将对接件、连接装置、压力腔内的加热板在压力腔中与反应器壳体热脱离热耦合;
图3B图3A内示出的、封闭的反应器的垂直截面,其中通过恰当的压力加载压力腔,从而薄膜可以附着在对接件和连接装置构成的堆叠体的上表面轮廓上;
图3C穿过图3A和3B内示出的、封闭的反应器的垂直截面,其中对接件、连接装置、压力腔内的加热板与反应器壳体脱离热耦合;
图3D穿过图3A至3C内示出的、封闭的反应器的垂直截面,其中对接件、连接装置、压力腔内的加热板与反应器壳体热耦合;
图4穿过安装有两个对接件和连接装置的反应器的装置的垂直截面图,与图2内示出的装置的区别在于:薄膜设计为气密封闭的袋子(Beutel),在袋子中设置两个对接件和连接装置;
图5穿过安装有两个对接件和连接装置的反应器的装置的垂直截面图,与图2和图4内示出的装置的区别在于:替代薄膜将密封罩作为密封装置;
图6A穿过具有反应器的装置的垂直截面,其中加热元件通过较小导热容的导热板相对于反应器的壳体脱离热耦合,并且其中薄膜应用为密封装置,在薄膜上置放对接件和连接装置;
图6B 6A示出的、反应器闭合后的装置;
图6C穿过图6B内闭合的反应器的垂直截面,其中使用恰当的压力加载压力腔,从而薄膜可以附着在对接件和连接装置构成的堆叠体的上表面轮廓上;
图7穿过安装有两个对接件和连接装置的反应器的装置的垂直截面图,该反应器利用较小导热容的导热板相对于反应器的壳体脱离热耦合;
图8穿过具有反应器的装置的垂直截面,与图7内示出的装置之间的区别在于:相互连接的对接件和连接装置组装到导热的载体中;
图9穿过反应器的垂直截面,在该截面内,带状的薄膜形成密封装置,在薄膜上,相互连接的对接件连同连接装置共同运送进反应器腔区域;
图10穿过反应器的垂直截面,其压力腔安装有分别具有需连接的对接件的多个堆叠体;
图11穿过具有两个以上需连接的对接件的装置的垂直直截面;
图12反应器的壳体元件的俯视图,在该壳体元件内安装堆叠体,该堆叠体具有多个半导体芯片、多个金属化的陶瓷衬底和金属底板;
图13A穿过采用上述的对接方法制造的功率半导体模块的垂直截面,其中密封装置的一部分保留在对接件上并且具有连接元件,连接元件为连接薄板或连接销的形式;
图13B穿过采用上述的对接方法制造的功率半导体模块的垂直截面,其中密封装置的一部分保留在对接件上并且具有连接元件,连接元件设计金属化层;
图13C穿过采用上述的对接方法制造的功率半导体模块的垂直截面,其中密封装置全部保留在对接件上并且密封装置设计为密封罩;
图14穿过具有图1A至1C所示形式的反应器的装置的垂直截面,其中密封装置设计为双层薄膜;
图15烧结或粘结过程中压力及温度的时间曲线的第一实施例;
图16烧结或粘结过程中压力及温度的时间曲线的第二实施例;
图17扩散焊接过程中压力及温度的时间曲线的第一实施例;
图18扩散焊接过程中压力及温度的时间曲线的第二实施例;
图19具有多个相互耦合的反应器的连接图。
具体实施方式
图1A示出了贯穿反应器7的截面,该反应器具有压力腔6。在压力腔6内安装堆叠体3,该堆叠体具有第一对接件11、与第一对接件11连接的第二对接件12、连接装置21。第一对接件11例如可以是金属化的陶瓷衬底,第二对接件12可以是半导体芯片。同样,第一对接件11也可以是金属板,第二对接件12也可以是金属化的陶瓷衬底。原则上讲,第一和第二对接件11、12可以是任意的待连接的元件。因此,仅示出对接件11、12的示意图。
连接装置21的作用在于:关闭反应器7后,在连接过程中,将第一对接件11与第二对接件12以材料连接的方式连接起来。连接过程例如可以是焊接方法、烧结方法或粘结方法。与此相应,根据需要的方法,连接装置21可以是焊接材料、粘结材料、适合烧结的层。例如:适合烧结的表层可以是适合烧结的膏糊或适合烧结的薄膜,膏糊或薄膜涂覆在一个或两个对接件上。同样,也可以通过适合烧结的材料的喷射(Aufspruehen)、丝网压印(Siebdrucken)或模板压印(Schablonendrucken),将烧结层施加到一个或两个对接件上。
例如:可以使用膏糊制造适合烧结的材料,该膏糊包括银粉,该银粉具有溶剂,从而能够进行涂刷、压印、喷射膏糊并且将膏糊涂覆在一个或两个对接件11、12上。在涂覆后,在溶剂挥发的情况下膏糊干燥。可以提高温度以及/或者降低压力,支持该干燥过程。如果连接装置21是适合烧结的材料在对接件11和12的相对面对的表面具有贵金属(Edelmetall)时则是有利的。贵金属例如是金或银。
此外,设置加热元件8,该加热元件松散地置放在第一壳体元件71上并且该加热元件的作用在于:在后面的连接过程中,加热第一对接件11、第二对接件12、连接装置21,从而在连接过程中,连接装置21的温度T能够符合特定的随时间变化的温度曲线。堆叠体3松散地置放在加热元件8上。
与本发明其它可采用的全部实施方式相同,加热元件为电阻加热元件的形式,或者是金属板的形式,例如:铝制的板材,能够感应加热。在各个附图内,没有示出要求的电连接导线和必要时采用的感应器。
可选方案为,第一壳体元件71配备冷却通路77,通过该冷却通路,能够导通冷却介质,用于壳体元件71的冷却,冷却介质例如为冷却气体或冷却液。
压力腔7包括第一壳体元件71和第二壳体元件72,两个元件可以相对运动,从而可以开启压力腔6,以给该压力腔装配两个或多个对接件11、12以及相应数量的连接装置21,或者,可以将两个或多个对接件11、12制造的结合体从压力腔6取出。采用两个元件71和72之间的密封装置9时,可以在反应器7关闭的状态下,在应用第一壳体元件71和第二壳体元件72之间的密封件9的情况下,将第一壳体元件71、第二壳体元件72压在一起,从而密封第一壳体元件71和第二壳体元件72之间的缝隙73。
在堆叠体3上跨过堆叠体3设置薄膜形式的连接装置4,从而使得压力腔6关闭时,连接装置环绕地夹入壳体元件71和72之间的缝隙73并且结合密封装置9密封缝隙73,参见1B内示出的效果。可选方式为:薄膜形式的密封装置4也可以独自发挥密封装置9的功能,从而可以不使用单独的密封装置9。原则上讲,封闭的压力腔的容积可以是任意的,例如:类似于其它全部的反应器7,选择小于或等于1000ml或者甚至小于或者等于200ml的容积。该容积数据仅仅涉及到空的压力腔的内部空间。
另外地或者可替换地,所述压力室6的几何尺寸这样选择,该压力室6的内部空间的在每一个侧向方向上的宽度B6最大比一个大的宽度B3大1cm,堆叠体3具有在该侧向方向r上的该大的宽度B3。垂直于重力g的方向的每一个方向可以看作是侧向方向r。
反应器7关闭后(图1A内的箭头1),可以通过一个或多个推送到壳体元件71和72上的保持夹具76,固定反应器,其方式为:将保持夹具76推送到封闭的壳体元件71和72上(图1A内的箭头2)。保持夹具76能够发挥的作用是:将壳体元件71和72压在一起,挤压密封装置9和/或缝隙73内的薄膜4,并且由此密封缝隙73,从而不会通过缝隙73,产生压力腔6和反应器7外部之间的气体交换。可选方式或此类保持夹具76的补充方式为:也可以采用任意的其它保险装置和/或压紧装置,例如:螺栓连接,液压、气动或电动的压印模(Stempel)或是曲杆(Kniehebel)。
反应器7关闭后,薄膜4将压力腔6划分为第一腔区域61和第二腔区域62,避免在压力腔6内产生第一腔区域61和第二腔区域62之间的换气(忽略极小的、能够穿透薄膜的残余扩散,这种扩散对上述的方法没有不良影响)。通过薄膜4,基本气密地分离第一腔区域61和第二腔区域62,从而只能极为缓慢地均衡两个腔区域61和62之间的气压差。
反应器7配备可选的第一压力接口81和第二压力接口82,第一和第二压力接口借助于第一连接管路91或者说借助于第二连接管路92,与第一腔区域61或者说第二腔区域62连接。通过第一压力接口81和第一连接管路91,对第一腔区域61施加第一气压p61。与此相应,通过第二压力接口82和第二连接管路92,对第二腔区域62施加第二气压p62。原则上讲,可以采用任意气体,例如:空气、氮气(N2)、氧气(O2)、氩气(Ar2)、氦气(He2)或造型气体(Formiergas)。
第一气压p61和第二气压p62可以相互独立,两个气压可以是相对于反应器7环境气压的过压或负压。如果将气压p61和p62引导进相应的压力接口81或者说82,从而压差Δp=p62-p61大于零,则如图1C所示,薄膜4附着在堆叠体3的表面上,并且基本按照表面曲线延伸。这时,薄膜4气密地密封第一对接件11和第二对接件12之间的缝隙,在缝隙内设置连接装置21,从而连接装置21处于气密区域5内。
如果形成气密区域5后,压差Δp继续上升,则气密区域5内的剩余气体被压缩,第一对接件11和第二对接件12被压在一起。这时,连接装置21附着在对接件11和对接件12相对的一侧,形成密封结构。形成气密区域后,会产生两个效果,这两个效果对后面的对接方法具有本质性的作用:
第一,压力p62越高,则两个对接件11和12之间的按压强度越高。选择的压力p62必须大于气密区域5密封时的压力,以保持气密区域5。通过压力p62,可以设定力,通过该力,将两个对接件11和12压在一起。如果满足附加条件:p62大于p61,就是说,压差Δp=p62–p61大于零,则可以在不依赖压力p61的条件下,实现该操作。如果在其它情况下,压力p61超出压力p62一个特定的数值,而该数值由薄膜4在堆叠体3和加热元件8上的附着决定,则可能出现风险:薄膜4从堆叠体3上脱落,不能保持气密区域5。
第二,通过压差Δp=p62–p61,可以设定按压力,调节堆叠体3和加热元件8之间的热接触强度,同时,也可以设定按压力,调节加热元件8和壳体元件71之间的热接触强度。该效应在加热和冷却堆叠体3时也有作用。
采用上述方法时,压力p62作用于对接件11、12和连接装置21。然而,通过压差Δp=p62-p61,确定作用于加热元件8上的力,就是说,通过压力确定该力度,在实际工作中,这个压力在很大程度上小于P62的最高值。由此降低加热元件8内出现的机械应力,以及一同产生的扭曲或断裂风险。
如果不通过壳体元件71冷却加热元件8,即加热元件8和壳体71之间的热接触不良,也即Δp=p62–p61设置在较小的正值上,则借助于加热元件8,先加热和/或之后加热处理(Tempern)堆叠体3,是有利的。其中,虽然堆叠体3和加热元件8之间的热连接弱化,但是由于堆叠体3质量较小、热容较低,加热率还保持充足。
其效果是:加热元件8和第一壳体元件71之间的热连接降低,并且在接下来的加热处理过程中,通过第一壳体元件71进行的加热元件8的脱热降低,从而便于堆叠体3的加热。如果加热元件8的热容较低,以便能够快速升温,则会产生优势。热容不必须但是可以根据堆叠体3的对接件11、12的类型,选择加热元件的热容。如果堆叠体3包括金属化的陶瓷衬底,没有较厚的金属板,例如:适用于功率半导体模块的底板,则相对于陶瓷衬底的基面的堆叠体3的热容可以在0.25J/(K·cm2)至1.4J/(K·cm2)范围内。在这种情况下,相对于陶瓷衬底的基面的加热元件8的热容可以在0.5J/(K·cm2)至5J/(K·cm2)范围内,以及同样相对于陶瓷衬底的基面的加热元件8的加热功率可以在5W/cm2至50W/cm2范围内。上述数值范围可以相互独立地用于本发明的全部设计形式。上述定义内的“较厚的金属板”是厚度大于或等于2.5mm的金属板。另外,陶瓷衬底的基面理解为:陶瓷衬底的陶瓷片的最大面积的表面。
如图3C所示,间接通过第一对接件11,加热连接装置21,就是说,通过第一对接件11,将加热元件8内产生的热量引导至连接装置21和第二对接件12。
如果将焊接材料用作连接装置21,则需调整加热元件8传导的热量以及/或者加热时间,其方式为:熔化焊接材料,在对接件11和12之间形成焊接连接。每个对接件11、12朝向另外的对接件12、11的一侧具有金属层。
可选方式为:在产生气密区域5之前,可以以吸气的方式,在焊接材料熔化前、熔化期间或者熔化后,至少短暂降低压力p61,也可以选择同时降低压力p62,以充分避免连接装置21内可能出现的夹杂气体,并且以此达到尽可能的无缩孔焊接。
在熔化后以及为了将对接件12压在对接件11上而提升压差Δp后,在连接装置21的高温T状态下,焊接部位固定,该温度高于焊接的熔点,其由此产生,即液态的焊接材料与一个或两个对接件11、12金属化部位的一个或多个金属形成合金或者说合金化(扩散焊接)。例如:可以针对该焊接,采用含锡的焊接材料,对接件11、12的金属化部位可以分别含有铜以及/或者银,或者,由铜以及/或者银构成。焊接材料熔化后,铜以及/或者银从金属化部位扩散进焊接材料,并且与焊接材料内含有的锡,共同形成一个或多个高强度的、高熔性的金属间铜-锡相以及/或者银-锡相。在这种金属间铜-锡相内,金属间相Cu6Sn5具有415℃的最低熔点,Ag3Sn具有480℃的最低熔点,Cu3Sn具有676℃的最低熔点。
在焊接材料和扩散的金属内,因此产生高强度的、材料匹配或者材料连接方式连接对接件11和12的连接层。如果对接件11、12金属化部位的金属扩散尽量完整覆盖焊接材料,则这种连接层在强度方面,更具有优势。如果液态的焊接材料形成一个薄层,则可以体现出优势,原因是:要求的扩散深度很低。
充分形成稳固的、贯穿连接对接件11和12的、连接装置21内的桥接部位后,进一步缓慢对其冷却,直至其稳固,从而在第一对接件11和第二对接件12之间,形成稳固的、长期的、材料匹配的连接。
例如:焊接材料可以作为薄的、预成型的焊片(“Preform”焊接)被置入对接件11和12之间,或者,作为膏糊涂抹在一个或两个对接件11和12上。焊接材料也可以作为薄表面层涂抹在任意一个对接件11、12上或者涂抹在两个对接件11、12上。例如:预成型的焊片的厚度可以小于或等于30μm。其中,只涂抹在一个对接件11、12上焊接材料层的层厚度或者涂抹在两个对接件11、12上焊接材料层的总厚度可以在5μm到30μm之间,或者例如在5μm到15μm之间。
为了冷却,可以降低或切断从加热元件8至堆叠体3的热导。最简易的方式为:简单切断加热元件8。通过加热元件8,两个对接件11、12和连接装置21的热量可以导入第一壳体元件71。在该情况下,第一壳体元件71成为冷却体。替代方式为:在最终切断加热元件8之前,保持加热元件8的良好加热运行但是同时缓慢节流加热运行,以确保热物理应力的缓慢和较小的产生。
此外,为了冷却堆叠体3,可以相对于加热阶段,提高压差Δp=p62–p61,从而相对于壳体元件71,压下堆叠体3和加热元件8,壳体元件71即用作冷却体。
如果连接装置21是适合烧结的膏糊,适合烧结的薄膜,适合烧结的、预涂层的、然后干燥的涂层,或是粘结材料,则加热连接装置21的时间为:能够达到充分的烧结和硬化,从而在第一对接件11和第二对接件12之间,形成稳固的、压缩程度高的、材料匹配的连接。例如:可以将设计为烧结的薄膜的连接装置21,作为预成型的(“毛坯的”,就是说,未烧结的)薄膜片,置入对接件11和12之间。如果连接装置21是适合烧结的膏糊或粘结材料,则可以将连接装置21涂抹到一个或两个对接件11和12上。优选方式为,预先干燥或者说在没有压力的状态下预先烧结该适合烧结的膏糊。
与连接装置21类型无关,在热处理过程(Temperprozess)后,开启反应器7,并且从压力腔6内,取出堆叠体3,在该堆叠体3内,第一对接件11和第二对接件12已经借助于位于二者之间的连接装置21固定并且材料匹配地连接。紧接着热处理过程的冷却阶段能够完全或部分地在还处于封闭状态的反应器7内进行,或者在从压力腔6中取出堆叠体3后进行。
与其它实施例相同,针对该方法,仅示意性示出压力接口81和82进入压力腔6的通路范围位置。为避免压力比例不良时,薄膜4封闭该通路范围,可以根据各个设计形式,选择通路范围的位置。也能够如此实施第一压力接口81的该类型通路范围,即该通路范围被设计为在加热元件8的下面,并且环绕加热元件8,从而使朝向壳体元件71的、加热元件8侧边缘的边角自由位于通路范围内,不在壳体元件71上方。
根据图2的布置与根据图1A至1C的布置之间的区别在于:第一压力接口81和第二压力接口82位于反应器7的同一侧,这种设置可以简化要求的压力通路与反应器7之间的连接。在示出的实施例内,第二连接管路92离开缝隙73。在缝隙73的范围内,壳体元件71和72之间设置了环形密封装置10,该密封装置环形围绕通路出口,在通路出口位置,第二连接管路92和压力接口82进入缝隙73,并且在反应器7封闭时如此进行密封,即通过缝隙73,一方面不会出现第二连接管路92和第二压力接口82之间的压力均衡,另一方面不会出现压力腔6和反应器7的环境气压之间的压力均衡。
通过根据图2的反应器7,能够以相同的方式实施参照图1A至1C所阐述的对接方法。
根据其它在图3A至3D中示出的设计方式,能够为反应器7配备一个或多个弹簧元件74,如果第二腔区域62内的压力p62和第一腔区域61内的压力p61之间的压差Δp=p62-p61小于一个特定的数值,则弹簧元件使得加热元件8与第一壳体元件71全部或部分脱离热耦合。因此,能够根据压差Δp,使具有对接件11、12和连接装置21的堆叠体3连同加热元件8与第一壳体元件71热耦合或者与其脱离热耦合。此外,该布置与根据图2的布置一致。特别地,可以通过该布置执行已经结合图1A至1C和图2所说明的对接方法。
图3A内示出了与堆叠体3装配在一起的、封闭的反应器7。在压差Δp=p62–p61>0时,薄膜4附着在堆叠体3上,并且遵照之前阐述的堆叠体3的表面轮廓。其中,在足够高的压差Δp下,通过作用在薄膜4上的压差Δp,加热元件8连同堆叠体3一起被压向第一壳体元件71,其中,如图3B所示结果,弹簧元件74被按向第一壳体元件71的相应接收区域75。
在薄膜4在连接装置21所在的区域5内形成气密密封,并且连接装置21在压差Δp继续上升的情况下被压缩后,压差Δp可以再次下降,直至加热元件8与第一壳体元件71全部或部分脱离热耦合,方式为:通过弹簧元件74,将加热元件8从第一壳体元件71处提起,并且因此完全或至少基本上与其脱离热耦合,图3C内示出了该状态。
在与壳体元件71脱离热耦合的状态下,能够将连接装置21连同对接件11、12一起按照上述方法热处理,并且借助于反应器7内的过压,对其进行压缩/压住/烧结。为了在热处理后冷却堆叠体3,可以再次将压差Δp提高到一定的数值上,达到该数值时,由于作用在薄膜4上的压差Δp,加热元件8连同堆叠体3一起被压向第一壳体元件71,从而堆叠体3和加热元件8处于与第一壳体元件71的良好的热接触,而如上所述,该第一壳体元件71再次用作冷却体。如上所述,弹簧元件74被压进相应的接收区域75,图3D示出了该状态。为避免冷却受到不良影响,可以断开加热元件8。
在连接装置21被设计为焊接材料的情况下,整体的压力腔6可以先保持很低的压力,例如:小于50hpa。然后,在第二腔区域62内加压,并且保持第一腔区域61内极低的压力,通过该方式,提高压差Δp,从而薄膜4被压在堆叠体3上。通过极低的压力,避免焊接层内出现夹杂空气。其中,如此高地选择压差Δp=p62–p61,即形成气密区域5,在该区域内,有焊接材料21。然后,降低压差Δp,直至弹簧元件74使加热板8与第一壳体元件71脱耦。随后加热加热元件8,并且最晚在焊接材料熔化时,提高压力p62,从而将待焊接材料11和12压在一起。同时,也可以提高压力p61,从而保持极低的压差Δp,以免加热元件8和第一壳体元件71之间出现高度的热耦合。在焊接材料中形成充足的如上所述确保两个对接件11和12之间的可靠连接的金属间焊层后(“扩散焊接”),能够通过提高压差,选择性地在前次断开加热元件8后,进行冷却。为了控制、调控连接装置21的必要温度范围,如同对于本发明所有可能的实施方式,能够使用与连接装置21热耦合的温度传感器(未示出)。
替换方式或补充方式为:能够通过测试堆叠体3(“Dummies”),通过加热元件8、压力p62、压力p61(只要有)的加热功率的特定时间范围,进行特定的方法流程,并且根据得到的效果对其进行评估,设定遵守连接装置21的特定随时间变化的温度曲线。然后,根据相同的随时间变化的温度曲线和压力曲线,能够在实际加工过程中,检查足够好的结果。其中,前提条件为:测试堆叠体3与实际加工过程中加工的堆叠体3一致,或者,至少具有可比性。
为能够确定以后达到的最大温度,能够通过不可逆的彩色温标的颜色,标记至少一个对接件11、12或是测试组件,该颜色在达到与相关颜色相应的极限温度时,接受一个特定的颜色,并且当相应对接件的温度再次低于该极限温度时,保留本身的颜色。
为设定定义的冷却流程,能够通过交替提高降低压差Δp,一方面交替提高降低加热元件8和堆叠体3之间的热耦合,另一方面,交替提高降低加热元件8和第一壳体元件71之间的热耦合。
根据另一在图4内示出的设计形式,使用反应器7,该反应器7与根据图2阐述的反应器7之间的区别仅仅在于:没有第一压力接口81。然而,替换方式为:可以使用任意能够对压力腔6施加提高的压力的压力反应器。
对于根据图4的布置,再次预设薄膜用作密封装置4,但是,与根据图1A至1C、图2、图3A至3D的布置不同的是:该薄膜设计为气密的、封闭的袋子,在袋子内,设置第一对接件11、第二对接件12、两个对接件之间的连接装置21。可选方式为:对内置有堆叠体3的袋子进行排气,在真空状态下,对其实施气密焊接。从而在该设计形式中,连接装置21也位于气密区域5内,而该气密区域5通过由袋子的内部产生。
包含了对接件11和12、连接装置21的薄膜袋4被置入反应器7的压力腔6。如果关闭反应器7后,压力腔6被施加了压力p62,则对接件11、12被压向连接装置21。这时,密封连接装置21,连接装置21此外附着在对接件11和12的相对一面上。
然后,可以按照上述方式,借助于加热元件8,加热、热处理(getempert)连接装置21。在此,连接装置也可以指的是焊接材料、适合烧结的膏糊或粘结材料。与根据图1A至1C、图2、图3A至3D的设计形式不同,压力腔6内的压力比例变化不会导致加热元件8和第一壳体元件71之间的热耦合的变化。在该设计形式下,反而基本上通过调整加热元件8的加热效率,在加热处理和后继冷却过程中,控制需遵守的特定温度范围,其中,也能够关闭或多次交替开关加热元件8。加热元件8持续处于与第一壳体元件71的足够好的热接触,加热元件能够特别地与第一壳体元件71固定连接。如根据接下来的图6A、6B及图7至9所述,能够选择通过热绝缘体80,例如热导较弱的陶瓷,将加热元件8固定在第一壳体元件71上。从而可以使用恰当的功率,加热堆叠体3。同样,如果堆叠体3和加热元件8的热容较低,可以通过第一壳体元件71,在短时间内进行冷却。
根据另一在图5内示出的设计形式,密封装置4设计为密封罩。密封罩设计为封闭的环,该封闭的环覆盖住第一对接件11和第二对接件12之间缝隙处暴露的连接装置21的边缘,从而在第一对接件11、第二对接件12和密封罩4之间,形成气密区域5,在该区域内,布置有连接装置21。能够如此制造密封罩4,即涂抹柔软的材料,例如:硅胶(聚硅氧烷),形成封闭的环,该封闭的环密封第一对接件11和第二对接件12之间的缝隙,并且紧接着被硬化。能够通过例如紫外线辐射处理,通过热处理,或者通过湿气输送,例如通过提高空气湿度的方式,引起硬化。也可以结合使用上述措施。为了涂抹柔软材料,第一对接件11、第二对接件12和连接装置21优选地位于压力腔6外。接下来的硬化能够可选地在压力腔6的外部或内部进行。
如果堆叠体3没有为了硬化柔软材料而位于压力腔6内,则在硬化后,将堆叠体3置入压力腔6。关闭反应器7后,对压力腔6施加压力p62,通过该压力,第一对接件11和第二对接件12被压在连接装置21上。提高压力p62后,如之前根据图4所述,对连接装置21进行热处理,然后冷却。结果也是在第一对接件11和第二对接件12之间形成稳定的、材料匹配的连接。此时,可以将堆叠体3连同密封罩4一起从压力腔6中取出。密封罩4可以从堆叠体3取下,也可以保留在堆叠体3上,例如,如后面的图13C所述,堆叠体3被隔离在功率半导体模块的壳体内。
根据图5的反应器7与借助于图4所阐述的反应器7一致。原则上讲,也可以采用任意的其它能够对压力腔6施加提高的压力的反应器。
根据另一在图6A至6C内所示的设计形式,与之前阐述的反应器7不同,第二壳体元件72在重力的作用下,形成压力腔6的底面。
密封装置4再次设计为薄膜,该薄膜固定在载体41上。在薄膜4上,可以以堆叠体3的形式,先后单个或者以子堆叠体的形式置放第二对接件12、连接装置21、第一对接件11。置放前或后,将载体41组装进第二壳体元件72。然后,关闭反应器7,效果如图6B所示。
反应器7关闭后,薄膜4将压力腔6划分为第一腔区域61和第二腔区域62。该薄膜避免压力腔6内第一腔区域61和第二腔区域62之间的换气。加热元件8布置在堆叠体3上方,与第二壳体元件72固定连接。如图6B所示,加热元件8被放入第二壳体元件72的相应凹处内。
为避免在加热期间,就是说,加热元件8达到高温时,通过反应器7的壳体71、72冷却加热元件8,在加热元件8和壳体71、72之间,可以选择设置热绝缘体80,以便加热元件8和壳体71、72之间的脱离热耦合。热绝缘体80的热导低于壳体71、72。热绝缘体80的热导可以选得例如小于或等于30W/(m.K),或者,小于或等于2.5W/(m.K)。热绝缘体能够例如具有陶瓷或由陶瓷构成。陶瓷例如可以是氧化陶瓷,如:玻璃含量较高的氧化铝(Al2O3),或是氧化锆(ZrO2),当然,也可以是其它任何热导较低的材料,如:品牌的玻璃。在氧化锆中,可以选择添加镁或钇,以提高其断裂韧性(镁稳定的氧化锆或钇稳定的氧化锆)。
根据另一可选方式,在加热元件8和壳体71、72之间,设置间隔区域78,该区域同样用于加热元件8和壳体71、72之间的脱离热耦合,但是,首先用于加热元件8和壳体71、72之间不同的膨胀。间隔区域78内,可以填充进气体,例如:空气,或者设置热导低于壳体71、72的热绝缘体80。其中,间隔区域78可以设计为封闭的环,该封闭的环在侧向上完全环绕热绝缘体80。
对于结合当前发明的其它所有可适用的反应器7,也能够配备之前说明的热绝缘体80(可以选择结合间隔区域78),前提为:在对接过程中,不要求通过反应器壳体71、72冷却加热元件8。
如图6B所示,堆叠体3的自重作用于薄膜4,从而薄膜4略向下垂,由此堆叠体3与加热元件8之间产生距离。因此,堆叠体3与加热元件8之间几乎没有热耦合。
如果在薄膜8上,压差Δp=p62–p61>0,该压差超出特定的数值,则薄膜4附着在堆叠体3上,并且基本上按照堆叠体的表面轮廓成形。在此,如之前阐述的实施例,薄膜4气密密封第一对接件11和第二对接件12之间的缝隙,而连接装置处于该缝隙内。由此,在第一对接件11、第二对接件12、薄膜4之间,产生气密的区域5,在该区域内,布置有连接装置21。其中,将薄膜4附着在堆叠体3上所需的压差Δp=p62–p61可以如此高,即同时也将堆叠体3压向加热元件8。
如果形成气密区域5后,继续提高压力p62,则更强地将第一对接件11和第二对接件12压向连接装置21。此外,相对于加热元件8,压下堆叠体3,从而在堆叠体3和加热元件8之间,产生良好的热接触。
可以选择在形成热接触之前,形成热接触的同时,形成热接触之后,升温加热元件8,以如之前的说明,对连接装置21连同第一和第二对接件11、12进行热处理。这里所述的连接装置21可以是焊接材料、适合烧结的膏糊或薄膜,或是粘结材料。
在热处理步骤后,可以如之前的实施例所述,按照规定的温度范围,冷却堆叠体。为此,可以断开加热元件8,或者按照预定的流程,降低其功率。补充方式或替换可选方式为:可以降低压差Δp=p62-p61,直至堆叠体3在其自重的作用下,从加热元件8处脱离,并且由此与加热元件8脱离热耦合。可选方式为:可以如此确定压力腔6的尺寸,即堆叠体3与其下面的薄膜4共同位于第二壳体元件72上,并且通过该第二壳体元件72,冷却堆叠体和薄膜。
对于没有预设热绝缘体80的情况下,通过壳体71、72冷却的,或者在不存在热绝缘体80的情况下,通过壳体71、72稍微冷却的加热元件8,如果其温度低于第二对接件12的温度,则也能够如此冷却堆叠体3,即使堆叠体3进入与加热元件8的热接触,这能再次通过充分提高压差Δp=p62–p61实现。
根据本发明的另一在图7内所示的设计形式,可以通过保护盖层79,覆盖第一压力接口81进入压力腔6的开口,该保护盖层可以在压差Δp=p62–p61大于零时,避免设计为薄膜的密封装置4进入第一连接管路91。在本发明的所有设计形式中,均可预设相应的保护盖层,其中,使用的连接装置4设计为薄膜时,保护盖层才能发挥其保护功能。
在图7内同样示出了已经借助图6A至6C内阐述过的另一选项,根据该选项,可以在加热元件8和反应器7的壳体71、71之间,设置热绝缘体80。可以看出,根据图7的反应器7与根据图6A至6C的反应器7之间的区别在于:在重力作用下,加热元件8和热绝缘体80不在堆叠体3的上方,而是在其下方,在重力作用下,第一腔区域61不在第二腔区域62的上方,而是在其下方;从而可以以相同的方式完成对接过程(根据本发明,该过程一般也包括热处理过程,将薄膜用作密封装置4时,使用薄膜,事先产生气密区域5以及以后的冷却过程,其中,在堆叠体3与加热元件8之间热耦合下降的位置上,出现压差Δp=p62-p61的下降,并且其中,在堆叠体3与加热元件8之间热耦合提高的位置上,出现压差Δp=p62-p61的上升。
此外,在图7内,还示出了能够代表本发明全部设计形式的方案:为了优化密封效果,也可以通过两个或多个密封装置9’,取代密封装置9,密封缝隙73,这些密封装置9’中,每个密封装置9’都位于缝隙73内,在反应器7封闭时,环形围绕压力腔6。
如接下来根据图8所述,可以针对对接过程,采用导热良好的载体30,该载体30在反应器7的范围以外,与包括全部对接件11、12和连接装置21的堆叠体3组装起来,在组装完成的状态下,被置入压力腔6,在压力腔6内,进行对接过程,也可以选择进行接下来的冷却过程。如之前的说明,预设有薄膜作为密封装置4。这里的反应器7与根据图7的反应器7一致。可以采用之前根据图1A至1C、图3A至3D、图7所述的方法,对堆叠体3进行加热处理和接下来的冷却。由于载体30具有良好的导热性能,因此,载体30可以形成加热元件8和堆叠体3之间的良好热耦合。导热的载体30例如可以具有至少15W/(m.K)的热导性能。
图9示出了另一个实施例,在该实施内,密封装置4设计为薄膜,该薄膜除了密封装置的功能外,还能够满足运送带的功能。在此,在压力腔6范围外,将包括全部对接件11、12和连接装置21的堆叠体3定位在薄膜4上,然后,将薄膜用作运送带,将堆叠体置入压力腔6,在图9内,通过一个箭头,示出了该状态。压力腔6关闭后,可以如根据图6A至6C所阐述的方法,进行对接过程和接下来的冷却过程。
如果将薄膜4用作传送带,则可以在薄膜的运送方向上,以足够的间距,将多个堆叠体3先后置放在薄膜4上,按照时间顺序,将其运送进压力腔6,并且在压力腔内,根据在图6A至6C内所阐述的对接过程,连接并且接下来冷却这些堆叠体3。借助图6A至6C内所阐述的、反应器7内设置的用于夹持薄膜4的框架41可能会脱落,因为在反应器7关闭后,薄膜4在壳体元件71和72之间的缝隙73中夹紧并且被保持。
在对接过程和可选的冷却过程后,可以开启压力腔6,并且在薄膜4作为运送带的运输步骤中,从压力腔6内,运送出具有全部对接件11、12和连接装置21的、加工完好的结合体。可选方式为:在该运输步骤中,可以将已经位于薄膜4上的、具有待对接的对接件11、12和连接装置21的堆叠体3运送进压力腔6,然后,进行对接和冷却等操作。以此方式,也可以在连续加工方法中,在薄膜4的运输方向上,相应地将多个堆叠体3先后置放在薄膜4上,一个接一个地运送进压力腔6,对其进行对接和冷却,然后,将其从压力腔6中运出。
如上所述,设计为薄膜的密封装置4的作用在于,将压力腔6划分为两个通过薄膜气密分割的腔区域61和62,可以通过相应的压力接口81或者说82,对这两个腔区域61和62施加不同的气压p61或者说p62。对于将密封装置4设计为薄膜袋(图4)或密封罩(图5)的方法,就算只从外部对压力腔6内的压力施加一个压力,也已足够。
作为实施例,图10示出了反应器7,该反应器7只具有唯一的压力接口82,通过该接口,可以对压力腔6施加气压p62。原则上讲,对于密封装置4被设计为薄膜袋(图4)或密封罩(图5)的对接过程,可以采用内部具有堆叠体3的薄膜袋或者说配备有密封罩的堆叠体3在任意反应器7中进行对接过程。针对具有两个或多个压力接口81、82的反应器7,可以将全部的接口引进接口。通过保留的压力接口,可以导入过程压力p62。
如图10示例性所述,也可以在共同的对接过程中,在共同的压力腔6内,加工两个或多个堆叠体3,然后,可选地进行冷却。如上面所述,对于单个堆叠体3,可以使用薄膜袋或密封罩作为密封装置4。其中,对于不同的堆叠体3,可以只采用薄膜袋或密封罩,或者,如图10所示,采用薄膜袋和密封罩。
图10内还示出了:针对各个待加工的堆叠体3,预设了各自的加热元件8。可选方式为:也可以在共同的加热元件8上,加热处理两个或多个堆叠体3。
在上述的全部实施例内,使用两个对接件之间的连接装置21,连接第一和第二对接件11、12,其中,将第一对接件11、连接装置21、第二对接件12上下设置为堆叠体3。同样,在阐述的全部方法中,堆叠体3可以包括三个或多个相互连接的对接件和一定数量的连接装置。
作为实施例,图11示出了堆叠体3,在该堆叠体3内,先后布置了第一对接件11、第二对接件12和两个第三对接件13。第一连接装置21位于第一对接件11和第二对接件12之间,分别有第二连接装置22位于第二对接件12和每个第三对接件13之间。连接装置21、22例如可以是焊接材料、粘结材料、适合烧结的预成形(“毛坯”,就是说,未烧结)的薄膜片形式的薄膜,或者,也可以是一种适合烧结的膏糊,其中,在堆叠体3的范围内,可以只使用相同类型的连接装置21、22,也可以采用任意组合的不同连接装置21、22。如果堆叠体3具有两个以上的对接件11、12、13以及一个以上的连接装置21、22,则可以针对上述的全部方法,在上述的全部反应器7内,以分别说明的方式,加工该堆叠体3。
对于根据图11的堆叠体3,第一对接件11例如可以是适用于功率半导体模块的金属底板,第二对接件12可以是具有金属化涂层12a和12t的、两侧金属化的陶瓷片12a,第三对接件13可以是半导体芯片。
图12示出了反应器壳体元件71的俯视图,在反应器的压力腔6内,置放了堆叠体,该堆叠体包括适用于功率半导体模块的金属底板11、多个两侧金属化的陶瓷片12以及多个半导体芯片13。陶瓷片12置于底板11上,其中,在每个陶瓷片12和底板11之间,有第一连接装置(被遮盖住)。此外,在每个陶瓷片12上,至少置放半导体芯片13,其中,在每个半导体芯片13和对应的陶瓷片12之间,有第二连接装置(被遮盖住)。在堆叠体上,置放设计为薄膜的密封装置4,该密封装置4覆盖底板11、陶瓷片12、半导体芯片13,并且越过密封装置9延伸,因此,使用虚线示出薄膜下面的元件:底板11、陶瓷片12、半导体芯片13。其中,半导体芯片13位于陶瓷片12朝向底板11的一侧。在底板11和金属化陶瓷片12之间以及在陶瓷片12和半导体芯片13之间,还没有固定的连接。反应器关闭后,才在任一上述对接过程的框架内,使用任一上述反应器,制造固定连接,其中,可以通过图12内所示的堆叠体,替换分别示出的堆叠体3。其中,图12内示出的布置可以任意变化。
通过对接完后的堆叠体3,可以生产功率半导体模块,该堆叠体包括例如至少一个底板11和一个与该底板11以材料匹配方式连接的金属化陶瓷片12,或者,包括至少一个金属化陶瓷片12和与该金属化陶瓷片12以材料匹配方式连接的半导体芯片13,或者,包括至少一个底板11、与该底板11以材料匹配方式连接的金属化陶瓷片12、与该金属化陶瓷片12以材料匹配方式连接的半导体芯片13。为此,如前文所述,用于对接堆叠体3的密封装置4可以全部或部分保留在对接的堆叠体3上。这借助于图13A、13B、13C内示出的功率半导体模块200示出,对于功率半导体模块200,堆叠体3在对接后,与一个或多个导电的接触元件202电接触,并且被布置在壳体201内,以形成功率半导体模块200。
对于根据图13A的功率半导体模块,接触元件202设计为接片或连接插针,其与薄膜4下面的堆叠体3的相应区域40电导连接。为能够制造相应的电导连接,在区域40内,对接后位于堆叠体3上的薄膜4部分开启。此外,必要时清除从一侧探出底板11的薄膜4边缘。如果薄膜4被设计为袋子,则也要清除位于底板11背离陶瓷片12一侧上的边角。
对于根据图13B的功率半导体模块,预设有导电的金属化涂层作为接触元件202。薄膜4开启后,在区域40内,金属化涂层202覆盖在预设有薄膜4的堆叠体3上,并且与半导体芯片13或者说金属化涂层12t电导接触。例如可以通过溅射和电镀,施加金属化涂层202。
可选方式为:在以后的加工步骤中,对金属化涂层202进行结构化,并且该金属化涂层202预设有其它的电绝缘和/或导电的层,也可以调整其它层的结构,从而薄膜与金属化涂层202以及可选的其它电绝缘和/或导电的层形成准电路板,而该电路板具有堆叠体的轮廓。
针对当前发明的所有设计形式,设计为薄膜的、应至少部分保留在对接完成的堆叠体3上的密封装置4必须具有一定的附着能力。为此,可以将薄膜设计为液晶聚合薄膜、聚酰亚胺薄膜、环氧树脂薄膜,或者,可塑性成形的、未烧结或未全部烧结的陶瓷薄膜,在“毛坯”状态下,就是说,在未硬化或未全部硬化状态下,应用这种薄膜,在对接过程中,将其硬化。
如果在其它情况下,在完成对接过程后,设计为薄膜的密封装置4应完全从对接完好的堆叠体3上清除,则有利的是,该密封装置4具有尽可能低的附着力。在该情况下,例如聚四氟乙烯(PTFE)薄膜较为适宜。
此外,设计为薄膜式的密封装置4也可以是铝制薄膜。这种薄膜对于对接件没有或只有极低的附着力。
对于如图13C内所示密封装置4被设计为密封罩情况下的其它功率半导体模块,密封装置4可以完全保留在加工完成的、组装进壳体201内的堆叠体3上。对于该实施例,预设有多个接触元件202,这些接触元件202设计为接片或连接插针,在区域40内,与半导体芯片13或金属化部件12t电导连接。接片或连接插针的可选方式为:如图13B所示,也可以预设金属化涂层202。然而,在此之前,必须在堆叠体3上覆盖绝缘层,以免短路。
如接下来示例性地在图14内,根据在图1A至1C内阐述的反应器7所示,对于所有可以使用设计为薄膜的密封装置4的设计形式,均可将该密封装置4设计为双层薄膜,这种薄膜具有第一薄膜部分4a和第二薄膜部分4b,在对接过程开始时,将第二薄膜部分设置在第一薄膜部分4a的、背离对接件11、12的一侧。采用这种双层薄膜时,在这种情况下会产生冗余度,即在两个薄膜部分4a、4b中的一个薄膜部分上,出现裂纹,例如:在尖锐的边角上。第一薄膜部分4a可以由例如聚四氟乙烯(PTFE)或聚酰亚胺或液晶聚合物构成,或者,由可塑性成形的、未烧结的陶瓷薄膜构成。与第一薄膜部分无关,第二薄膜4b部分可以设计为例如铝制薄膜。
如通过前述实施例所示,第一对接件11、第二对接件12以及位于其间的连接装置21的挤压过程可以选择性放弃使用刚性的(例如金属)的压模(Druckstempels),该压模作用于对接件11、12和连接装置21。然而,压力作用只能够通过对接件11、12本身和/或通过弹性(例如橡胶弹性或者可塑性变形的)密封装置4实现。
以此方式,也能够不使用硅树脂或者说硅胶(Silikon)制的压力垫,对于传统方法,该压力垫安装于刚性的压模和堆叠体3之间,并且用于避免堆叠体3的机械损坏。因此,也不用考虑该问题,即由于高挤压力,从此类含硅树脂的压力垫中产生硅树脂油,该油会污染对接件11、12。
可选地,也可以整个放弃在对接过程中保持在压力腔6内的硅树脂。
在图15和16内,针对上述对接过程中对接过程中的压力和温度的相对随时间变化的曲线走向,阐述了两个实施例,在该对接过程中,连接装置21、22由粘结材料构成,或者由适合烧结的材料构成,在对接过程中,烧结该材料。上部的曲线示出了压差Δp=p62–p61的曲线走向,中间的曲线示出了p62的曲线走向,下部的曲线示出了连接装置21的温度T的曲线走向。两个压力p61和p62指的是绝对压力。上述实施例适用于全部的设计形式,在这些设计形式内,通过设计为薄膜的密封装置4,将压力腔6划分为两个腔区域61和62,该薄膜能够避免两个腔区域之间的换气。针对只有一个统一可施加压力的腔区域62的设计形式,只有所阐述的压力p62以及一个或两个连接装置21、22的温度T的随时间变化的曲线走向有效。在上述情况下,具有压差曲线走向的上部曲线没有重要意义。
对于根据图15的第一实施例,关闭反应器7后,在第一个时间间隔I内,温度稍稍上升时,产生压差Δp=p62-p61。其作用在于:薄膜4变软并且附着在压力腔6内堆叠体3的表面上,从而产生气密区域5。此外,可以预热加热元件8。在时间间隔I内,压差Δp达到最高数值ΔpImax,该压差至少为20bar,并且例如在烧结时位于80bar至400bar之间,或者在粘结时位于20bar至50bar之间。
然后,在第二时间间隔II内,将压力p62和温度T提升至数值p62max或者说Tmax,以将对接件11、12、13压在一起,并且此外,在堆叠体3和加热元件8之间制造良好的热接触。其中,如此选择数值Tmax,即其足够硬化粘结材料形式的连接装置21、22或者说烧结适宜烧结的材料。
在时间间隔II内,堆叠体3充分加热处理后,冷却堆叠体3连同连接装置21。为此,可以再次提高压差Δp=p62–p61,以提高堆叠体3和用作冷却体的壳体元件71之间的热耦合。
根据图16的实施例首先示出第一时间间隔I,该时间间隔与根据图15的时间间隔I一致,并且在其中进行相同的过程。在形成具有连接装置21的密封区域5后,压差Δp可以下降,在时间间隔II’内压力p62继续提高。在后继的时间间隔II”内,温度T也提高。相对于压力p62的上升,温度上升延迟。由此,在烧结时,首先明显压缩连接装置21(开始于部分II’和部分II”)。在部分II”内,由于高的温度T,完善粘结和烧结。如果采用烧结连接,则可以达到烧结材料的高厚度,而材料的高厚度有利于烧结连接的坚固和对接件11、12之间的热耦合。
一般来讲,如果连接装置21、22由任意的适合烧结的材料构成,则特别在制造烧结连接时,重要的是:温度T达到要求的烧结温度之前,达到烧结过程要求的压力p62的最大值。否则,对于具有纳米结构的烧结材料时,首先会出现提前烧结的风险,提前烧结会导致形成严重的多孔结构,而多孔结构不属于致密结构。
制造烧结连接时,温度Tmax最高可以达到280℃,或者最高为260℃。在不依赖于温度的情况下,最大压力p62max最低为50bar,最低为80bar或最低为150bar。此外,最大压力p62max既不依赖于Tmax,也不依赖于其最高为300bar或500bar的最低数值。
此外,对于本发明的所有设计形式,就是说,不仅针对制造烧结连接,在相互不依赖的情况下,可以单独达到压力p61(只要预设有相应的反应器7)、压力p62和温度T。此外,压力腔6因此保持冷却,就是说,压力腔不必升温至加工温度。
现在针对上述各个扩散过程中一个过程的压力和温度的相对随时间变化的时间曲线走向,在图17和图18内阐述两个实施例,其中,连接装置21、22为焊接材料,在对接过程中,将焊接材料升温,直至超过其熔点TΘ,使其熔化,然后冷却。上部的曲线示出了压差Δp=p62–p61的曲线走向,中间的曲线示出了p62的曲线走向,下部的曲线示出了连接装置21、22的温度T的曲线走向。压力p61和62指的是绝对压力。在全部的设计方式中,均可采用上述实施例,在这些实施例中,设计为薄膜的密封装置4将压力腔6划分为腔区域61和62,,薄膜避免腔区域之间的换气。针对只有一个统一可施加压力的腔区域62的设计形式,只有所阐述的压力p62以及一个或两个连接装置21、22的温度T的随时间变化的曲线走向有效。在上述情况下,具有压差曲线走向的上部曲线没有重要意义。
在根据图17的实施例中,封闭的压力腔6(如果采用两个腔区域61、62,则针对腔区域61、62)首先处于正常压力PR下,就是说,处于反应器7的环境压力下。然后,压力腔6(或者说两个腔区域61、62)被抽气到极低的绝对压力,例如小于50hpa,从而在两个腔区域的情况下,Δp=p62-p61等于零。第一腔区域61抽气的作用是:接下来在间隔III内熔化焊接材料时,能够从连接装置21中,排除夹杂空气,以实现尽可能无缩孔(lunkerfreie)焊接。此外,在间隔I内,将连接装置21、22的温度T从室温TR升温至低于连接装置21、22熔点TΘ的温度。由于压差Δp等于零,堆叠体3和壳体元件71之间的热耦合很低,因此,如前文所述,堆叠体3压力小,因此,便于加热具有连接装置21、22和对接件11、12的堆叠体3。
在后面的间隔II中,通过加热率,继续提高温度T,该加热率低于间隔I内的加热率,直至间隔II结束时,达到连接装置21、22的熔点TΘ,使连接装置形成流体。达到熔点TΘ后,排除焊接材料内的夹杂空气。
在后面的间隔III内,温度T上升至最大温度Tmax,该温度高于熔点TΘ,从而可以确保完全熔化连接装置21、22。熔点TΘ例如可以是220℃。
在后面的间隔IV内,压力p62上升至最大压力p62max,例如:50bar,压力p61上升至环境压力PR,例如:1bar,从而上述实施例内的最大压差Δp_max为49bar。可选方式为:间隔IV内的压力p61再次达到环境压力PR。通过在熔化连接装置21、22时提高压力p62,对接件11、12、13可以在压力p62的作用下压在一起。这时,熔化的连接装置21、22被压成薄层,由于对接件11、12、13中至少一个对接件中的物质进入液态焊接材料并尽可能完全渗入,而对接件限界在连接装置21、22处,因此,这种薄层有利于焊接材料形成合金。由于焊接层较薄,因而,所需扩散路段缩短,有利于合金化(Durchlegieren)。
在接下来的间隔V内,压力p62和p61以及温度T保持恒定的水平,以达到焊接材料的尽可能完整的合金。通过根据图17的实施例,可以看出:如果在较高的压差Δp的作用下,在堆叠体3和壳体元件71之间出现良好的热耦合,则温度T也会上升(间隔IV)和/或保持在较高的水平上(间隔V)。与此不同的是:压力p61也可以在间隔IV内,与压力p62共同上升,并且在间隔V内,保持较高的水平,但是虽然在这两种情况下,Δp=p62-p61等于零或者保持极小的数值,例如:小于1bar或小于5bar。
通过进一步的间隔VI,实现冷却阶段,直至在间隔VI结束时,温度T能够达到室温TR,并且压力腔6或者说腔区域61、62能够达到环境压力PR。替换方式为:压力腔6或者说腔区域61、62达到室温TR时或之前,使其达到环境压力PR,只要连接装置21、22的温度T已经下降,直至对接的堆叠体3具有足够的强度。
对于根据图18的实施例,封闭的压力腔6(如果采用两个腔区域61、62,则针对腔区域61、62)首先达到正常压力PR。然后,在间隔I内,在室温TR下,压力腔6(或者说腔区域61、62)被抽气至极低的绝对压力,例如小于50hPa,从而采用两个腔区域61、62时,压差Δp=p62–p61精确等于零。在后面的间隔II内,上述数值保持恒定。
在后面的间隔III内,压力p62上升至最大压力p62max,例如41bar,而压力p61提高至环境压力PR,例如1bar,这整体导致压差Δp=p62–p61上升至40bar的最高值Δp_max。由此,一方面在高数值的p62的作用下,对接件11、12、13被压在一起,另一方面高压差Δp引起堆叠体3压向壳体元件71的方向上。
然后,在间隔IV内,保持压力p61、p62,温度T上升,直至在间隔IV结束时,达到连接装置21、22的熔点TΘ,从而形成熔液,并且对接件11、12、13在高数值的压力p62的作用下被压在一起。由于连接装置21、22已熔化,因此,连接装置被压成薄层。
为确保完全熔化连接装置21、22,需在后面的间隔V内,将温度T提升至超过熔化点TΘ,直至最大温度Tmax。
在后面的间隔VI内,压力p62和p61以及温度T保持在恒定的水平上,以达到尽可能完全的合金化,之后,在后面的间隔VII内,进行冷却阶段,直至间隔VI结束时的温度T达到室温TR,压力腔6和腔区域61、62能够达到环境压力PR。
以上实施例内提及的温度数值和压力数值仅为示例。该示例适用于压力p61、p62和温度T的相对曲线走向。原则上讲,可以设置任意的其它数值和曲线走向。
针对本发明的所有设计形式,均可设定压力p62,必要时,设定压力p61,方式为:将相应的压力接口82或者说81连接在压缩机和/或真空泵和/或储压器上。可以耦合两个或多个压力腔6,从而在相应的过程结束后,从压力腔6中排出的压缩气体内储存的能量不会浪费。图19内示出了相关的实施例。在该图内,多个反应器7a、7b、7c与共同的双重压缩机100连接,该压缩机100生成压力p61和p62,并将其转至相应的反应器7a、7b、7c的压力腔6的腔区域61或者说62。
为达到该效果,必须开启共同压力接口管路内的阀门161或者说162。为此,针对每个反应器7a、7b、7c,均设置单独的阀门181和182,上述阀门同样必须开启,从而压力p61或者说p62能够通过相关第一腔区域61或者说第二腔区域62的相应的压力接口81或者说82流通。此外,针对每个反应器7a、7b、7c,均设置压力均衡导管160,通过该导管,能够进行反应器7的环境气压和第一腔区域61或者说第二腔区域62之间的压力均衡,对此,对应的阀门191或者说192必须开启。第二和第三反应器7b、7c的阀门181和182关闭。
如果如上所述,每个反应器7a、7b、7c均装备有堆叠体3,则每个反应器7a、7b、7c的阀门191和192关闭。然后,阀门161和162以及第一反应器7a的阀门181和182开启,从而通过第一反应器7a的第一压力接口81,对第一反应器7a的第一腔区域61施加压力p61,并且通过第一反应器7a的第二压力接口82对第一反应器7a的第二腔区域62施加压力p62。然后,可以再次关闭阀门161和162。
如果第一反应器7a内的过程已结束,在腔区域61、62内,不需要上述压力p61和p62,则开启第二反应器7b的阀门181和182,从而既可以均衡第一反应器7a的第一腔区域61和第二反应器7b的第一腔区域61之间的压力,也可以均衡第一反应器7a的第二腔区域62和第二反应器7b的第二腔区域62之间的压力。通过该方式,可以避免部分能量流失:如果直接通过反应器7a、7b、7c的环境气压,均衡开启第一反应器7a所需的、腔区域61、62之间压力,事先不均衡第一反应器7a的腔区域61、62之间压力和第二反应器7b的腔区域61或者说62之间压力,则上述能量会流失。因为由于压力均衡,第二反应器7b的腔区域61或者说62可以部分但不完全地达到要求的压力p61或者说p62,因此,在压力均衡后,第一反应器7a的阀门181和182关闭,阀门161和162开启,由此在第二反应器7b腔区域61或者说62内,产生压力p61或者说p62。
与此相应,第二反应器7b的腔区域61和62内“保存的”压力p61和p62可以部分传送到第三反应器7c的相应腔区域61和62。
为了控制该方法,设置控制单元110,该控制单元应能够控制反应器7a、7b、7c的开启和关闭,同时能够完全开启示出的阀门并且控制反应器7a、7b、7c的加热元件8和压缩机100。这里没有示出从控制单元110至阀门、压缩机100所需的控制管路。
包括控制单元110、压缩机100以及阀门的该装置可以设计为连续变更压力p61和p62,例如:在20hPa至300bar的范围内,或者在20hpa至330bar范围内。
Claims (25)
1.一种制造结合体的方法,在该方法中将至少两个对接件(11、12)固定连接在一起,包括如下步骤:
提供第一对接件(11)和第二对接件(12);
提供连接装置(21);
提供密封装置(4);
提供具有压力腔(6)的反应器(7);
提供加热元件(8);
将所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)设置在压力腔(6)内,从而使得连接装置(21)位于第一对接件(11)和第二对接件(12)之间;
产生气密区域(5),在所述气密区域内设置连接装置(21);
在气密区域(5)以外产生压力腔(6)内的气压(p62),从而气压(p62)作用于气密区域(5)并且利用至少20bar的压力将第一对接件(11)、第二对接件(12)、所述第一和所述第二对接件之间的连接装置(21)压在一起;
使用加热元件(8)将所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)加热到至少为210℃的预定的最大温度;
然后冷却所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)。
2.根据权利要求1所述的方法,其中,所述密封装置(4)设计为薄膜。
3.根据权利要求2所述的方法,其中,
所述薄膜由聚四氟乙烯(PTFE)或聚酰亚胺或液晶聚合物构成;或者
所述薄膜设计为可塑性变形的、未烧结的陶瓷薄膜;或者
所述薄膜设计为铝制薄膜;或者
所述薄膜设计为具有第一薄膜部分(4a)和第二薄膜部分(4b)的双层薄膜,其中所述第一薄膜部分由聚四氟乙烯(PTFE)或聚酰亚胺或液晶聚合物或可塑性变形的、未烧结的陶瓷薄膜构成,所述第二薄膜部分设计为铝制薄膜并且设置在第一薄膜部分(4a)的背离所述对接件(11、12)一侧。
4.根据权利要求2或3所述的方法,其中,所述薄膜的厚度在20μm至500μm之间或者在100μm至250μm之间。
5.根据权利要求2至4中任一项所述的方法,其中,所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)完全由所述薄膜环绕,从而所述薄膜形成气密的、封闭的袋子,在所述袋子内设置了所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)。
6.根据权利要求2至4中任一项所述的方法,其中,所述压力腔(7)具有第一壳体元件(71)和第二壳体元件(72);
所述薄膜或与所述薄膜连接的框架(41)夹紧在所述第一壳体元件(71)和所述第二壳体元件(72)之间,从而通过所述薄膜将压力腔(6)划分为第一腔区域(61)和第二腔区域(62);
在所述薄膜夹紧在第一壳体元件(71)和第二壳体元件(72)之间之后将所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)设置在所述第一腔区域(61)内。
7.根据权利要求6所述的方法,其中,所述压力腔(6)具有至少一个弹簧元件(74),
如果第二腔区域(62)内的压力(p62)超过第一腔区域(61)内的压力(p61)一个特定的数值,则向至少一个弹簧元件(74)施加应力,从而所述加热元件(8)与所述第一壳体元件(71)产生热接触;以及
如果第二腔区域(62)内的压力(p62)与第一腔区域(61)内的压力(p61)之间的压差(Δp)小于一个特定的数值,则所述至少一个弹簧元件(74)使得所述加热元件(8)与所述第一壳体元件(71)全部或至少部分脱离热耦合。
8.根据权利要求6所述的方法,其中,将具有所述第一对接件(11)、所述第二对接件(12)、所述第一对接件和第二对接件之间的连接装置(21)的装置置放在所述薄膜上,从而使得:
所述堆叠体在当第二腔区域(62)内的压力(p62)超过第一腔区域(61)内的压力(p61)一个特定的数值时与加热元件(8)之间产生热接触;以及
所述堆叠体在如果第二腔区域(62)内的压力(p62)与第一腔区域(61)内的压力(p61)之间的压差(Δp)小于一个特定的数值时,所述堆叠体由于所述堆叠体作用在薄膜上的自重而与所述加热元件(8)全部或至少部分脱离热耦合。
9.根据权利要求6至8中任一项所述的方法,其中,在所述第二腔区域(62)内生成气压(p62)并且在所述第一腔区域(61)内生成另一个气压(p61),从而通过所述第二腔区域(62)内的气压(p62)与所述第一腔区域(61)内的所述另一个气压(p61)之间的压差(p62-p61),挤压压力是可变化地设定的,通过该挤压压力,在所述加热元件(8)的方向上,将所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)压在一起。
10.根据权利要求1所述的方法,其中,所述密封装置(4)设计为密封罩。
11.根据权利要求10所述的方法,其中,制造所述密封罩时,首先将柔软的材料涂覆在具有所述第一对接件(11)、所述第二对接件(12)、所述第一和所述第二对接件之间的连接装置(21)的装置上,然后硬化所述柔软的材料。
12.根据权利要求10或11所述的方法,其中,制造所述密封罩时,首先将柔软的材料涂覆在具有所述第一对接件(11)、所述第二对接件(12)、所述第一和所述第二对接件之间的所述连接装置(21)的装置上,然后硬化所述柔软的材料。
13.根据权利要求12所述的方法,其中,硬化所述柔软材料的以这样的方式实现,从而使得采用以下方式中的至少一种方式来处理所述柔软材料:紫外线辐射处理、潮湿处理,热处理。
14.根据权利要求13所述的方法,其中,所述柔软材料为硅胶(聚硅氧烷)或硅基浆料。
15.根据权利要求1至13中任一项所述的方法,其中,在制造所述结合体的过程中,在所述压力腔(6)中不应用硅胶。
16.根据权利要求1至13中任一项所述的方法,其中,在不应用刚性的压模的情况下将所述第一对接件(11)、所述第二对接件(12)、所述第一和所述第二对接件之间的所述连接装置(21)压在一起。
17.根据上述权利要求中任一项所述的方法,其中,
至少一个对接件(11)设计为金属化的陶瓷载体(12a),该陶瓷载体具有基面,通过陶瓷载体(12a)的面积最大的侧面形成所述基面;
加热元件(8)具有相对于所述基面的在0.5J/(K·cm2)至5J/(K·cm2)之间的热容。
18.根据上述权利要求中任一项所述的方法,其中,
至少一个对接件(11)设计为金属化的陶瓷载体(12a),该陶瓷载体具有基面,通过陶瓷载体(12a)的面积最大的侧面形成所述基面;
所述加热元件(8)具有相对于所述基面的在5W/cm2至50W/cm2之间的热功率。
19.根据上述权利要求中任一项所述的方法,其中,
所述第一对接件(11)是金属化的陶瓷载体,所述第二对接件(12)是半导体芯片(13);或者
所述第一对接件(11)是金属板,所述第二对接件(12)是金属化的陶瓷载体(12a)。
20.根据上述权利要求中任一项所述的方法,其中,
所述气压(p62)根据随时间改变的压力曲线而改变,其中达到最高气压;
通过加热元件(8)根据随时间改变的温度曲线加热所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21),其中达到最大温度;
达到最大压力之前或之后或者达到最大压力的同时达到最大温度。
21.根据权利要求20所述的方法,其中,
所述连接装置(21)是焊料,加热所述第一对接件(11)、所述第二对接件(12)、所述连接装置(21)时,该焊料至少部分进行合金化,从而在连接装置(21)内,形成多个桥接部位,这些桥接部位中的每个部位的至少90%的体积百分比由一个或多中间金属相构成并且这些桥接部位中的每个部位在第一对接件(11)和第二对接件(12)之间延伸;
最大温度至少为210℃并且最高可达260℃;
最大压力至少为20bar并且最高可达80bar。
22.根据权利要求20所述的方法,其中,
所述连接装置(21)是含银的膏糊;
最大温度最高可达280℃或者最高可达260℃;
最大压力为至少为80bar并且最高可达400bar。
23.根据上述权利要求中任一项所述的方法,其中,所述压力室(6)具有小于或者等于1000ml的容积,或者小于或者等于200ml。
24.根据上述权利要求中任一项所述的方法,其中,所述压力室(6)在每一个侧向方向上具有一个宽度(B6),该宽度最大比一个大的宽度(B3)大1cm,所述堆叠体(3)具有在该侧向方向上的该大的宽度。
25.一种制造功率半导体模块的方法,包括如下步骤:
制造权利要求2至4中任一项所述的结合体,其中所述第一对接件(11)是金属化的陶瓷载体并且第二对接件(12)是半导体芯片,或者第一对接件(11)是金属板并且第二对接件(12)是金属化的陶瓷载体;并且
将结合体与薄膜的至少一个部分共同安装到壳体(201)中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011080929.5A DE102011080929B4 (de) | 2011-08-12 | 2011-08-12 | Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls |
DE102011080929.5 | 2011-08-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102956510A true CN102956510A (zh) | 2013-03-06 |
CN102956510B CN102956510B (zh) | 2015-11-25 |
Family
ID=47595550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210287667.5A Active CN102956510B (zh) | 2011-08-12 | 2012-08-13 | 制造结合体和功率半导体模块的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9688060B2 (zh) |
CN (1) | CN102956510B (zh) |
DE (1) | DE102011080929B4 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425402A (zh) * | 2013-08-29 | 2015-03-18 | 英飞凌科技奥地利有限公司 | 密封的半导体器件 |
CN108021156A (zh) * | 2016-11-02 | 2018-05-11 | 曼·胡默尔有限公司 | 用于调节或者控制流体压力的单元 |
CN108136757A (zh) * | 2015-10-02 | 2018-06-08 | 亚萨合莱公司 | 卡片基板层压装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012212249B4 (de) * | 2012-07-12 | 2016-02-25 | Infineon Technologies Ag | Verfahren zur Herstellung eines Verbundes und eines Halbleitermoduls |
KR101443972B1 (ko) * | 2012-10-31 | 2014-09-23 | 삼성전기주식회사 | 일체형 전력 반도체 모듈 |
DE102014111908A1 (de) * | 2014-08-20 | 2016-02-25 | Infineon Technologies Austria Ag | Hybrid-Leadframe und Verfahren zum Herstellen desselben |
DE102014114097B4 (de) * | 2014-09-29 | 2017-06-01 | Danfoss Silicon Power Gmbh | Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe |
DE102014114093B4 (de) | 2014-09-29 | 2017-03-23 | Danfoss Silicon Power Gmbh | Verfahren zum Niedertemperatur-Drucksintern |
DE102016112200A1 (de) * | 2016-07-04 | 2018-01-04 | Endress+Hauser Gmbh+Co. Kg | Druckaufnehmer |
DE102016115572B4 (de) * | 2016-08-23 | 2019-06-13 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitereinrichtungssystem mit einer ersten und einer zweiten Leistungshalbleitereinrichtung |
DE102017113060B4 (de) * | 2017-06-14 | 2019-04-18 | Infineon Technologies Ag | Verfahren zur durchführung eines prozesses in einem abgedichteten reaktor |
DE102017125140B4 (de) * | 2017-10-26 | 2021-06-10 | Infineon Technologies Ag | Verfahren zum Herstellen eines hermetisch abgedichteten Gehäuses mit einem Halbleiterbauteil |
US11302599B2 (en) * | 2018-04-19 | 2022-04-12 | Intel Corporation | Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure |
DE102018133090A1 (de) * | 2018-12-20 | 2020-06-25 | Danfoss Silicon Power Gmbh | Anordnung zum Sintern einer elektronischen Baugruppe |
DE102019206896A1 (de) * | 2019-05-13 | 2020-11-19 | Siemens Aktiengesellschaft | Verbesserungen bei Leistungshalbleiterbauelementen auf Wärmerohren |
KR20210138263A (ko) * | 2020-05-12 | 2021-11-19 | 삼성전자주식회사 | 반도체 칩 실장용 테이프 및 상기 테이프를 이용한 반도체 패키지 제조 방법 |
DE102020116084B3 (de) | 2020-06-18 | 2021-07-29 | Semikron Elektronik Gmbh & Co. Kg | Vorrichtung und Verfahren zur Drucksinterverbindung |
DE102021118948B3 (de) * | 2021-07-22 | 2022-06-09 | Semikron Elektronik Gmbh & Co. Kg | Vorrichtung und Verfahren zur Drucksinterverbindung |
DE102021118949A1 (de) | 2021-07-22 | 2023-01-26 | Semikron Elektronik Gmbh & Co. Kg | Vorrichtung und Verfahren zur Drucksinterverbindung |
DE102022114121B3 (de) | 2022-06-03 | 2023-08-03 | Semikron Elektronik Gmbh & Co. Kg | Verfahren und Vorrichtung zur Drucksinterverbindung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821819B1 (en) * | 2001-02-21 | 2004-11-23 | Sandia Corporation | Method of packaging and assembling micro-fluidic device |
CN101436556A (zh) * | 2007-11-16 | 2009-05-20 | 塞米克朗电子有限及两合公司 | 半导体组件的制造方法 |
JP2010021227A (ja) * | 2008-07-09 | 2010-01-28 | Seiko Epson Corp | 実装装置 |
KR20110014782A (ko) * | 2009-08-06 | 2011-02-14 | 순천향대학교 산학협력단 | 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4933042A (en) * | 1986-09-26 | 1990-06-12 | General Electric Company | Method for packaging integrated circuit chips employing a polymer film overlay layer |
JPH081898B2 (ja) * | 1988-11-02 | 1996-01-10 | 三菱電機株式会社 | ウエハ貼付装置 |
EP0460286A3 (en) * | 1990-06-06 | 1992-02-26 | Siemens Aktiengesellschaft | Method and arrangement for bonding a semiconductor component to a substrate or for finishing a semiconductor/substrate connection by contactless pressing |
US5352629A (en) * | 1993-01-19 | 1994-10-04 | General Electric Company | Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules |
US5632434A (en) * | 1995-06-29 | 1997-05-27 | Regents Of The University Of California | Pressure activated diaphragm bonder |
JPH1012578A (ja) * | 1996-06-26 | 1998-01-16 | Mitsubishi Electric Corp | ウエハ・支持基板貼付け方法,及びウエハ・支持基板貼付け装置 |
JP3593833B2 (ja) * | 1997-02-10 | 2004-11-24 | 富士通株式会社 | 半導体装置 |
JPH10242360A (ja) * | 1997-02-25 | 1998-09-11 | Oki Electric Ind Co Ltd | 半導体装置 |
US6168963B1 (en) * | 1999-06-21 | 2001-01-02 | Lucent Technologies, Inc. | System for adhering parts |
DE10016129A1 (de) * | 2000-03-31 | 2001-10-18 | Siemens Ag | Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken |
EP1280196A1 (de) * | 2001-07-18 | 2003-01-29 | Abb Research Ltd. | Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten |
JP2003101184A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | セラミック回路基板およびその製造方法 |
DE10242402A1 (de) * | 2002-09-12 | 2004-04-01 | Süss MicroTec Laboratory Equipment GmbH | Vorrichtung und Verfahren für das Verbinden von Objekten |
TWI272683B (en) * | 2004-05-24 | 2007-02-01 | Sanyo Electric Co | Semiconductor device and manufacturing method thereof |
JP4165467B2 (ja) * | 2004-07-12 | 2008-10-15 | セイコーエプソン株式会社 | ダイシングシート、半導体装置の製造方法 |
US8404388B2 (en) * | 2005-08-09 | 2013-03-26 | Polyplus Battery Company | Compliant seal structures for protected active metal anodes |
EP1783829A1 (en) * | 2005-11-02 | 2007-05-09 | Abb Research Ltd. | Method for bonding electronic components |
JP4925669B2 (ja) * | 2006-01-13 | 2012-05-09 | ソニーケミカル&インフォメーションデバイス株式会社 | 圧着装置及び実装方法 |
DE102006003735A1 (de) * | 2006-01-26 | 2007-08-09 | Infineon Technologies Ag | Anordnung zum Befestigen von elektronischen Bauelementen auf einem Träger |
US7525187B2 (en) * | 2006-10-13 | 2009-04-28 | Infineon Technologies Ag | Apparatus and method for connecting components |
DE102006058493B4 (de) * | 2006-12-12 | 2012-03-22 | Erich Thallner | Verfahren und Vorrichtung zum Bonden von Wafern |
WO2009005035A1 (ja) * | 2007-06-29 | 2009-01-08 | Mitsubishi Chemical Corporation | 蛍光体、蛍光体の製造方法、蛍光体含有組成物、並びに発光装置 |
KR101592836B1 (ko) * | 2008-02-07 | 2016-02-05 | 미쓰비시 가가꾸 가부시키가이샤 | 반도체 발광 장치, 백라이트, 컬러 화상 표시 장치, 및 그들에 사용하는 형광체 |
EP2158618A1 (en) * | 2008-05-20 | 2010-03-03 | Panasonic Corporation | Semiconductor light-emitting device as well as light source device and lighting system including the same |
US20120037939A1 (en) * | 2009-04-13 | 2012-02-16 | Youji Urano | Light emitting diode |
JP5551920B2 (ja) * | 2009-11-24 | 2014-07-16 | イビデン株式会社 | 半導体装置及びその製造方法 |
JP5602439B2 (ja) * | 2010-01-22 | 2014-10-08 | デクセリアルズ株式会社 | 加熱装置および実装体の製造方法 |
-
2011
- 2011-08-12 DE DE102011080929.5A patent/DE102011080929B4/de active Active
-
2012
- 2012-08-10 US US13/571,417 patent/US9688060B2/en active Active
- 2012-08-13 CN CN201210287667.5A patent/CN102956510B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821819B1 (en) * | 2001-02-21 | 2004-11-23 | Sandia Corporation | Method of packaging and assembling micro-fluidic device |
CN101436556A (zh) * | 2007-11-16 | 2009-05-20 | 塞米克朗电子有限及两合公司 | 半导体组件的制造方法 |
JP2010021227A (ja) * | 2008-07-09 | 2010-01-28 | Seiko Epson Corp | 実装装置 |
KR20110014782A (ko) * | 2009-08-06 | 2011-02-14 | 순천향대학교 산학협력단 | 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425402A (zh) * | 2013-08-29 | 2015-03-18 | 英飞凌科技奥地利有限公司 | 密封的半导体器件 |
CN108136757A (zh) * | 2015-10-02 | 2018-06-08 | 亚萨合莱公司 | 卡片基板层压装置 |
US10688764B2 (en) | 2015-10-02 | 2020-06-23 | Assa Abloy Ab | Card substrate laminating device |
CN108136757B (zh) * | 2015-10-02 | 2021-03-12 | 亚萨合莱公司 | 卡片基板层压装置 |
US11511530B2 (en) | 2015-10-02 | 2022-11-29 | Assa Abloy Ab | Card substrate laminating device |
CN108021156A (zh) * | 2016-11-02 | 2018-05-11 | 曼·胡默尔有限公司 | 用于调节或者控制流体压力的单元 |
CN108021156B (zh) * | 2016-11-02 | 2022-12-20 | 曼·胡默尔有限公司 | 用于调节或者控制流体压力的单元 |
Also Published As
Publication number | Publication date |
---|---|
US20130203218A1 (en) | 2013-08-08 |
CN102956510B (zh) | 2015-11-25 |
DE102011080929A1 (de) | 2013-02-14 |
US9688060B2 (en) | 2017-06-27 |
DE102011080929B4 (de) | 2014-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102956510A (zh) | 制造结合体和功率半导体模块的方法 | |
US10462921B2 (en) | Method for producing an electronic module assembly and electronic module assembly | |
CN203810717U (zh) | 换热器 | |
JP3336095B2 (ja) | 半導体モジュールの製造方法 | |
US20210013175A1 (en) | Method of assembling a semiconductor power module component and a semiconductor power module with such a module component and manufacturing system therefor | |
JP5680684B2 (ja) | チップ圧着装置およびその方法 | |
JP5892682B2 (ja) | 接合方法 | |
CN103367181A (zh) | 用于接合基板的方法和设备 | |
EP1783829A1 (en) | Method for bonding electronic components | |
CN106653627B (zh) | 一种纳米银焊膏连接裸铜衬底或敷铜基板的烧结方法 | |
CN105428266A (zh) | 具有介质桥的芯片倒装共晶键合方法及获得的产物 | |
WO2005045894A3 (en) | High volume microlamination production of devices | |
CN104900534A (zh) | 用于产生经干燥的粘结层的方法及通过式处理设备 | |
CN108807194A (zh) | 使用低温过程的高温半导体器件封装和结构的方法及装置 | |
CN103518259A (zh) | 用于冷却支架的组件和方法 | |
CN108417501A (zh) | 功率模块及其制备方法 | |
CN107548277B (zh) | 一种tr组件压载装置及安装方法 | |
CN103715103B (zh) | 用于制造复合体和半导体模块的方法 | |
WO2018201837A1 (zh) | 一种半导体封装结构 | |
KR101718551B1 (ko) | 전력반도체 기판의 제조방법 | |
CN106409772A (zh) | 一种高可靠表面贴装的二极管及其制备方法 | |
CN105633041A (zh) | 一种大功率可控硅封装结构及其制造方法 | |
CN112738997B (zh) | 一种变压力封装连接方法和设备 | |
JP3564659B2 (ja) | 微粒子を用いた接着方法及び熱圧着装置 | |
WO2009095039A8 (de) | Verfahren zur herstellung einer elektrisch isolierenden dichtungsanordnung für einen brennstoffzellenstack und dichtungsanordnung für einen brennstoffzellenstack |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |