CN102955200A - 光分路器单晶硅回刻的干法刻蚀方法 - Google Patents

光分路器单晶硅回刻的干法刻蚀方法 Download PDF

Info

Publication number
CN102955200A
CN102955200A CN2011102518897A CN201110251889A CN102955200A CN 102955200 A CN102955200 A CN 102955200A CN 2011102518897 A CN2011102518897 A CN 2011102518897A CN 201110251889 A CN201110251889 A CN 201110251889A CN 102955200 A CN102955200 A CN 102955200A
Authority
CN
China
Prior art keywords
etching
adopt
monocrystalline silicon
hard mask
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102518897A
Other languages
English (en)
Inventor
吴智勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011102518897A priority Critical patent/CN102955200A/zh
Publication of CN102955200A publication Critical patent/CN102955200A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种光分路器单晶硅回刻的干法刻蚀方法,包括步骤:1)用干法刻蚀方法,通过硬掩膜刻蚀出深沟槽;2)用湿法刻蚀方法,缩小硬掩膜的宽度;3)采用各向异性刻蚀条件,进行单晶硅回刻;4)进行聚合物各向同性刻蚀,去除侧壁的聚合物;5)重复步骤3)至4)。该方法通过循环刻蚀方法,降低了单晶硅回刻过程中形成的单晶硅围墙的高度,从而可以提高光分路器的性能。

Description

光分路器单晶硅回刻的干法刻蚀方法
技术领域
本发明涉及半导体制造工艺,特别是涉及一种光分路器单晶硅回刻的干法刻蚀方法。
背景技术
在光分路器(Optical splitter)结构中,单晶硅衬底1被用来形成光通路,其工艺为:在硅衬底1上进行深沟槽4(深度1μm~10μm)的刻蚀,然后再进行单晶硅回刻(etch back),形成有台阶的硅衬底1形貌来做光分路器,如图1~2所示。
上述方法在回刻过程中,由于保持轮廓侧壁的垂直度,刻蚀中的副产物即聚合物在侧壁会比较厚(厚度会超过
Figure BDA0000087284190000011
),并且不容易被刻蚀掉,而在水平方向的聚合物由于刻蚀速率快,因此不会有残留,经过单晶硅回刻后会在拐角处形成单晶硅围墙3,如图2所示,单晶硅围墙3的底部会随着深度的增加宽度也会相应的增大,这个单晶硅围墙3会影响光在单晶硅内部按方向传播。
发明内容
本发明要解决的技术问题是提供一种光分路器单晶硅回刻的干法刻蚀方法,它可以降低单晶硅回刻过程中形成的单晶硅围墙的高度。
为解决上述技术问题,本发明的光分路器单晶硅回刻的干法刻蚀方法,包括步骤:
1)采用干法刻蚀方法,通过硬掩膜刻蚀出深沟槽;
2)采用湿法刻蚀方法,缩小硬掩膜的宽度;
3)采用各向异性刻蚀条件,进行单晶硅回刻;
4)采用各向同性刻蚀条件,进行侧壁聚合物的刻蚀;
5)重复步骤3)至4)。
所述步骤3)中,采用以SF6和O2为主的刻蚀气体。
所述步骤4)中,采用以CF4为主的刻蚀气体。
较佳的,步骤4)之后,还可以再加入步骤:4’)打开步骤3)所用的刻蚀气体,并进行抽气。该步骤参与循环,即步骤5)为重复步骤3)至4’)。
与现有工艺相比,本发明的光分路器单晶硅回刻的干法刻蚀方法,通过在单晶硅回刻过程中反复掺入聚合物刻蚀步骤来去除轮廓侧壁的聚合物,减少了侧壁聚合物的生成量,从而降低了单晶硅回刻过程中形成的单晶硅围墙的高度,进而提高了光分路器的性能。
附图说明
图1是光分路器单晶硅回刻前的示意图;
图2是采用现有方法进行单晶硅回刻后的示意图;
图3是采用本发明的方法进行单晶硅回刻后的示意图。
图中附图标记说明如下:
1:硅衬底
2:硬掩膜
3:单晶硅围墙
4:沟槽
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合图示的实施方式详述如下:
本实施例的光分路器单晶硅回刻的干法刻蚀方法,其具体工艺步骤如下:
步骤1,使用现有的干法刻蚀工艺,通过硬掩膜2刻蚀出深沟槽4。其中,硬掩膜2为SiO2氧化膜,并且具有足够的厚度,以避免因为干法刻蚀和后续的湿法刻蚀对硬掩膜2的顶部造成损失。
步骤2,使用氟化氨或者氢氟酸,通过湿法刻蚀方法,对硬掩膜2进行刻蚀,缩小硬掩膜2的宽度尺寸。
步骤3,采用以气体SF6和O2为主的各向异性刻蚀条件,在10毫托~60毫托压力下,并设定上部电极功率为300W~1200W,进行第一次单晶硅回刻。
这步单晶硅的刻蚀速率较快,但同时会在台阶的侧壁形成聚合物,聚合物在侧壁的淀积速率在
Figure BDA0000087284190000021
左右,时间为20秒左右,时间可以根据需要调节。
步骤4,采用以气体CF4为主的聚合物各向同性刻蚀条件,进行第一次聚合物各向同性刻蚀,去除侧壁的聚合物(包括侧壁的自然氧化层)。
该步骤的刻蚀时间为20秒左右,对聚合物的刻蚀速率在左右,目的是把步骤3中淀积在侧壁的聚合物刻蚀完,同时,最好再追加百分之百的过刻蚀。
此步刻蚀不采用以Cl2或O2为主的聚合物刻蚀条件,主要是考虑到这两种气体对侧壁的自然氧化层都有选择比,会影响单晶硅围墙3的高度和宽度,而CF4对侧壁的聚合物和自然氧化层都没有选择比,因此不会影响单晶硅围墙3的高度和宽度。
步骤5,将压力设为0或气流阀门全开,所有功率都设为0,打开步骤3的刻蚀气体,抽气10秒钟左右(时间可以更长),以尽量把前步残留的气体生成物抽走,减少后续步骤产生的聚合物。在考虑产能的情况下,可以省略此步。
循环进行步骤3至5,循环次数和各步骤的时间由单晶硅回刻的深度、产能以及单晶硅围墙的高度决定。本实施例中,2μm深度需要12次循环。

Claims (8)

1.一种光分路器单晶硅回刻的干法刻蚀方法,包括步骤:
1)采用干法刻蚀方法,通过硬掩膜刻蚀出深沟槽;
2)采用湿法刻蚀方法,缩小硬掩膜的宽度;
其特征在于,还包括以下步骤:
3)采用各向异性刻蚀条件,进行单晶硅回刻;
4)采用各向同性刻蚀条件,进行侧壁聚合物的刻蚀;
5)重复步骤3)至4)。
2.根据权利要求1所述的方法,其特征在于,所述硬掩膜为SiO2氧化膜。
3.根据权利要求1所述的方法,其特征在于,步骤2)中,采用氟化氨或氢氟酸进行湿法刻蚀。
4.根据权利要求1所述的方法,其特征在于,步骤3)中,采用以SF6和O2为主的刻蚀气体。
5.根据权利要求4所述的方法,其特征在于,步骤3)中,刻蚀时的压力为10毫托~60毫托,上部电极功率为300W~1200W。
6.根据权利要求1所述的方法,其特征在于,步骤4)中,采用以CF4为主的刻蚀气体。
7.根据权利要求6所述的方法,其特征在于,步骤4)中,刻蚀时间为20秒,刻蚀速率为
Figure FDA0000087284180000011
8.根据权利要求1所述的方法,其特征在于,步骤4)之后,还包括以下参与循环的步骤:4’)打开步骤3)所用的刻蚀气体,并进行抽气。
CN2011102518897A 2011-08-30 2011-08-30 光分路器单晶硅回刻的干法刻蚀方法 Pending CN102955200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102518897A CN102955200A (zh) 2011-08-30 2011-08-30 光分路器单晶硅回刻的干法刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102518897A CN102955200A (zh) 2011-08-30 2011-08-30 光分路器单晶硅回刻的干法刻蚀方法

Publications (1)

Publication Number Publication Date
CN102955200A true CN102955200A (zh) 2013-03-06

Family

ID=47764240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102518897A Pending CN102955200A (zh) 2011-08-30 2011-08-30 光分路器单晶硅回刻的干法刻蚀方法

Country Status (1)

Country Link
CN (1) CN102955200A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560906A (zh) * 2004-02-20 2005-01-05 中国科学院上海微系统与信息技术研究 基于半导体材料的纳米线制作方法
CN101106066A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 可去除刻蚀后残留聚合物的半导体器件制造方法
CN101150300A (zh) * 2007-09-17 2008-03-26 北京大学 一种制备平面电容谐振器的方法
CN101281795A (zh) * 2008-04-30 2008-10-08 大连理工大学 一种硅探针的制作方法
CN101345194A (zh) * 2008-05-07 2009-01-14 北大方正集团有限公司 硅槽形成方法及装置
CN101667556A (zh) * 2009-09-09 2010-03-10 上海宏力半导体制造有限公司 一种通孔刻蚀方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560906A (zh) * 2004-02-20 2005-01-05 中国科学院上海微系统与信息技术研究 基于半导体材料的纳米线制作方法
CN101106066A (zh) * 2006-07-10 2008-01-16 中芯国际集成电路制造(上海)有限公司 可去除刻蚀后残留聚合物的半导体器件制造方法
CN101150300A (zh) * 2007-09-17 2008-03-26 北京大学 一种制备平面电容谐振器的方法
CN101281795A (zh) * 2008-04-30 2008-10-08 大连理工大学 一种硅探针的制作方法
CN101345194A (zh) * 2008-05-07 2009-01-14 北大方正集团有限公司 硅槽形成方法及装置
CN101667556A (zh) * 2009-09-09 2010-03-10 上海宏力半导体制造有限公司 一种通孔刻蚀方法

Similar Documents

Publication Publication Date Title
US8772902B2 (en) Fabrication of a localized thick box with planar oxide/SOI interface on bulk silicon substrate for silicon photonics integration
CN103035501B (zh) 一种避免空洞的多晶硅沟槽栅极的制备方法
JP6423534B2 (ja) 二酸化ケイ素基板のエッチング方法およびエッチング装置
CN103035561B (zh) 深沟槽顶部倾斜角形成的工艺方法
TW201403863A (zh) 具有孔隙之磊晶層的磊晶成長方法
CN103137483B (zh) 一种消除沟槽顶端尖角的方法
CN102479699B (zh) 超级结半导体器件结构的制作方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN103094087A (zh) 刻蚀沟槽多晶硅栅的方法
CN102751186A (zh) 沟槽的制作方法
JP2015527743A (ja) 複数のトレンチ構造の製造方法
CN102955200A (zh) 光分路器单晶硅回刻的干法刻蚀方法
CN102117760B (zh) 用于形成特殊浅沟槽隔离的湿法刻蚀工艺方法
CN103681235A (zh) 一种有效填充深沟槽的解决方法
CN104835738B (zh) 一种形成FinFET器件的鳍片的方法
WO2012083230A3 (en) High efficiency rectifier
CN103594342B (zh) 形成鳍部的方法和形成鳍式场效应晶体管的方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN106501899B (zh) 一种二氧化硅的刻蚀方法
CN103077920A (zh) 改善硅通孔横向开口的干法刻蚀方法
CN107919271A (zh) 沟槽外延的填充方法
CN103311109B (zh) 侧墙的形成方法和用侧墙定义图形结构的方法
CN102386122B (zh) 采用硬掩膜形成隔离沟槽的方法
CN104627954A (zh) 用于mems传感器的刻蚀方法
CN103972078A (zh) 一种自对准双层图形的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306