CN102905462A - 电路板模块及其堆栈和制作方法 - Google Patents

电路板模块及其堆栈和制作方法 Download PDF

Info

Publication number
CN102905462A
CN102905462A CN2011102812005A CN201110281200A CN102905462A CN 102905462 A CN102905462 A CN 102905462A CN 2011102812005 A CN2011102812005 A CN 2011102812005A CN 201110281200 A CN201110281200 A CN 201110281200A CN 102905462 A CN102905462 A CN 102905462A
Authority
CN
China
Prior art keywords
plated
circuit board
hole
board module
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102812005A
Other languages
English (en)
Inventor
姜正廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichepac Technology Inc
Original Assignee
Nichepac Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/192,683 external-priority patent/US20110278725A1/en
Application filed by Nichepac Technology Inc filed Critical Nichepac Technology Inc
Publication of CN102905462A publication Critical patent/CN102905462A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种电路板模块，包括基材、金属焊垫、左脚、右脚、底部凹槽、第一镀通孔和第二镀通孔，至少两个金属焊垫安置于基材上表面；左脚设置于基材左边；右脚设置于基材右边；底部凹槽设置于左脚与右脚之间；至少一个第一镀通孔纵向穿过左脚；至少一个第二镀通孔纵向穿过右脚。本发明还公开了一种电路板模块堆栈，第二电路板模块设置于第一电路板模块下方；第一电路板模块的镀通孔与第二电路板模块的镀通孔对齐排列，形成上下相邻的镀通孔；金属核心设置于上下相邻的镀通孔之间，其直径略大于镀通孔的直径；熔融再硬化的焊锡将上下相邻的镀通孔相连接。本发明还公开了前述电路板模块和电路板模块堆栈的制作方法。

Description

电路板模块及其堆栈和制作方法
技术领域
本发明涉及电路板模块及其堆栈，特别涉及电路板模块堆栈以后，将上下相邻的镀通孔相互连接的电路板模块堆栈。
背景技术
美国专利US632407B2于2001年11月27日公开的电路板模块，将内存安置在传统的电路板上构成内存模块，然后堆栈多片这种内存模块。由于平板电路板上的集成电路有一个高度，其使用独立的两块可以相互啮合的隔离块状物，安置在两片电路板之间作为隔离单元。这在整体制程上增加许多复杂性，一个简单易行的结构单元急需被开发。
发明内容
针对现有技术使用独立的隔离块状物作为隔离单元的技术缺陷，本发明所要解决的技术问题是提出一种全新的电路板模块，并提出使用前述电路板模块的电路板模块堆栈，同时提出前述电路板模块和电路板模块堆栈的制作方法。本发明提供一个具有凹槽的电路板，利用两边或是四边镀通孔，借着批覆有锡铅的金属核心设置在上下相邻的镀通孔中间，然后加热再冷却，完成电路板模块堆栈连接。
本发明为解决其技术问题而提供的电路板模块，其创新点在于，其包括基材、金属焊垫、左脚、右脚、底部凹槽、第一镀通孔和第二镀通孔，至少两个金属焊垫安置于基材上表面；左脚设置于基材左边；右脚设置于基材右边；底部凹槽设置于左脚与右脚之间；至少一个第一镀通孔纵向穿过左脚；至少一个第二镀通孔纵向穿过右脚。
本发明为解决其技术问题而提供的电路板模块堆栈，其创新点在于，其包括具有前述电路板模块结构的第一电路板模块和第二电路板模块；第二电路板模块设置于第一电路板模块下方；第一电路板模块的镀通孔与第二电路板模块的镀通孔对齐排列，形成上下相邻的镀通孔；金属核心设置于上下相邻的镀通孔之间，其直径略大于镀通孔的直径；熔融再硬化的焊锡将上下相邻的镀通孔相连接。
本发明为解决其技术问题而提供的电路板模块的制作方法，包括如下步骤：
选取基材；
制作第一镀通孔于基材的左边；
制作第二镀通孔于基材的右边；
移除基材下方中间材料，形成左脚以及右脚，并使第一镀通孔位于左脚内，第二镀通孔位于右脚内。
本发明为解决其技术问题而提供的电路板模块堆栈的制作方法，包括如下步骤：
制作第一电路板模块；
制作第二电路板模块；
将第二电路板模块设置于第一电路板模块下方；
将第一电路板模块的镀通孔与第二电路板模块的镀通孔对齐排列，形成上下相邻的镀通孔；
将披覆有锡铅的金属核心安置于上下相邻的镀通孔之间；
加热并冷却，使焊锡熔融再硬化，将上下相邻的镀通孔相连接。
相对于现有技术，本发明以下方具有凹槽的电路板模块堆栈之后，上下相邻的镀通孔用金属核心表面有锡铅披覆的连接单元加以连接，金属核心具有一个直径稍大于镀通孔的直径，融熔再硬化的焊锡，连接第一镀通孔、金属核心以及第二镀通孔，上层电路板模块的下方凹槽可以容纳下层电路板模块的表面黏着组件所需要的空间。
附图说明
图1A-1C是本发明第一优选实施例提供的电路板模块的结构图。
图1A是本发明电路板模块的顶视图。
图1B是图1A的底视图。
图1C是图1A沿着AA’线的剖面图。
图2是使用本发明图1A-1C所示的电路板模块构成的电路板模块堆栈的结构图。
图3A是本发明实施例一的结构图。
图3B是图3A的局部放大图。
图3C是图3A镀通孔固接状态。
图4A是本发明实施例二的结构图。
图4B是图4A的局部放大图。
图4C是图4A受热并冷却以后的连接状态
图5A是本发明实施例三的结构图。
图5B是图5A的局部放大图。
图5C是图5A受热并冷却以后的连接状态
图6A是本发明实施例四的结构图。
图6B是图6A沿着AA’的剖面图。
图7A-7C是本发明实施例五的结构图。
图8是本发明第二优选实施例提供的电路板模块的结构图。
图9A-9B是使用如图8所示的电路板模块的电路板模块堆栈的结构图。
表1.附图标记编号表
100         电路板模块
102         基材
108         表面黏着组件
110，110B   凸块
112                基材底面
114，114B，114C    镀通孔
114D               导线
120                上方凹槽
406，408           电路板模块
412                电路板
811，812           镀通孔
85                 金属核心
86，96，106        锡铅
862                再凝固的锡铅
87，97，107        环状焊垫
911，912，1011，1012镀通孔
1100，             电路板模块
1101               基材
1102，1102A，1102B 镀通孔
1103               金属焊垫
1104               电路
1105               表面黏着组件
1106               下方凹槽
1200A，1200B，1200C 基材
1201
1202，1203          金属
1204                再凝固的锡铅
1205                连接组件
具体实施方式
下面结合附图和具体实施例，进一步阐述本发明。这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明记载的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
第一优选实施例
如图1A所示，本发明第一优选实施例提供的电路板模块中，基材102具有上边凸块110与下边凸块、上边凸块110具有第一组镀通孔114、下边凸块110B具有第二组镀通孔114B；上边凸块110与下边凸块110B的中间设置有上方凹槽120。上方凹槽120用以容纳集成电路108，整体构成一片电路板模块100。
如图1B所示，中央区域设置有镀通孔114C，用以导通上方凹槽120的正面与背面，集成电路108的输出入端(图中未表示)电性耦合至镀通孔114C位于凹槽的一端，镀通孔114C第二端裸露于基材背面112。基材背面112设置有导线114D，用以电性耦合镀通孔114C至上下两边对应的镀通孔114，114B。
如图1C所示，基材102具有左边凸块110(即是图1A中的上边凸块)以及右边凸块110B(即是图1A中的下边凸块)，上方凹槽120设置在左右凸块110，110B中间，上方凹槽120具有一个凹下深度(depth)比集成电路108的厚度(thickness)深，使得集成电路108安置于上方凹槽120以后，集成电路108的上表面不会凸出基材102的上表面，以便第二片电路板模块100可以堆栈于第一片电路板模块100上方，且以上下相邻的镀通孔以熔融再凝结的锡铅相连接。上方凹槽120底部平面区有镀通孔114C，集成电路108借着镀通孔114C电性耦合至基材底面112两边对应的镀通孔。
如图2所示，使用本发明前述第一优选实施例提供的电路板模块构成的电路板模块堆栈中，两片图1A-图1C所示的电路板模块406，408上下堆栈；第一片电路板模块406安置于上层，第二片电路板模块408安置于下层。上层电路板模块406的左边凸块110(包含有镀通孔114)与下层电路板模块408的左边凸块110(包含有镀通孔114)上下对准堆栈，如虚线区域402所示。上层电路板模块406的右边凸块110B(包含有镀通孔114)与下层电路板模块408的右边凸块110B(包含有镀通孔114)上下对准堆栈，如虚线区域404所示，上下相邻的镀通孔后续以焊锡连接。平面电路板412安置在下层电路板模块408下方，平板电路板412中央有焊垫与电路板模块408的穿过上方凹槽120底部的镀通孔电性耦合，如虚线区域410所示。
实施例一
图3A显示图2的上层电路板模块406的镀通孔811与下层电路板模块408的镀通孔812上下对准安置，金属核心85表面披覆有锡铅合金86，安置于镀通孔811与镀通孔812中间。
图3B显示镀通孔811，812的镀层金属系由底层的铜(Cu)、中间的镍(Ni)、以及表层的金(Au)所构成的。镀通孔811，812的导电金属延伸至电路板表面以环状焊垫(ring pad)87呈现。金属核心85的直径略大于镀通孔811，812的直径，以当金属核心85披覆的锡铅合金86受热融解时，金属核心85可以钳于镀通孔811，812的中间而可以将镀通孔811，812定位使不偏移。金属核心85的材料具有高于锡铅的熔点，其材料可以是金、银、或是铜…等。
图3C显示图3A受热以后再冷却的状态，融化之后再凝固的锡铅862固着连接镀通孔811与镀通孔812的状况。金属核心85嵌固于镀通孔811与镀通孔812中间，镀通孔811的金属借着金属核心85以及锡铅862电性耦合于镀通孔812的金属。
实施例二
本实施例与实施例一的不同点在于镀通孔以及环状焊垫的金属镀层，图4A显示上层电路板模块406的镀通孔911与下层电路板模块408的镀通孔912上下对准安置，镀通孔911，912的孔壁镀层内层为铜、表层为镍；镀通孔911，912的孔壁金属延伸至电路板表面的环状焊垫97的镀层更增加金与锡铅，环状焊垫97的镀层由内层到外层分别为铜-镍-金-锡铅。锡铅镀在金的表面是因为金可以降低熔融锡铅的表面张力而对于锡铅的湿润效果好，以当锡铅受热融解之际，熔融的锡铅可以充分散布于金的表面，锡铅凝固之后可以相对大面积地抓紧上下相邻的环状焊垫97。
图4B显示镀通孔延伸至电路板表面的环状焊垫97具有复合镀层，由底层到表层分别为铜-镍-金-锡铅。
图4C显示熔融再凝固的锡铅96良好散布于金的表面，稳固抓住上下相邻的环状焊垫，而使得上下堆栈的电路板模块406，408稳固结合。
实施例三
如图5A所示，本实施例和实施例二的差别是图5A的镀通孔孔壁仅有铜镀层，其余相同。镀通孔孔壁金属延伸至电路板表面的环状焊垫107与图4A同样具有铜-镍-金-锡铅镀层。图中显示上层电路板模块406的镀通孔1011与下层电路板模块408的镀通孔1012上下对准安置，镀通孔1011，1012孔内镀层仅有铜；镀通孔1011，1012的孔壁金属延伸至电路板表面的环状焊垫107的镀层更增加镍、金与锡铅。锡铅镀在金的表面是因为金可以降低熔融锡铅的表面张力而对于锡铅的湿润效果好，当锡铅受热融解之际，熔融的锡铅可以充分散布于金的表面，锡铅凝固之后可以相对地大面积抓紧上下相邻的环状焊垫107。
图5B显示镀通孔孔壁有金属铜，延伸至电路板表面的环状焊垫107具有复合镀层，由底层到表层分别为铜-镍-金-锡铅。
图5C显示熔融再凝固的锡铅106良好散布于金的表面，稳固抓住上下相邻的环状焊垫107，而使得上下堆栈的电路板模块406，408稳固结合。
实施例四
图6A显示一片底部凹槽的电路板模块1100，包含基材1101，基材1101具有金属焊垫1103于上表面，提供表面黏着组件1105的黏贴并且与表面黏着组件1105输出入接点(图中未表示)电性连接。第一组镀通孔1102安置在基材1101的左边，第二组镀通孔安置在基材1101的右边。基材1101表面具有电路1104，用以电性耦合中间的金属焊垫1103至两边的镀通孔1102。
图6B显示一个左脚LF安置在基材左边，一个右脚RF安置在基材右边。第一组镀通孔1102纵向穿过左脚LF，第二组镀通孔纵向穿过右脚RF。一个下方凹槽1106设置于左脚LF与右脚RF之间。下方凹槽1106的制作可以透过许多方法，机械研磨局部去除基材的材料形成下方凹槽1106是方法之一，此时下方凹槽1106内表面因为机械研磨的关系，导致凹槽内表面不具有电路。基材的上表面设置有金属焊垫1103提供表面黏着组件1105电性黏贴用。
实施例五
图7A显示如图6A所示具有下面凹槽的电路板模块的制作过程，图7A显示先准备一片电路板基材，基材1201的上表面具有金属1202下表面具有金属1203。依据习知的电路板制程制作完成左边镀通孔1102以及右边镀通孔(仅以左边一孔以及右边一孔作为范例说明)，左右两边镀通孔的中央表面，制作有金属焊垫1103。镀通孔上下方各制作有环状焊垫电性耦合于镀通孔孔壁金属。
图7C显示基材下方，以机械方式去除局部基材材料，形成下方凹槽1106。左边形成左脚LF，左脚LF包含有左边镀通孔1102；右边形成右脚RF，右脚RF包含有右边镀通孔。
第二优选实施例
如图8所示，本发明第二优选实施例提供的电路板模块与图1C(本发明第一优选实施例)的差别在于图1C的表面黏着组件108安置在凹槽内，这种设计是凹槽底部需要镀通孔贯穿连接凹槽底部与另外一面的电路；而图8的表面黏着组件1105则系安置在凹槽的另外一面，这种设计是凹槽底部不需要镀通孔贯穿连接两边电路。图8显示表面黏着组件1105安置于图7C所示的产品上方构成电路板模块。
如图9A-9B所示，使用本发明前述第二优选实施例提供的电路板模块构成的电路板模块堆栈中，图9A显示三片如图8所示的电路板模块的堆栈状态，上层电路板模块1200A、中层电路板模块1200B、与下层电路板模块1200C对位迭合，上下相邻的镀通孔1102A，1102B对准安置，上下相邻的镀通孔中间安置有一个金属核心表面披覆锡铅的连接组件1205。
图9B显示图9A经过受热再冷却之后，熔化再凝固的锡铅1204固着抓住镀通孔1102A，1102B的状态。金属核心卡在上下相邻的镀通孔中间，可以在锡铅熔融时，扮演定位功能，使得上下堆栈的模块可以准确对位而不会偏移、移动、或是倒塌。

Claims (9)

1.一种电路板模块，其特征是，包括基材、金属焊垫、左脚、右脚、底部凹槽、第一镀通孔和第二镀通孔，至少两个金属焊垫安置于基材上表面；左脚设置于基材左边；右脚设置于基材右边；底部凹槽设置于左脚与右脚之间；至少一个第一镀通孔纵向穿过左脚；至少一个第二镀通孔纵向穿过右脚。
2.一种电路板模块堆栈，其特征是，包括权利要求1所述的第一电路板模块和第二电路板模块；第二电路板模块设置于第一电路板模块下方；第一电路板模块的镀通孔与第二电路板模块的镀通孔对齐排列，形成上下相邻的镀通孔；金属核心设置于上下相邻的镀通孔之间，其直径略大于镀通孔的直径；熔融再硬化的焊锡将上下相邻的镀通孔相连接。
3.根据权利要求2所述的电路板模块堆栈，其特征是，进一步包括表面黏着组件，该表面黏着组安置于第一电路板模块和第二电路板模块中至少其中之一的上表面。
4.根据权利要求2所述的电路板模块堆栈，其特征是，金属核心为金属球。
5.根据权利要求4所述的电路板模块堆栈，其特征是，金属球的熔点高于焊锡的熔点。
6.根据权利要求4所述的电路板模块堆栈，其特征是，第一电路板模块的底部凹槽提供空间容纳电性耦合至第二电路板模块的表面黏着组件之安置而堆栈。
7.根据权利要求3所述的电路板模块堆栈，其特征是，金属球的材质为金、银或铜。
8.一种电路板模块的制作方法，其特征是，包括如下步骤：
选取基材；
制作第一镀通孔于基材的左边；
制作第二镀通孔于基材的右边；
移除基材下方中间材料，形成左脚以及右脚，并使第一镀通孔位于左脚内，第二镀通孔位于右脚内。
9.一种电路板模块堆栈的制作方法，其特征是，包括如下步骤：
制作权利要求1所述的第一电路板模块；
制作权利要求1所述的第二电路板模块；
将第二电路板模块设置于第一电路板模块下方；
将第一电路板模块的镀通孔与第二电路板模块的镀通孔对齐排列，形成上下相邻的镀通孔；
将披覆有锡铅的金属核心安置于上下相邻的镀通孔之间；
加热并冷却，使焊锡熔融再硬化，将上下相邻的镀通孔相连接。
CN2011102812005A 2011-07-28 2011-09-21 电路板模块及其堆栈和制作方法 Pending CN102905462A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/192,683 2011-07-28
US13/192,683 US20110278725A1 (en) 2007-01-31 2011-07-28 Stacking of transfer carriers with aperture arrays as interconnection joints

Publications (1)

Publication Number Publication Date
CN102905462A true CN102905462A (zh) 2013-01-30

Family

ID=47577436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102812005A Pending CN102905462A (zh) 2011-07-28 2011-09-21 电路板模块及其堆栈和制作方法

Country Status (2)

Country Link
CN (1) CN102905462A (zh)
TW (1) TW201306685A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
CN105436825A (zh) * 2015-11-26 2016-03-30 安徽华东光电技术研究所 一种led恒流源驱动电路模块的制作方法
CN108072469A (zh) * 2017-11-21 2018-05-25 麒盛科技股份有限公司 用于微动式传感器的电路板安装结构
CN110149762A (zh) * 2019-04-28 2019-08-20 华为技术有限公司 一种印刷电路板及其制作方法和电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551484B (zh) 2015-06-17 2016-10-01 啟碁科技股份有限公司 電子裝置及雷達裝置
CN106304825B (zh) * 2015-06-24 2019-01-22 启碁科技股份有限公司 电子装置及雷达装置
CN106332499A (zh) * 2015-06-26 2017-01-11 台达电子工业股份有限公司 一种用于芯片供电的组装结构、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005313A1 (en) * 1999-12-22 2001-06-28 Shigetsugu Muramatsu Unit interconnection substrate, interconnection substrate, mount structure of electronic parts, electronic device, method for mounting electronic parts, and method for manufacturing electronic device
CN1739731A (zh) * 2005-09-13 2006-03-01 张力 一种用于治疗妇科疾病的新制剂及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005313A1 (en) * 1999-12-22 2001-06-28 Shigetsugu Muramatsu Unit interconnection substrate, interconnection substrate, mount structure of electronic parts, electronic device, method for mounting electronic parts, and method for manufacturing electronic device
CN1739731A (zh) * 2005-09-13 2006-03-01 张力 一种用于治疗妇科疾病的新制剂及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
CN105436825A (zh) * 2015-11-26 2016-03-30 安徽华东光电技术研究所 一种led恒流源驱动电路模块的制作方法
CN108072469A (zh) * 2017-11-21 2018-05-25 麒盛科技股份有限公司 用于微动式传感器的电路板安装结构
CN110149762A (zh) * 2019-04-28 2019-08-20 华为技术有限公司 一种印刷电路板及其制作方法和电子设备

Also Published As

Publication number Publication date
TW201306685A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
CN102905462A (zh) 电路板模块及其堆栈和制作方法
CN106062903B (zh) 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法
CN100573862C (zh) 一种新型封装结构的半导体器件
JP2009158593A5 (zh)
EP2675254A1 (en) Surface mount interconnection system for modular circuit board and method
CN102646606A (zh) Ic卡模块的封装方法
CN103794515B (zh) 芯片封装基板和结构及其制作方法
JP6303597B2 (ja) 電子部品モジュールの製造方法
JP2016207893A (ja) プリント配線板およびその製造方法
US20090316329A1 (en) Chip component and method for producing the same and component built-in module and method for producing the same
CN102612261A (zh) 一种高导热金属基印刷电路板及其制备方法
CN101068005B (zh) 由多个金属层制成的半导体装置封装引线框架
CN105321973A (zh) 一种覆晶摄像头及其制作方法
CN105140255B (zh) 一种覆晶摄像头封装片及其制作方法
CN103871724B (zh) 功率电感及其制造方法
CN108493121B (zh) 一种解决双面电路晶元焊料短路的载板制作及封装方法
KR102165502B1 (ko) 전자부품 검사장치용 배선기판
JPS616849A (ja) パワー用半導体モジユールの製造方法
JP2019047127A (ja) 樹脂多層基板
US20170294258A1 (en) Built-in-coil substrate and method for manufacturing the same
CN101866889B (zh) 无基板芯片封装及其制造方法
CN110112126A (zh) 显示器件和显示模组及其制造方法
CN101626011B (zh) 具有无垫式导电迹线的封装用基板
US20160043019A1 (en) Composite Lead Frame Structure
CN201717256U (zh) 无源器件、无源器件埋入式电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130130