CN102881673A - 一种铜大马士革结构及其制造方法 - Google Patents

一种铜大马士革结构及其制造方法 Download PDF

Info

Publication number
CN102881673A
CN102881673A CN 201210366354 CN201210366354A CN102881673A CN 102881673 A CN102881673 A CN 102881673A CN 201210366354 CN201210366354 CN 201210366354 CN 201210366354 A CN201210366354 A CN 201210366354A CN 102881673 A CN102881673 A CN 102881673A
Authority
CN
China
Prior art keywords
metal
bronze medal
layer
metal interconnecting
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201210366354
Other languages
English (en)
Other versions
CN102881673B (zh
Inventor
黄仁东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201210366354.9A priority Critical patent/CN102881673B/zh
Publication of CN102881673A publication Critical patent/CN102881673A/zh
Application granted granted Critical
Publication of CN102881673B publication Critical patent/CN102881673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种铜大马士革结构及其制造方法。其方法包括在第二铜金属互连层上,沉积第一刻蚀阻挡层和金属隔离层;光刻和刻蚀金属隔离层;再沉积第二刻蚀阻挡层和第一铜金属互连层间的介质并平坦化;然后刻蚀第一铜金属互连层间的介质、第二刻蚀阻挡层和第一刻蚀阻挡层;在沟槽上填充铜金属,得到并平坦化第一铜金属互连层。综上所述,本发明的结构是采用上下铜金属互连层中具有图形化的金属互连线直接搭接,替代传统互连结构中通孔结构来实现上下层金属线的导通,不导通部分,通过嵌入在上下铜金属互连层中的金属隔离层实现隔离。因此,本发明可以彻底减少通孔导致的金属连线传递的时间延迟。

Description

一种铜大马士革结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域,尤其涉及一种铜大马士革结构及其制造方法。
背景技术
随着半导体集成电路制造工艺的不断进步,当半导体器件尺寸缩小至深亚微米时,金属互连中的电阻(R)和电容(C)易产生寄生效应,导致金属连线传递的时间延迟(RC time delay)。为克服金属互连中电阻(R)和电容(C)的寄生效应,常在超大规模集成电路集成工艺中,采用低阻值材料(铜)或低介电常数(low k dielectric)隔离物质。但铜易扩散进氧化硅和硅中,且铜的蚀刻较为困难。因此,现有技术采用双大马士革工艺,并填入铜实现铜互连,以减少时间延迟,提高半导体器件间信号的传播速度。
双大马士革技术是一个导线线槽和金属通孔同时进行金属填充的工艺技术。如图1所示,包含金属通孔层的铜大马士革结构是由第一铜金属互连层250中的第一金属互连线、第二铜金属互连层100中的第二金属互连线和金属通孔300组成。第一金属互连线和第二金属互连线需连通的部分是通过金属通孔相连,不需连通部分通过上下金属互连层间的介质进行隔离。
相比于导线线槽和金属通孔分开形成的铝制程的钨通孔工艺,双大马士革工艺减少了金属淀积和介质化学机械研磨过程,降低了晶圆成本,提高了晶圆生产率。
但是,随着半导体器件尺寸的进一步减小,无论是双大马士革工艺还是铝制程的钨通孔工艺,其金属通孔本身电阻以及金属通孔和金属导线的接触电阻已经成为影响半导体器件信号传输速度的重要因素。
公式一:
Figure 696590DEST_PATH_IMAGE001
            
公式二:
Figure 311242DEST_PATH_IMAGE002
       
公式一和公式二分别为金属通孔的通孔电阻和接触电阻
Figure 700952DEST_PATH_IMAGE004
。其中
Figure 501418DEST_PATH_IMAGE005
为金属通孔长,
Figure 411605DEST_PATH_IMAGE006
为金属通孔深度,
Figure 117262DEST_PATH_IMAGE007
为金属通孔宽度,
Figure 13674DEST_PATH_IMAGE008
为金属通孔本身电阻率,
Figure 75171DEST_PATH_IMAGE009
为金属通孔接触电阻率。其中,随着金属通孔特征尺寸的减小,金属通孔横截面积
Figure 890680DEST_PATH_IMAGE010
和接触面积
Figure 303207DEST_PATH_IMAGE011
随之减少,致使金属通孔电阻和接触电阻增大,从而增加了金属连线传递的时间延迟(RC time delay)。
因此,如何减少金属通孔导致金属连线传递的时间延迟,是目前业界急需解决的问题。
发明内容
本发明的主要目的为,针对上述问题,提出了一种铜大马士革结构及其制造方法,该方法通过金属互连线的直接接触进行线路导通,不需导通部分通过嵌入隔离层进行隔离。
为达成上述目的,本发明提供一种铜大马士革结构,其结构包括上下叠加设置的第一铜金属互连层和第二铜金属互连层;所述第一铜金属互连层具有图形化的第一金属互连线,以及第二铜金属互连层具有图形化的第二金属互连线;所述第一金属互连线和第二金属互连线通过直接接触进行线路导通,不导通部分通过嵌入在所述第一铜金属互连层和/或第二铜金属互连层中的金属隔离层进行隔离。
优选地,所述的金属隔离层采用低介电常数的材料构成。
优选地,所述的低介电常数材料的k值小于3.0。
优选地,所述的金属隔离层为类氧化物材料。
优选地,所述的金属隔离层厚度为所述第一铜金属互连层厚度的一半。
为达成上述目的,本发明还提供一种用于制造铜大马士革结构的方法,所述的方法包括如下步骤:
步骤S1:在第二铜金属互连层上自下而上依次沉积第一刻蚀阻挡层和金属隔离层;
步骤S2:光刻、刻蚀所述的金属隔离层;
步骤S3:在刻蚀后表面上沉积第二刻蚀阻挡层和第一铜金属互连层间的介质,并对所述第一铜金属互连层间的介质进行平坦化;
步骤S4:光刻、刻蚀所述第一铜金属互连层间的介质、第二刻蚀阻挡层和第一刻蚀阻挡层,得到所述第一铜金属互连层中第一金属互连线沟槽;
步骤S5:在所述第一金属互连线沟槽内填充铜金属,得到第一铜金属互连层。
优选地,所述的光刻和刻蚀金属隔离层、第一铜金属互连层间的介质、第二刻蚀阻挡层和第一刻蚀阻挡层是通过传统光刻和干法刻蚀。
优选地,所述的第二刻蚀阻挡层和第一铜金属互连层间的介质是通过化学气相沉积方法形成的。
优选地,所述的第一铜金属互连层间的介质的平坦化是通过化学机械抛光方法实现。
优选地,所述步骤S5中在第一金属互连线沟槽(242)内填充铜金属之前需沉积金属阻挡层。
优选地,所述金属阻挡层是通过物理气相方法形成的。
优选地,在所述步骤S5中的第一铜金属互连层是通过化学电镀方法形成的。
从上述技术方案可以看出,本发明的一种铜大马士革结构及其制造方法,其采用第一铜金属互连层中第一金属互连线和第二铜金属互连层中第二金属互连线直接接触实现线路导通并消除金属通孔带来的RC延迟;而在不需导通部分通过嵌入在第一铜金属互连层和/或第二铜金属互连层中的金属隔离层进行隔离。因此,本发明的结构和制造方法可以很好的减少信号传递的时间延迟。
附图说明
图1为现有技术中包括金属通孔层的铜大马士革结构立体示意图
图2为本发明铜大马士革结构的一具体实施例的立体示意图
图3为本发明铜大马士革制造方法的一个较佳实施例的流程示意图
图4~11为图2沿AA’方向剖切用以说明本发明的制作方法具体步骤时所形成结构的剖面示意图
具体实施方式
体现本发明特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化,其皆不脱离本发明的范围,且其中的说明及图示在本质上当作说明之用,而非用以限制本发明。
上述及其它技术特征和有益效果,将结合实施例及附图2-11对本发明的铜大马士革结构及其制造方法进行详细说明。
请参阅图2,图2为本发明实施例中铜大马士革结构立体图。如图2所示,该铜大马士革结构由第一铜金属互连层250和第二铜金属互连层100组成,并且,第一铜金属互连层250具有图形化的第一金属互连线,第二铜金属互连层100具有图形化的第二金属互连线。
第一金属互连线和第二金属互连线通过直接接触进行线路导通,不导通部分通过金属隔离层220嵌入在第一铜金属互连层250和/或第二铜金属互连层100中实现线路的隔离。
进一步地,在本发明的实施例中,为了满足工艺的需求,第一金属互连线和第二金属互连线相互隔离部分是由第一刻蚀阻挡层210、金属隔离层220、第二刻蚀阻挡层230和第一铜金属互连层间的介质240组成的。
值得注意的是,对于本领域的技术人员来说,可以很明了的理解该图仅仅作为示意说明,实际的金属连线部分与隔离部分可能与图示的比例不一致。
现结合附图3~11,通过一个具体实施例对本发明形成图2中所述的铜大马士革结构的制造方法进行逐步详细说明。需要说明的是,金属隔离层220可以嵌入在第一铜金属互连层250中,也可以嵌入在第二铜金属互连层100中,当然也可以一部分嵌入在第二铜金属互连层100中,另一部分嵌入在第一铜金属互连层250中。下面仅以金属隔离层220嵌入在第一铜金属互连层250中为例进行详细说明,其它两种结构的制造方法与其基本相同,可参照本实施例修改,在此不再赘述。
请参阅图3,图3为本发明铜大马士革结构制造方法的一个较佳实施例的流程示意图。在本实施例中,铜大马士革结构制造方法包括步骤S1~S5,步骤S1~S5分别通过附图4~11即图2沿AA’方向的剖切示意图,以说明本发明图3所述的制作方法具体步骤时所形成的剖面结构。
请参阅图3,如图3所示,在本发明的该实施例中,铜大马士革结构制造方法包括如下步骤: 
步骤S1:请参阅图4,在第二铜金属互连层100上,通过化学气相沉积方法沉积一层第一刻蚀阻挡层210,采用同种方法,在第一刻蚀阻挡层210上沉积一层金属隔离层220。
一般来说,金属隔离层220是由低介电常数的材料组成,在本发明的一些实施例中,该低介电常数材料的k值小于3.0;金属隔离层220也是一种类氧化物材料;金属隔离层220的厚度一般为第一铜金属互连层250厚度的一半。
步骤S2:请参阅图5,在金属隔离层220上定义和形成隔离层图案,所说隔离层图案是第一铜金属互连层250和第二铜金属互连层100中不需导通的地方保留该金属隔离层220。然后,通过传统的光刻和干法刻蚀方法刻蚀掉多余的金属隔离层220,刻蚀到第一刻蚀阻挡层210时停止刻蚀。在本实施例中,刻蚀金属隔离层220采用的是刻蚀速率选择比高的刻蚀气体进行刻蚀的。 
步骤S3:请参阅图6和图7,如图6所示,通过化学气相沉积方法在第一刻蚀阻挡层210和剩余金属隔离层220表面沉积第二刻蚀阻挡层230。在本实施例中,该第二刻蚀阻挡层230是一层氮化硅材料,且第二刻蚀阻挡层全部覆盖在第一刻蚀阻挡层210和剩余金属隔离层220之上。然后,通过化学气相沉积方法在第二刻蚀阻挡层230上沉积第一铜金属互连层间的介质240。
如图7所示,通过化学机械平坦化方法对第一铜金属互连层间的介质240进行平坦化,得到平坦化后的第一铜金属互连层间的介质表面241。
步骤S4:请参阅图8和图9,如图8所示,在第一铜金属互连层间的介质表面241上定义并形成第一铜金属互连层250中金属导线的图形,采用刻蚀速率选择比高的刻蚀气体对第一铜金属互连层间的介质240进行刻蚀,刻蚀到第二刻蚀阻挡层230时停止;其中,刻蚀采用传统的光刻和干法刻蚀方法。在本实施例中,刻蚀后第二刻蚀阻挡层230上还有部分第一铜金属互连层间的介质240剩余。
如图9所示,通过刻蚀速率选择比高的刻蚀气体对裸露在外的第二刻蚀阻挡层230和第一刻蚀阻挡层210依次进行刻蚀,并得到第一金属互连线沟槽242;其中,被第一铜金属互连层间的介质240覆盖的第二刻蚀阻挡层230或第一刻蚀阻挡层210以及被金属隔离层220覆盖的第一刻蚀阻挡层210存留下来。
步骤S5:请参阅图10,在第一铜金属互连层间的介质240表面和第一金属互连线沟槽242内上通过物理气相方法淀积一层金属阻挡层,并通过化学电镀方法实现金属铜的填充,然后通过化学机械平坦化方法,去除第一铜金属互连层间的介质240表面和第一金属互连线沟槽242上的多余铜和金属阻挡层,在这一过程中,有可能还会同时去除很小厚度的第一铜金属互连层间的介质240。 
最后,形成了如图11所示的第一铜金属互连层250中第一金属互连线和第二铜金属互连层100中第二金属互连线通过直接接触进行线路导通,不导通部分通过金属隔离层220嵌入在第一铜金属互连层250中,也可以嵌入在第二铜金属互连层100中,当然也可以一部分嵌入在第二铜金属互连层100中,另一部分嵌入在第一铜金属互连层250中进行隔离。其中,线路导通是通过第一金属互连线和第二金属互连线直接接触实现的,不导通部分是通过由第一刻蚀阻挡层210、金属隔离层220、第二刻蚀阻挡层230和第一铜金属互连层间的介质240组成的隔离部分实现线路隔离的。
综上所述,本发明在铜金属互连工艺中,采用第一铜金属互连层中第一金属互连线和第二铜金属互连层中第二金属互连线直接接触进行线路导通,不导通部分通过金属隔离层220嵌入在第一铜金属互连层250中,也可以嵌入在第二铜金属互连层100中,当然也可以一部分嵌入在第二铜金属互连层100中,另一部分嵌入在第一铜金属互连层250中进行隔离,从而可以实现线路导通并消除金属通孔带来的RC延迟。 
以上所述的仅为本发明的实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。

Claims (12)

1.一种铜大马士革结构,其包括上下叠加设置的第一铜金属互连层(250)和第二铜金属互连层(100);所述第一铜金属互连层(250)具有图形化的第一金属互连线,以及第二铜金属互连层(100)具有图形化的第二金属互连线;
其特征在于,所述第一金属互连线和第二金属互连线通过直接接触进行线路导通,不导通部分通过嵌入在所述第一铜金属互连层(250)和/或第二铜金属互连层(100)中的金属隔离层(220)进行隔离。
2.根据权利要求1所述的结构,其特征在于,所述金属隔离层(220)采用低介电常数的材料构成。
3.根据权利要求2所述的结构,其特征在于,所述低介电常数材料的k值小于3.0。
4.根据权利要求1所述的结构,其特征在于,所述金属隔离层(220)为类氧化物材料。
5.根据权利要求1所述的结构,其特征在于,所述金属隔离层(220)厚度为所述第一铜金属互连层(250)厚度的一半。
6.一种用于制造权利要求1所述的铜大马士革结构的方法,其特征在于,所述的方法包括如下步骤:
步骤S1:在第二铜金属互连层(100)上自下而上依次沉积第一刻蚀阻挡层(210)和金属隔离层(220);
步骤S2:光刻、刻蚀所述的金属隔离层(220);
步骤S3:在刻蚀后表面上沉积第二刻蚀阻挡层(230)和第一铜金属互连层间的介质(240),并对所述第一铜金属互连层间的介质(240)进行平坦化;
步骤S4:光刻、刻蚀所述第一铜金属互连层间的介质(240)、第二刻蚀阻挡层(230)和第一刻蚀阻挡层(210),得到所述第一铜金属互连层(250)中第一金属互连线沟槽(242);
步骤S5:在所述第一金属互连线沟槽(242)内填充铜金属,得到第一铜金属互连层(250)。
7.根据权利要求6所述的制造方法,其特征在于,所述光刻和刻蚀金属隔离层(220)、第一铜金属互连层间的介质(240)、第二刻蚀阻挡层(230)和第一刻蚀阻挡层(210)是通过传统光刻和干法刻蚀。
8.根据权利要求6所述的制造方法,其特征在于,所述第二刻蚀阻挡层(230)和第一铜金属互连层间的介质(240)是通过化学气相沉积方法形成的。
9.根据权利要求6所述的制造方法,其特征在于,所述第一铜金属互连层间的介质(240)的平坦化是通过化学机械抛光方法实现。
10.根据权利要求6所述的制造方法,其特征在于,所述步骤S5中在第一金属互连线沟槽(242)内填充铜金属之前需沉积金属阻挡层。
11.根据权利要求10所述的制造方法,其特征在于,所述金属阻挡层是通过物理气相方法形成的。
12.根据权利要求6所述的制造方法,其特征在于,所述步骤S5中第一铜金属互连层(250)是通过化学电镀方法形成的。
CN201210366354.9A 2012-09-27 2012-09-27 一种铜大马士革结构及其制造方法 Active CN102881673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210366354.9A CN102881673B (zh) 2012-09-27 2012-09-27 一种铜大马士革结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210366354.9A CN102881673B (zh) 2012-09-27 2012-09-27 一种铜大马士革结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102881673A true CN102881673A (zh) 2013-01-16
CN102881673B CN102881673B (zh) 2017-06-06

Family

ID=47482948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210366354.9A Active CN102881673B (zh) 2012-09-27 2012-09-27 一种铜大马士革结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102881673B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420105B (zh) * 2011-06-07 2013-09-11 上海华力微电子有限公司 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102437105B (zh) * 2011-11-28 2014-08-13 上海华力微电子有限公司 具有部分冗余通孔的集成电路制作方法及集成电路

Also Published As

Publication number Publication date
CN102881673B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
JP6743149B2 (ja) 導電性バリアのダイレクトハイブリッドボンディング
US8394701B2 (en) Dielectric spacers for metal interconnects and method to form the same
EP2194574B1 (en) Method for producing interconnect structures for integrated circuits
JP5089575B2 (ja) 相互接続構造体及びその製造方法
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
KR101433410B1 (ko) BEoL 상호접속 구조물에서의 보다 낮은 전체 유전율을 위한 프로세스 통합 방식
US9165883B2 (en) Interconnection structure for an integrated circuit
CN102870212B (zh) 具有自对准介电帽的互连结构的结构和制造方法
CN101188223B (zh) 互连结构及其形成方法
TWI463627B (zh) 導電疊層結構,電氣互連及形成電氣互連之方法
CN104425451A (zh) 具有衬底通孔结构的器件及其形成方法
US8431485B2 (en) Manufacturing method for a buried circuit structure
KR20100050478A (ko) 컨포멀한 절연층을 사용하는 상보적 금속 피처 형성 방법
TWI707401B (zh) 基本原則區域中完全對準介層窗
US8598677B2 (en) Semiconductor device including metal lines
CN102881673A (zh) 一种铜大马士革结构及其制造方法
CN102339790A (zh) 半导体器件制作方法
CN102361019A (zh) 一种半导体器件制作方法
US20090072402A1 (en) Semiconductor device and method of fabricating the same
CN102339793A (zh) 一种半导体器件制作方法
CN113517257B (zh) 半导体结构及其制备方法
WO2021031419A1 (zh) 第一晶圆及其形成方法、晶圆堆叠结构
TWI646650B (zh) 半導體裝置、導通孔結構及其形成方法
CN102420181A (zh) 一种半导体器件制作方法
CN114388474A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant