CN102881573A - 一种晶体管和半导体器件及其制作方法 - Google Patents
一种晶体管和半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN102881573A CN102881573A CN2011101925928A CN201110192592A CN102881573A CN 102881573 A CN102881573 A CN 102881573A CN 2011101925928 A CN2011101925928 A CN 2011101925928A CN 201110192592 A CN201110192592 A CN 201110192592A CN 102881573 A CN102881573 A CN 102881573A
- Authority
- CN
- China
- Prior art keywords
- source
- gate stack
- grid
- copper
- recessed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000010949 copper Substances 0.000 claims abstract description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000011049 filling Methods 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 83
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 28
- 229910021332 silicide Inorganic materials 0.000 claims description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 23
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 239000004568 cement Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000007924 injection Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 oxonium ion Chemical class 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Abstract
提供了一种晶体管和半导体器件及其制作方法。该制作晶体管的方法，包括下列步骤：在半导体衬底上确定有源区，在有源区上形成伪栅叠层、围绕所述伪栅叠层的主侧墙、围绕所述主侧墙的绝缘层，并且形成嵌于所述有源区内的源漏区；去除所述伪栅叠层中的伪栅极，形成由主侧墙包围的第一凹入部分；在所述第一凹入部分和贯穿所述绝缘层的源漏接触孔中同时填充铜而形成栅极和源漏接触。通过在“替代栅极”结构中对于栅极、源漏接触孔同时填充金属铜，减小了“替代栅极”工艺中栅极串联电阻和源漏接触孔电阻，同时提高了小尺寸情况下金属填充的效果，并有效地减小了工艺复杂度和难度。
Description
技术领域
本发明通常涉及半导体技术，更具体地涉及一种制作晶体管和半导体器件的方法。
背景技术
随着CMOS器件尺寸的不断减小，特别是进入32纳米以下技术代后，栅介质厚度也在相应的不断减小，从而造成栅极漏电迅速增加。在传统CMOS器件中使用的多晶硅栅结构会出现栅极耗尽层,使有效的栅极氧化层厚度增加，导致晶体管导通电流减少。另一方面，随着CMOS器件尺寸的不断减小，源漏接触孔的尺寸也在不断减小，源漏接触孔的高宽比不断增加造成常规源漏接触孔金属钨层的填充越来越困难，而且源漏接触孔电阻也随着尺寸缩小不断增加。
在现有技术中，本领域技术人员曾经设想过使用“替代栅极”（Gate Last）工艺来缓解上述存在的问题之一，例如高K金属栅结构通过“替代栅极”（Gate Last）工艺来实现。即。通过首先形成多晶硅伪栅极，在形成源漏区及其金属硅化物接触后，去除栅极结构中的多晶硅伪栅极，再淀积金属栅极材料。其中金属栅极一般由功函数金属层和填充金属层组成。但是同时存在的问题是随着栅极尺寸的减少，栅极填充金属在保证低电阻前提下的填充工艺难度也越来越大。
为此，在本领域中存在对于晶体管技术进行改进的迫切需要。
发明内容
有鉴于此，本发明提供一种晶体管和半导体器件及其制作方法，其能够解决或者至少缓解现有技术中存在的至少一部分缺陷。
根据本发明的第一个方面，提供了一种制作晶体管的方法，可以包括下列步骤：
在半导体衬底上确定有源区，在有源区上形成伪栅叠层、围绕所述伪栅叠层的主侧墙、围绕所述主侧墙的绝缘层，并且形成嵌于所述有源区内的源漏区；
去除所述伪栅叠层中的伪栅极，形成由主侧墙包围的第一凹入部分；
在所述第一凹入部分和贯穿所述绝缘层的源漏接触孔中同时填充铜而形成栅极和源漏接触。
在本发明的一个实施例中，其中在半导体衬底上确定有源区，在有源区上形成伪栅叠层、围绕所述伪栅叠层的主侧墙步骤之后，在形成围绕所述主侧墙的绝缘层步骤之前还包括下面的步骤：
在所述源漏区内形成金属硅化物。
在本发明的另一个实施例中，其中在所述第一凹入部分和贯穿所述绝缘层的源漏接触孔中同时填充铜而形成栅极和源漏接触的步骤可以包括下面的步骤：
在所述第一凹入部分的表面上淀积栅极功函数金属层，形成第二凹入部分。
在本发明的又一个实施例中，还可以包括下面的步骤：
在与所述源漏区对应的位置形成贯穿所述绝缘层的两个第三凹入部分。
在本发明的再一个实施例中，还可以包括下面的步骤：
在所述第二凹入部分和两个第三凹入部分的表面上淀积金属阻挡层，分别形成第四凹入部分和两个第五凹入部分。
在本发明的另一个实施例中，还可以包括下面的步骤：
在所述第四凹入部分和两个第五凹入部分的表面上淀积铜，使得所述铜同时填充所述第四凹入部分和两个第五凹入部分。
在本发明的又一个实施例中，还可以包括下面的步骤：
将填充的铜平坦化以露出绝缘层，而形成铜栅极和铜源漏接触。
在本发明的再一个实施例中，其中在有源区上形成伪栅叠层的步骤可以包括下面的步骤：
在有源区上形成栅介质层；
在所述栅介质层上形成伪栅极。
优选地，其中所述半导体衬底是硅衬底，所述金属硅化物是镍的硅化物。
优选地，其中去除所述伪栅极的步骤包括完全去除所述伪栅极。
根据本发明的第二个方面，提供了一种制作半导体器件的方法，包括上面所述的制作晶体管的方法步骤。
根据本发明的第三个方面，提供了一种晶体管，可以包括：
位于半导体衬底上的有源区，在有源区上的栅叠层、围绕所述栅叠层的主侧墙、围绕所述主侧墙的绝缘层，和嵌于所述有源区内的源漏区，和
所述栅叠层中的栅极和贯穿所述绝缘层的源漏接触都包括铜。
在本发明的一个实施例中，还可以包括在源漏区表面内的金属硅化物。
在本发明的另一个实施例中，其中所述栅叠层还可以包括位于有源区上的栅介质层和所述栅介质层上的栅极。
在本发明的又一个实施例中，其中所述栅叠层还可以包括位于所述栅介质层上的栅极功函数金属层。
在本发明的再一个实施例中，其中所述栅叠层还可以包括位于所述栅极功函数金属层上的金属阻挡层。
在本发明的另一个实施例中，其中所述栅叠层还可以包括位于所述金属阻挡层上的铜栅极。
在本发明的又一个实施例中，本发明的晶体管还可以包括位于所述源漏接触和所述金属硅化物之间的金属阻挡层。
在本发明的再一个实施例中，其中所述源漏接触可以包括填充在所述金属阻挡层表面上的铜。
优选地，其中所述半导体衬底是硅衬底，所述金属硅化物是镍的硅化物。
根据本发明的第四个方面，提供了一种半导体器件，包括上面所述的晶体管。
借助于本发明关于晶体管方面的新颖设计，利用低电阻率的铜金属材料以及其优越的电镀工艺，代替金属钨及其它栅极填充金属，同时作为栅极和源漏接触孔的填充金属材料，实现了在“替代栅极”（在本发明说明书的其他地方也称为“伪栅极”）结构中对于栅极、源漏接触孔同时填充金属铜，减小了“替代栅极”工艺中栅极串联电阻和源漏接触孔电阻，同时提高了小尺寸情况下金属填充的效果，还有效地减小了工艺复杂度和难度。
附图说明
通过对结合附图示出的实施例进行详细说明，本发明的上述以及其他特征将更加明显，其中：
图1示意性地示出了根据本发明一个实施例的制作晶体管方法的流程图。
图2至图8示意性地示出了根据本发明一个实施例制作晶体管时各中间结构的结构剖示图。
具体实施方式
首先需要指出的是，在本发明中提到的关于位置和方向的术语，诸如“上”、“下”等，是从附图的纸面正面观察时所指的方向。因此本发明中的“上”、“下”等关于位置和方向的术语仅仅表示附图所示情况下的相对位置关系，这只是出于说明的目的而给出的，并非意在限制本发明的范围。
下面，一并参考本发明的图1-8详细描述制作本发明晶体管的方法和得到的相应晶体管结构。图2至图8是以硅衬底作为实例示出，然而除了硅衬底之外，也可以使用锗（Ge）衬底、SOI（绝缘体上的硅）衬底等任何适当的半导体衬底。因此，本发明并不局限于示出的硅衬底的情形。
如图1和图2所示，在步骤S101中，在半导体衬底1上确定有源区，在有源区上形成伪栅叠层、围绕所述伪栅叠层的主侧墙20、围绕所述主侧墙20的绝缘层，并且形成嵌于所述有源区内的源漏区2。
在半导体衬底1上确定有源区之后，首先形成伪栅叠层。图2中示出的伪栅叠层可以包括形成于所述有源区上的栅介质层7和形成于栅介质层7上的伪栅极6。在本实施例中，所述栅介质层可以为氧化硅、氮化硅及其组合形成，在其他实施例中，也可以是高K介质（可采用化学气相淀积工艺形成），例如，HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，其厚度可以为2nm-10nm。所述伪栅极6可以采用本领域常用的各种材料制成。此外，在所述伪栅叠层中，也可以不包括所述栅介质层7。
接着，在形成伪栅叠层之后，形成围绕伪栅叠层的主侧墙20。可以选择氮化硅、氧化硅或者氮氧化硅等材料作为主侧墙20的材料。至于形成主侧墙20的沉积工艺和参数，本领域技术人员根据已经掌握的知识是不难实现的。
优选的，在半导体衬底1上确定有源区，在有源区上形成伪栅叠层、围绕伪栅叠层的主侧墙20步骤之后，在形成围绕所述主侧墙20的绝缘层步骤之前还包括下面的步骤：在所述源漏区2内形成金属硅化物3。在有源区上形成围绕栅叠层的主侧墙20之后，在紧靠主侧墙20周围的有源区上，或者优选的，为了沉积的便利，在整个主侧墙20和有源区的表面上沉积金属例如镍或者镍的合金例如NiPt，然后借助于退火工艺使得镍扩散进入有源区而与半导体衬底1中的硅反应，形成镍的硅化物，然后除去未反应的镍或者镍的合金，镍的硅化物可以实现随后形成的源漏接触与相应源漏区的低阻连接。当然，在本发明的可替换实施例中，源漏区2也可以在形成伪栅叠层之后在形成主侧墙20之前就借助于掺杂、注入等工艺形成源漏区2。在本发明的另一实施例中，也可以在随后形成的围绕所述主侧墙20的绝缘层之后通过掺杂、注入等工艺形成源漏区2。
然后，在有源区上形成围绕主侧墙20的绝缘层。在有源区内已经形成金属硅化物3例如镍的硅化物的实施例中，在镍的硅化物上形成围绕主侧墙20的绝缘层。在图2中示出的绝缘层包括两层绝缘层，即靠近有源区一侧并覆盖在主侧墙20上的第一绝缘层4和距离有源区相对较远并覆盖在第一绝缘层4上的第二绝缘层5。为了防止氧或者氧离子扩散到金属栅极中与金属栅极反应，第一绝缘层4优选为不含氧的材料，例如氮化硅。当然本领域技术人员也可以选择其他适当的不含氧的材料，例如碳化硅。在形成第一绝缘层4之后，沉积第二绝缘层5。优选地，第二绝缘层5也是两层绝缘层结构（图2中未示出），即，第二绝缘层5可以包括靠近第一绝缘层4一侧的氧化硅层和该氧化硅层上沉积的氮化硅层。优选的，在第一绝缘层4是氮化硅材料制成的情况下，第二绝缘层5中靠近第一绝缘层4一侧的氧化硅层和该氧化硅层上的氮化硅层有助于提高在第一绝缘层4和第二绝缘层5内刻蚀形成源漏接触孔的过程中所使用刻蚀剂的选择性。这是由于同一刻蚀剂往往对于氧化硅和氮化硅具有不同的刻蚀速率，从而有助于防止在刻蚀形成源漏接触孔的过程中刻蚀损伤主侧墙20甚至于损伤栅极材料。当然，在本发明的另一实施例中，也可以仅仅使用一层绝缘层，或使用第一绝缘层4或使用第二绝缘层5，这种情形在图2中未示出。
备选地，如在上面提到的，在形成绝缘层之后再通过掺杂、注入等工艺形成源漏区2的实施例中，使用第一绝缘层4和第二绝缘层5作为掩膜通过掺杂或者注入所需要的离子来形成源漏区2。至于掺杂或注入的离子类型、剂量和时间等工艺参数，本领域技术人员根据已经掌握的现有知识是不难确定的，在此不再赘述。
接着，如在步骤S102所示的，去除所述伪栅叠层中的伪栅极6，形成由主侧墙20包围的第一凹入部分8，如参考如3所示。由于在沉积绝缘层之后常常造成绝缘层的高度比伪栅叠层要高，因此需要借助于化学机械抛光等平坦化工艺去除一部分绝缘层以露出伪栅叠层中的伪栅极6。在本发明的说明书中，之所以将此时的栅极称为“伪栅极”，将此时的栅叠层称之为“伪栅叠层”，这是由于在随后的工艺步骤中需要将该栅叠层中的栅极去除，因此其作为栅极的存在只是暂时性的，并不是成品晶体管中真正意义上的栅极。图3是在图2所示基底上去除伪栅极6以后的剖面图。伪栅极6的去除可以在不损失栅介质层7的前提下，利用干法刻蚀选择性地去除伪栅极6，也可利用湿法腐蚀去除，从而露出栅介质层7的上表面9，形成第一凹入部分8。优选的是，完全去除所述伪栅极6。
接下来，进行到步骤S103，在所述第一凹入部分8和贯穿所述绝缘层的源漏接触孔中同时填充铜而形成栅极和源漏接触。可选地，步骤S103还可以包括下面的步骤：在所述第一凹入部分8的表面上淀积栅极功函数金属层10，形成第二凹入部分11。为了制作的便利，优选的，图4的剖面图中示出了在栅介质层的上表面、第一凹入部分的侧面、主侧墙20的表面、以及包括第一绝缘层4和第二绝缘层5的绝缘层的表面上同时淀积一层金属层作为栅极功函数金属层10。此栅极功函数金属层10为具有特定功函数的金属，从而使晶体管具有相应的性能。对于不同的器件，栅极功函数金属层10可以选择不同的金属，一般采用TiN，也可采用TaN、TaSiN、TiAlN等。栅极功函数金属层10的淀积可以采用原子层淀积（ALD）、物理化学气相淀积（PVD）或化学气相淀积（CVD）的方法。优选的是，淀积的栅极功函数金属层10在第一凹入部分8的底部即栅介质层7的上表面9上均匀分布。
可选地，步骤S103还可以包括下面的步骤：在与所述源漏区2对应的位置形成贯穿所述绝缘层的两个第三凹入部分13。对此可以参考图5a和5b，图5a示意性示出了在栅极功函数金属层10表面覆盖一层光致抗蚀剂膜12，通过光刻方法把源漏接触孔图案转移到光致抗蚀剂膜12上，然后通过刻蚀源漏接触孔（也称为第三凹入部分13）相应区域的栅极功函数金属层10和第二绝缘层5、第一绝缘层4得到图5a所示的贯穿栅极功函数金属层10、第二绝缘层5、第一绝缘层4的剖面。
源漏接触孔刻蚀后就露出了作为接触用的金属硅化物3。图5b为去除光致抗蚀剂膜12后的剖面图。图5b中形成了三个凹陷，即一个第二凹入部分11和两个源漏接触孔（第三凹入部分13）。本领域技术人员知晓的是，由于源漏接触孔相对于栅极基本上是对称分布的，因此源漏接触孔在称谓上可以互换。
可选地，步骤S103还可以包括下面的步骤：在所述第二凹入部分11和两个第三凹入部分13的表面上淀积金属阻挡层14，分别形成第四凹入部分16和两个第五凹入部分15。优选的，为了制作的便利，在图5b所示基底的整个表面上，包括栅极功函数金属层10、源漏接触孔13的整个内表面、主侧墙20和包括第一绝缘层4、第二绝缘层5的绝缘层表面、以及第二凹入部分11的整个内表面上同时淀积金属阻挡层14。图6就示出了在图5b所示基底的整个表面上淀积一层金属阻挡层14后的剖面图。但是同时淀积一层金属阻挡层14仅仅是一个实例，本发明并不局限于此。此金属阻挡层14可以防止随后填充的金属铜扩散进入器件区域，造成器件性能下降。同时此金属阻挡层14可以提高随后填充的金属与基底材料（被金属阻挡层14覆盖的材料）之间的粘附性，防止该随后填充的金属与基底材料脱离，并且还作为电镀方法填充铜的电流通路和结晶的籽晶层。优选的是，此金属阻挡层14为多层结构，一般采用Ta/TaN的结构，也可采用Ta/TaN/Ru或TaN/Cu等结构。此金属阻挡层14的淀积可以采用原子层淀积（ALD）、物理气相淀积（PVD）或化学气相淀积（CVD）等方法。本领域技术人员知晓的是，对于不同的金属，也可以采用不同的方法实现淀积。第二凹入部分11、源漏接触孔（第三凹入部分13）在淀积金属阻挡层14后形成空间更加狭小的第四凹入部分16、第五凹入部分15。
可选地，步骤S103还可以包括下面的步骤：在所述第四凹入部分16和两个第五凹入部分15的表面上淀积铜17，使得所述铜17同时填充所述第四凹入部分16和两个第五凹入部分15。图7为淀积填充材料铜后的剖面图。优选地，填充材料17填满图6中示出的第四凹入部分16和两个第五凹入部分15。
可选地，步骤S103还可以包括下面的步骤：将填充的铜17平坦化以露出绝缘层，而形成铜栅极19和铜源漏接触18。
图8为平坦化之后的剖面图。平坦化可以采用化学机械抛光的方法，将不需要的部分填充材料17铜、金属阻挡层14和栅极功函数金属层10去除，以露出绝缘层5的上表面，从而得到栅极和源漏接触孔采用同一金属铜填充的器件。
然后，可以继续进行所需的后续工艺以制作完整的晶体管。这些后续工艺对于本领域技术人员来讲是公知的，因此不再赘述。
本发明的第二方面还提供一种制作半导体器件的方法，包括上面所述的制作晶体管的方法步骤。
在详细介绍了本发明晶体管的制作方法后，根据本发明的第三方面，下面简要介绍本发明所提供的晶体管结构，该晶体管可以包括：
位于半导体衬底上的有源区，在有源区上的栅叠层、围绕所述栅叠层的主侧墙、围绕所述主侧墙的绝缘层，和嵌于所述有源区内的源漏区，
所述栅叠层中的栅极和贯穿所述绝缘层的源漏接触都包括铜。
备选地，所述晶体管还包括在源漏区2表面内的金属硅化物3。
备选地，所述栅叠层还包括位于有源区2上的栅介质层7和所述栅介质层7上的栅极。
备选地，其中所述栅叠层还包括位于所述栅介质层7上的栅极功函数金属层10。
备选地，其中所述栅叠层还包括位于所述栅极功函数金属层10上的金属阻挡层14。
备选地，其中所述栅叠层还包括位于所述金属阻挡层14上的铜栅极19。
备选地，本发明的晶体管还包括位于所述源漏接触和所述金属硅化物3之间的金属阻挡层10。
备选地，其中所述源漏接触包括填充在所述金属阻挡层10表面上的铜。
优选地，其中所述半导体衬底1是硅衬底，所述金属硅化物3是镍的硅化物。
在本发明的第四方面中，本发明还提供一种半导体器件，其包括上面所述的至少一个晶体管。
需要指出的是，本发明说明书的上述公开内容是以例如MOSFET晶体管的制作作为实例，本领域技术人员知晓的是，根据本发明的精神和原理，本发明的晶体管及其制作方法不限于MOSFET的情形，而是可以适用于双极晶体管、结型场效应晶体管等其他类型晶体管和其他半导体器件。因此，本发明的保护范围同样涵盖了半导体器件及其制作方法，其包括上述的晶体管及其制作方法步骤。
虽然已经参考目前考虑到的实施例描述了本发明，但是应该理解本发明不限于所公开的实施例。相反，本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同变型。以下权利要求的范围符合最广泛解释，以便包含所有这样的修改及等同变型。
Claims (21)
1. 一种制作晶体管的方法，包括下列步骤：
在半导体衬底上确定有源区，在有源区上形成伪栅叠层、围绕所述伪栅叠层的主侧墙、围绕所述主侧墙的绝缘层，并且形成嵌于所述有源区内的源漏区；
去除所述伪栅叠层中的伪栅极，形成由主侧墙包围的第一凹入部分；
在所述第一凹入部分和贯穿所述绝缘层的源漏接触孔中同时填充铜而形成栅极和源漏接触。
2. 根据权利要求1所述的方法，其中在半导体衬底上确定有源区，在有源区上形成伪栅叠层、围绕所述伪栅叠层的主侧墙步骤之后，在形成围绕所述主侧墙的绝缘层步骤之前还包括下面的步骤：
在所述源漏区内形成金属硅化物。
3. 根据权利要求1所述的方法，其中在所述第一凹入部分和贯穿所述绝缘层的源漏接触孔中同时填充铜而形成栅极和源漏接触的步骤包括下面的步骤：
在所述第一凹入部分的表面上淀积栅极功函数金属层，形成第二凹入部分。
4. 根据权利要求3所述的方法，还包括下面的步骤：
在与所述源漏区对应的位置形成贯穿所述绝缘层的两个第三凹入部分。
5. 根据权利要求4所述的方法，还包括下面的步骤：
在所述第二凹入部分和两个第三凹入部分的表面上淀积金属阻挡层，分别形成第四凹入部分和两个第五凹入部分。
6. 根据权利要求5所述的方法，还包括下面的步骤：
在所述第四凹入部分和两个第五凹入部分的表面上淀积铜，使得所述铜同时填充所述第四凹入部分和两个第五凹入部分。
7. 根据权利要求6所述的方法，还包括下面的步骤：
将填充的铜平坦化以露出绝缘层，而形成铜栅极和铜源漏接触。
8. 根据权利要求1所述的方法，其中在有源区上形成伪栅叠层的步骤包括下面的步骤：
在有源区上形成栅介质层；
在所述栅介质层上形成伪栅极。
9. 根据权利要求2所述的方法，其中所述半导体衬底是硅衬底，所述金属硅化物是镍的硅化物。
10. 根据权利要求1所述的方法，其中去除所述伪栅极的步骤包括完全去除所述伪栅极。
11. 一种制作半导体器件的方法，包括权利要求1-10中任一项所述的制作晶体管的方法步骤。
12. 一种晶体管，包括：
位于半导体衬底上的有源区，在有源区上的栅叠层、围绕所述栅叠层的主侧墙、围绕所述主侧墙的绝缘层，和嵌于所述有源区内的源漏区，其特征在于，
所述栅叠层中的栅极和贯穿所述绝缘层的源漏接触都包括铜。
13. 根据权利要求12所述的晶体管，还包括在源漏区表面内的金属硅化物。
14. 根据权利要求12所述的晶体管，其中所述栅叠层还包括位于有源区上的栅介质层和所述栅介质层上的栅极。
15. 根据权利要求14所述的晶体管，其中所述栅叠层还包括位于所述栅介质层上的栅极功函数金属层。
16. 根据权利要求15所述的晶体管，其中所述栅叠层还包括位于所述栅极功函数金属层上的金属阻挡层。
17. 根据权利要求16所述的晶体管，其中所述栅叠层还包括位于所述金属阻挡层上的铜栅极。
18. 根据权利要求13所述的晶体管，还包括位于所述源漏接触和所述金属硅化物之间的金属阻挡层。
19. 根据权利要求18所述的晶体管，其中所述源漏接触包括填充在所述金属阻挡层表面上的铜。
20. 根据权利要求13所述的晶体管，其中所述半导体衬底是硅衬底，所述金属硅化物是镍的硅化物。
21. 一种半导体器件，包括权利要求12-20中任一项所述的晶体管。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101925928A CN102881573A (zh) | 2011-07-11 | 2011-07-11 | 一种晶体管和半导体器件及其制作方法 |
| US13/509,998 US20130015510A1 (en) | 2011-07-11 | 2011-08-09 | Transistor, Semiconductor Device, and Method for Manufacturing the Same |
| PCT/CN2011/001315 WO2013006992A1 (zh) | 2011-07-11 | 2011-08-09 | 一种晶体管和半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101925928A CN102881573A (zh) | 2011-07-11 | 2011-07-11 | 一种晶体管和半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102881573A true CN102881573A (zh) | 2013-01-16 |
Family
ID=47482858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101925928A Pending CN102881573A (zh) | 2011-07-11 | 2011-07-11 | 一种晶体管和半导体器件及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130015510A1 (zh) |
| CN (1) | CN102881573A (zh) |
| WO (1) | WO2013006992A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867928A (zh) * | 2015-04-30 | 2015-08-26 | 上海集成电路研发中心有限公司 | 一种cmos器件中栅极金属和接触孔金属的制备方法 |
| CN113299599A (zh) * | 2021-04-07 | 2021-08-24 | 上海芯导电子科技股份有限公司 | 一种自对准的场效应晶体管及其制备方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8716077B2 (en) * | 2011-08-23 | 2014-05-06 | Globalfoundries Inc. | Replacement gate compatible eDRAM transistor with recessed channel |
| US10290614B2 (en) * | 2011-12-19 | 2019-05-14 | Intel Corporation | Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits |
| US20140264490A1 (en) * | 2013-03-18 | 2014-09-18 | International Business Machines Corporation | Replacement gate electrode with a self-aligned dielectric spacer |
| US9136131B2 (en) * | 2013-11-04 | 2015-09-15 | Globalfoundries Inc. | Common fill of gate and source and drain contacts |
| US10283605B2 (en) * | 2016-01-29 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd | Self-aligned metal gate etch back process and device |
| US10177241B2 (en) * | 2016-10-28 | 2019-01-08 | Globalfoundries Inc. | Methods of forming a gate contact for a transistor above the active region and an air gap adjacent the gate of the transistor |
| US10388770B1 (en) | 2018-03-19 | 2019-08-20 | Globalfoundries Inc. | Gate and source/drain contact structures positioned above an active region of a transistor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079206A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
| CN101789368A (zh) * | 2008-09-12 | 2010-07-28 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
| CN102024744A (zh) * | 2009-09-16 | 2011-04-20 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102074479A (zh) * | 2009-11-24 | 2011-05-25 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4851740B2 (ja) * | 2005-06-30 | 2012-01-11 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100698013B1 (ko) * | 2005-12-08 | 2007-03-23 | 한국전자통신연구원 | 쇼트키 장벽 관통 트랜지스터 및 그 제조 방법 |
| CN102117750B (zh) * | 2009-12-30 | 2012-08-29 | 中国科学院微电子研究所 | Mosfet结构及其制作方法 |
| US8551874B2 (en) * | 2010-05-08 | 2013-10-08 | International Business Machines Corporation | MOSFET gate and source/drain contact metallization |
-
2011
- 2011-07-11 CN CN2011101925928A patent/CN102881573A/zh active Pending
- 2011-08-09 WO PCT/CN2011/001315 patent/WO2013006992A1/zh active Application Filing
- 2011-08-09 US US13/509,998 patent/US20130015510A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079206A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
| CN101789368A (zh) * | 2008-09-12 | 2010-07-28 | 台湾积体电路制造股份有限公司 | 半导体元件及其制造方法 |
| CN102024744A (zh) * | 2009-09-16 | 2011-04-20 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102074479A (zh) * | 2009-11-24 | 2011-05-25 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867928A (zh) * | 2015-04-30 | 2015-08-26 | 上海集成电路研发中心有限公司 | 一种cmos器件中栅极金属和接触孔金属的制备方法 |
| CN104867928B (zh) * | 2015-04-30 | 2018-05-01 | 上海集成电路研发中心有限公司 | 一种cmos器件中栅极金属和接触孔金属的制备方法 |
| CN113299599A (zh) * | 2021-04-07 | 2021-08-24 | 上海芯导电子科技股份有限公司 | 一种自对准的场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130015510A1 (en) | 2013-01-17 |
| WO2013006992A1 (zh) | 2013-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102881573A (zh) | 一种晶体管和半导体器件及其制作方法 | |
| US11450661B2 (en) | Forming STI regions to separate semiconductor Fins | |
| US9548305B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN105633083B (zh) | 具有可控端到端临界尺寸的鳍式场效应晶体管(FinFET)器件及其形成方法 | |
| US9461128B2 (en) | Method for creating self-aligned transistor contacts | |
| US8759208B2 (en) | Method for manufacturing contact holes in CMOS device using gate-last process | |
| TWI495018B (zh) | 藉由晚期鰭部蝕刻以在圖案化的淺溝槽隔離區域上形成鰭部電晶體 | |
| CN103311247B (zh) | 半导体器件及其制造方法 | |
| US10157783B2 (en) | Semiconductor devices, FinFET devices and methods of forming the same | |
| CN104867967B (zh) | 半导体器件及其制造方法 | |
| US10262894B2 (en) | FinFET device and method for forming the same | |
| TW201727898A (zh) | 半導體元件 | |
| US10056367B2 (en) | Gate stack integrated metal resistors | |
| CN105575885A (zh) | 半导体元件及其制作方法 | |
| CN104701150A (zh) | 晶体管的形成方法 | |
| JP2013239706A (ja) | 置換金属ゲートトランジスタおよびその製造方法 | |
| CN106611711A (zh) | 半导体器件的形成方法 | |
| TW201725614A (zh) | 鰭式場效電晶體元件的接觸結構 | |
| US9748349B2 (en) | Semiconductor device | |
| CN103165447B (zh) | 鳍式场效应晶体管及其制作方法 | |
| TWI612666B (zh) | 一種製作鰭狀場效電晶體的方法 | |
| US9653364B1 (en) | FinFET device and method of forming the same | |
| US20170047422A1 (en) | Semiconductor device and a fabrication method thereof | |
| CN108695233B (zh) | 半导体器件及其制造方法 | |
| US20160049370A1 (en) | Methods of forming mis contact structures for semiconductor devices by selective deposition of insulating material and the resulting devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130116 |
|
| RJ01 | Rejection of invention patent application after publication |