CN102869085B - 基站时钟同步系统和方法 - Google Patents

基站时钟同步系统和方法 Download PDF

Info

Publication number
CN102869085B
CN102869085B CN201210337717.6A CN201210337717A CN102869085B CN 102869085 B CN102869085 B CN 102869085B CN 201210337717 A CN201210337717 A CN 201210337717A CN 102869085 B CN102869085 B CN 102869085B
Authority
CN
China
Prior art keywords
base station
clock
reference signal
clock reference
main control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210337717.6A
Other languages
English (en)
Other versions
CN102869085A (zh
Inventor
马强
韩志聪
徐黎
肖鲜贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN201210337717.6A priority Critical patent/CN102869085B/zh
Publication of CN102869085A publication Critical patent/CN102869085A/zh
Priority to EP13836537.4A priority patent/EP2884807B1/en
Priority to US14/426,758 priority patent/US9549383B2/en
Priority to PCT/CN2013/080554 priority patent/WO2014040453A1/zh
Application granted granted Critical
Publication of CN102869085B publication Critical patent/CN102869085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H04W88/10—Access point devices adapted for operation in multiple networks, e.g. multi-mode access points

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本申请提供了一种基站时钟同步系统和基站时钟同步方法，其中，基站时钟同步系统中，一个基站主控板上的GPS接收机与GPS天馈相连；与GPS天馈相连的GPS接收机与本主控板上的PLL和其它主控板上的PLL相连；主控板之间通过裁决线相连；与GPS天馈相连的GPS接收机用于向本主控板上的PLL和其它主控板上的PLL发送时钟信号，经各主控板上的PLL和OCXO处理后形成各基站相应的时钟基准信号；裁决线用于向每个基站提供其它基站使用各自时钟基准信号的状态，每个基站根据其它基站使用各自时钟基准信号的状态确定是否输出本基站的时钟基准信号。通过本申请，达到了低成本地实现同一机框内多制式基站系统的时钟同步。

Description

基站时钟同步系统和方法
技术领域
本申请涉及通信技术领域，特别是涉及一种多基站共硬件平台时的基站时钟同步系统和基站时钟同步方法。
背景技术
在无线接入网领域，设备厂商通常会在一个硬件平台上开发多种制式的接入设备，如WCDMA，TD－SCDMA，CDMA，LTE-TDD，LTE-FDD等制式的基站，为了节约成本，时钟板卡通常会与主控板卡以及传输板卡设计为同一板卡。随着多制式融合场景越来越多的出现，如TD－SCDMA与LTE-TDD的演进型融合，LTE-TDD与LTE-FDD的制式性融合，都会带来硬件平台的维护与业务隔离条件下的融合，也就是这个设备会同时出现在两个无线运维网中。
由于时钟同步信号的特殊性，决定了一个机框内任何时间只能有一个时钟提供源，也即，同一个机框内的多个基站系统，通常为两个基站系统只能使用一个时钟。现有的方案通常会选择以下两种方式实现同一机框内两个基站系统的时钟源问题。第一种方式如图1所示，重新设计平台板卡布局，分离时钟板卡，改为时钟板+主控板+基带板的模式；第二种方式如图2所示，选用某一块基站的主控板作为时钟输出板，牺牲平台的独立性，双制式基站系统形成耦合。
对于上述现有的第一种方式，需要重定义平台板卡功能分布，开发新板卡，对现有的商用设备冲击大，改变原有平台演思路，实现成本高；对于现有的第二种方式，具有时钟输出能力的主控板，不用作时钟输出浪费了设备能力，并且制式A无法独立于制式B工作，耦合性过大，特别是当制式B升级时，会造成制式A退服，这在运营商看来是不可接受的。
可见，上述的两种现有方式，虽然在一定程度上解决了同一机框内多基站系统的时钟同步问题，但存在着实现成本高、功能损失或浪费等问题，不能简单、有效、低成本地实现同一机框内多制式基站系统的时钟同步。
发明内容
本申请提供了一种多基站共硬件平台时的基站时钟同步系统和基站时钟同步方法，以解决现有技术不能简单、有效、低成本地实现同一机框内多制式基站系统的时钟同步的问题。
为了解决上述问题，本申请公开了一种基站时钟同步系统，包括同一机框内的多个基站，每个基站包括主控板，每个基站的主控板上均设置有全球定位系统GPS接收机、锁向单元PLL和恒温晶体振荡器OCXO；所述多个基站中的一个基站的主控板上的GPS接收机与GPS天馈相连；与所述GPS天馈相连的GPS接收机与本主控板上的PLL和其它基站的主控板上的PLL相连；每个基站的主控板之间通过裁决线相连；其中，与所述GPS天馈相连的所述GPS接收机用于向本主控板上的PLL和其它基站的主控板上的PLL发送时钟信号，经各主控板上的PLL和OCXO处理后形成各基站相应的时钟基准信号；所述裁决线用于向每个基站提供其它基站使用各自时钟基准信号的状态，每个基站根据所述其它基站使用各自时钟基准信号的状态确定是否输出本基站的时钟基准信号。
优选地，除与所述GPS天馈相连的所述GPS接收机外，其它基站的主控板上的GPS接收机也与本主控板上的PLL及除本基站外的其它基站的主控板上的PLL相连。
优选地，所述多个基站包括第一基站和第二基站；所述第一基站和所述第二基站的主控板之间通过第一裁决线和第二裁决线相连，所述第一裁决线用于向所述第一基站提供所述第二基站使用第二基站的时钟基准信号的状态，所述第二裁决线用于向所述第二基站提供所述第一基站使用第一基站的时钟基准信号的状态。
优选地，所述第一裁决线和所述第二裁决线均包括板在位信号线、时钟锁定信号线和时钟在用信号线；所述第一基站和所述第二基站使用各自时钟基准信号的状态均包括板在位状态、时钟锁定状态和时钟在用状态，其中，所述板在位状态用于指示本基站的主控板是否在位，所述时钟锁定状态用于指示本基站是否对本基站的时钟基准信号进行了锁定，所述时钟在用状态用于指示本基站的时钟基准信号是否正在被所有基站使用。
优选地，所述第一/第二基站在根据所述第二/第一基站使用各自时钟基准信号的状态确定是否输出本基站的时钟基准信号时，若所述第一/第二基站根据所述第二/第一基站使用时钟基准信号的状态确定所述第二/第一基站的主控板不在位、且其时钟基准信号未正在被所有基站使用，则向所述第二/第一基站输出时钟在用信号和时钟锁定信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号；若所述第一/第二基站根据所述第二/第一基站使用时钟基准信号的状态确定所述第二/第一基站的主控板在位、且其时钟基准信号未正在被所有基站使用，则向所述第二/第一基站输出时钟锁定信号，并在确定所述第二/第一基站的时钟基准信号未进行锁定后，向所述第二/第一基站输出时钟在用信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号；若所述第一/第二基站根据所述第二/第一基站使用时钟基准信号的状态确定所述第二/第一基站的主控板在位、且其时钟基准信号未正在被所有基站使用，则向所述第二/第一基站输出时钟锁定信号，在确定了所述第二/第一基站的时钟基准信号进行了锁定后，再次判断所述第二/第一基站的时钟基准信号是否正在被所有基站使用，若否，则向所述第二/第一基站输出时钟在用信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号。
优选地，若输出时钟基准信号的所述第一/第二基站故障，则所述第二/第一基站判断本基站的时钟基准信号是否进行了锁定；若是，则所述第二/第一基站输出时钟在用信号，并输出本基站的时钟基准信号；若否，则所述第二/第一基站判断本基站的时钟基准信号是否可用，若可用，则输出时钟在用信号，并输出本基站的时钟基准信号。
优选地，所述多个基站中的每个基站的主控板上的GPS接收机均与GPS天馈相连。
为了解决上述问题，本申请还公开了一种基站时钟同步方法，包括：第一基站通过与主控板上的GPS接收机相连的第一GPS天馈接收外部时钟信号，并发送至所述第一基站的主控板的PLL和第二基站的主控板的PLL，分别经所述第一和第二基站主控板上的PLL和OCXO处理后形成第一和第二时钟基准信号，其中，所述第一基站的主控板上的GPS接收机与本主控板上的PLL和所述第二基站主控板上的PLL相连；所述第一基站通过与所述第二基站相连的第一裁决线获取所述第二基站使用所述第二时钟基准信号的状态，根据所述状态确定输出所述第一时钟基准信号或者所述第二时钟基准信号。
优选地，所述第二基站的主控板上的GPS接收机与本主控板上的PLL和所述第一基站主控板上的PLL相连；所述第二基站的主控板上的GPS接收机与第二GPS天馈相连。
优选地，所述第一基站通过与所述第二基站相连的第一裁决线获取所述第二基站使用所述第二时钟基准信号的状态的步骤包括：所述第一基站通过与所述第二基站相连的板在位信号线、时钟锁定信号线和时钟在用信号线，获取所述第二基站使用所述第二时钟基准信号的状态，其中，所述状态包括：板在位状态、时钟锁定状态和时钟在用状态，所述板在位状态用于指示本基站的主控板是否在位，所述时钟锁定状态用于指示本基站是否对本基站的时钟基准信号进行了锁定，所述时钟在用状态用于指示本基站的时钟基准信号是否正在被所有基站使用。
优选地，所述基站时钟同步方法还包括：所述第二基站通过与所述第一基站相连的第二裁决线，获取所述第一基站使用所述第一时钟基准信号的状态，其中，所述第二裁决线包括板在位信号线、时钟锁定信号线和时钟在用信号线。
优选地，所述第一基站根据所述状态确定输出所述第一时钟基准信号或者所述第二时钟基准信号的步骤包括：若所述第一基站根据所述第二基站使用第二时钟基准信号的状态确定所述第二基站的主控板不在位、且第二时钟基准信号未正在被所有基站使用，则向所述第二基站输出时钟在用信号和时钟锁定信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号；若所述第一基站根据所述第二基站使用第二时钟基准信号的状态确定所述第二基站的主控板在位、且第二时钟基准信号未正在被所有基站使用，则向所述第二基站输出时钟锁定信号，并在确定所述第二时钟基准信号未进行锁定后，向所述第二基站输出时钟在用信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号；若所述第一基站根据所述第二基站使用第二时钟基准信号的状态确定所述第二基站的主控板在位、且第二时钟基准信号未正在被所有基站使用，则向所述第二基站输出时钟锁定信号，在确定了所述第二时钟基准信号进行了锁定后，再次判断所述第二时钟基准信号是否正在被所有基站使用，若否，则向所述第二基站输出时钟在用信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号。
与现有技术相比，本申请具有以下优点：
本申请在同一机框内存在多个基站（如不同制式的两个基站）的情况下，将一个基站的主控板上的GPS接收机与GPS天馈相连，进而该GPS接收机与与本主控板上的PLL和其它基站的主控板上的PLL相连，从而实现了GPS接收机信号的输入共享；并且，每个基站的主控板之间通过裁决线相连，每个基站根据裁决线提供的其它基站使用各自时钟基准信号的状态，确定是否输出本基站的时钟基准信号，实现了使用硬件连线裁决时钟输出。可见，本申请的基站时钟同步系统对现有基站主控板改造少，保留了现有的平台演进思路，无需开发新的板卡，实现成本低，能够有效解决现有技术不能简单、有效、低成本地实现同一机框内多制式基站系统的时钟同步的问题。并且，各主控板在前端信号实现共享，使得备份时钟增多，提高了系统可靠性；两个系统解耦合，在运维、业务上完全独立，不会相互影响。
附图说明
图1是现有技术中使用第一种方式实现同一机框内两个基站系统的时钟源的示意图；
图2是现有技术中使用第二种方式实现同一机框内两个基站系统的时钟源的示意图；
图3是根据本申请实施例一的一种基站时钟同步系统的结构示意图；
图4是根据本申请实施例二的一种基站时钟同步系统的结构示意图；
图5是图4所示实施例中单个主控板的时钟同步信息处理结构示意图；
图6是图4所示实施例中GPS时钟信号共享处理结构示意图；
图7是根据本申请实施例三的一种基站时钟同步方法的步骤流程图；
图8是根据本申请实施例四的一种基站时钟同步方法的步骤流程图；
图9是根据本申请实施例五的一种基站时钟倒换的步骤流程图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
实施例一
参照图3，示出了根据本申请实施例一的一种基站时钟同步系统的结构示意图。
本实施例的基站时钟同步系统包括同一机框内的多个基站（如不同制式的两个基站），每个基站包括主控板，每个基站的主控板上均设置有GPS（Global Positioning System，全球定位系统）接收机102、PLL（Phase-LockedLoop，锁向单元）104和OCXO（Oven Controlled Crystal Oscillator，恒温晶体振荡器）106。
其中，多个基站中的至少一个基站，本实施例中设定为一个基站的主控板上的GPS接收机102与外部的GPS天馈108相连。与GPS天馈108相连的GPS接收机102与本主控板上的PLL和其它基站的主控板上的PLL相连。每个基站的主控板之间通过裁决线110相连。
其中，与GPS天馈108相连的GPS接收机102用于向本主控板上的PLL和其它基站的主控板上的PLL发送时钟信号，经各主控板上的PLL和OCXO处理后形成各基站相应的时钟基准信号。其中，各主控板上的PLL和OCXO对GPS接收机发送的时钟信号的处理可以参考现有流程，如GPS接收机将收到的时钟信号送到PLL，通过PLL模块调节OCXO输出时钟信号的频率，最终使得OCXO输出的时钟信号准确跟踪GPS的秒信号，生成相应的时钟基准信号。
裁决线110用于向每个基站提供其它基站使用各自时钟基准信号的状态，每个基站根据其它基站使用各自时钟基准信号的状态确定是否输出本基站的时钟基准信号。
通过本实施例，在同一机框内存在多个基站的情况下，将一个基站的主控板上的GPS接收机与GPS天馈相连，进而该GPS接收机与与本主控板上的PLL和其它基站的主控板上的PLL相连，从而实现了GPS接收机信号的输入共享；并且，每个基站的主控板之间通过裁决线相连，每个基站根据裁决线提供的其它基站使用各自时钟基准信号的状态，确定是否输出本基站的时钟基准信号，实现了使用硬件连线裁决时钟输出。可见，本实施例的基站时钟同步系统对现有基站主控板改造少，保留了现有的平台演进思路，无需开发新的板卡，实现成本低，能够有效解决现有技术不能简单、有效、低成本地实现同一机框内多制式基站系统的时钟同步的问题。并且，各主控板在前端信号实现共享，使得备份时钟增多，提高了系统可靠性；两个系统解耦合，在运维、业务上完全独立，不会相互影响。
实施例二
参照图4，示出了根据本申请实施例二的一种基站时钟同步系统的结构示意图。
为了对本实施例的基站时钟同步系统进行更清楚的说明，下面首先对单个主控板的时钟同步信息处理结构进行说明。
如图5所示，硬件平台上单个主控板的时钟同步信号处理有以下几个功能单元，依次为GPS天馈，GPS接收机，PLL和OCXO。这些功能单元构成系统的时钟同步功能，设计在主控板上。由GPS天馈接收GPS时钟信号并发送给GPS接收机；GPS接收机接收到该GPS时钟信号后，获取其中的秒信号，然后发送给PLL；通过PLL模块调节OCXO输出时钟信号的频率，最终使得OCXO输出的时钟信号准确跟踪GPS的秒信号，处理后生成时钟基准信号进行输出。
本实施例中，基站时钟同步系统中的多基站为不同制式的两个基站，即第一基站和第二基站，每个基站具有一个主控板，即，第一基站的主控板A和第二基站的主控板B，每个主控板上均设置有GPS接收机、PLL和OCXO。
本实施例的基站时钟同步系统对时钟同步信息的处理结构，也即不同制式的两个基站的双主控板的时钟同步信息处理结构如图4所示，主控板B的GPS接收机212一端与GPS天馈200连接，另一端使用两条硬件连接线分别连接主控板B的PLL214和主控板A的PLL204；主控板B的PLL214与主控板B上的OCXO216连接，主控板A的PLL204与主控板A上的OCXO206连接；然后，主控板B的OCXO216和主控板A的OCXO206均与两个基站，即第一基站和第二基站的基带板相连。主控板A和主控板B之间连接有裁决线300。
主控板B的GPS接收机212从GPS天馈200接收到时钟信号后，通过两条硬件连接线分别发送给主控板B的PLL214和主控板A的PLL204。在主控板B上，GPS接收机212发送的时钟信号经PLL214和OCXO216处理后，生成第二时钟基准信号；而在主控板A上，GPS接收机212发送的时钟信号经PLL204和OCXO206处理后，生成第一时钟基准信号。
第一时钟基准信号和第二时钟基准信号生成后，第一基站和第二基站通过裁决线300获取对方使用各自时钟基准信号的状态，即第一基站通过裁决线获取第二基站使用第二时钟基准信号的状态，第二基站通过裁决线获取第一基站使用第一时钟基准信号的状态；然后，第一基站和第二基站分别根据对方基站使用时钟基准信号的状态确定是否输出本基站的时钟基准信号，以作为机框内所有基站的时钟基准信号。
优选地，裁决线可以为双向裁决线，即包括第一裁决线和第二裁决线，其中，第一裁决线用于向第一基站提供第二基站使用第二基站的时钟基准信号的状态，第二裁决线用于向第二基站提供第一基站使用第一基站的时钟基准信号的状态。使用双向裁决线使得线路设计和状态信息的获取更为简单和清楚。但不限于此，在实际应用中，本领域技术人员可以根据实际需求设置裁决线，如仅在两个主控板间仅设置一条裁决线，双向提供信息等。
更优选地，裁决线包括三根信号线，分别为板在位信号线、时钟锁定信号线和时钟在用信号线。相应地，三根信号线向对方基站提供本方基站使用各自时钟基准信号的状态，即板在位状态、时钟锁定状态和时钟在用状态，其中，板在位状态用于指示本基站的主控板是否在位，时钟锁定状态用于指示本基站是否对本基站的时钟基准信号进行了锁定，时钟在用状态用于指示本基站的时钟基准信号是否正在被同一机框内的所有基站使用。通过上述三根信号线和三种使用时钟基准信号的状态，可以使基站直接快速地获取其他基站的时钟信息，提高时钟基准信号判决和输出的速度。
优选地，主控板之间的GPS接收机和PLL相互交叉连接。具体到本实施例，除与GPS天馈200相连的第二基站的主控板B上的GPS接收机212外，其它基站即第一基站的主控板A上的GPS接收机202也与本主控板（即主控板A）上的PLL204及除本基站（即第一基站）外的其它基站（即第二基站）的主控板B上的PLL214相连。也即，主控板间使用4条硬件连线相互交叉连接GPS接收机与PLL。
优选地，多个基站中的每个基站的主控板上的GPS接收机均与GPS天馈相连。具体到本实施例，如图6所示，为本实施例的GPS时钟信号共享处理结构示意图。图6中，第一基站的主控板A中的GPS接收机也与另一GPS天馈400相连，形成双主控板时钟同步互为热备份的形式，有效提高了设备的可靠性，无论哪个主控板出现故障，如被拔或不可用，时钟可立即进行切换，有效保证了时钟的连续性和稳定性。
基于上述结构，在进行时钟输出时，以第一基站为例，若第一基站根据第二基站使用时钟基准信号的状态确定第二基站的主控板不在位、且其时钟基准信号未正在被所有基站使用，则向第二基站输出时钟在用信号和时钟锁定信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号；若第一基站根据第二基站使用时钟基准信号的状态确定第二基站的主控板在位、且其时钟基准信号未正在被所有基站使用，则向第二基站输出时钟锁定信号，并在确定第二基站的时钟基准信号未进行锁定后，向第二基站输出时钟在用信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号；若第一基站根据第二一基站使用时钟基准信号的状态确定第二基站的主控板在位、且其时钟基准信号未正在被所有基站使用，则向第二基站输出时钟锁定信号，在确定了第二基站的时钟基准信号进行了锁定后，再次判断第二基站的时钟基准信号是否正在被所有基站使用，若否，则向第二基站输出时钟在用信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号。当以第二基站为例时，则上述过程中的第一基站调整为第二基站，第二基站调整为第一基站。
仍以第一基站为例，若输出时钟基准信号的第一基站故障，则第二基站判断本基站的时钟基准信号是否进行了锁定；若是，则第二基站输出时钟在用信号，并输出本基站的时钟基准信号；若否，则第二基站判断本基站的时钟基准信号是否可用，若可用，则输出时钟在用信号，并输出本基站的时钟基准信号；若不可用，则关闭本基站的时钟输出。当以第二基站为例时，则上述过程中的第一基站调整为第二基站，第二基站调整为第一基站。
本实施例中，当两个主控板在同一系统中时，只能有一个主控板进行时钟输出，从而构成时钟输出的竞争关系，需要做出裁决。本实施例采用硬件裁决，通过裁决线，根据基站使用时钟基准信号的状态随机抢占时钟输出权，没有抢占到的基站关闭时钟输出。另外，由于主控板上各自带有一个GPS接收机，本实施例发掘GPS接收机的应用潜力，去除对GPS天馈连接的工程限制，采用GPS接收机输出信号共享的方案，将GPS接收机输出信号分别送到两个主控板的锁向单元即PLL，因此，只需一个GPS天馈即可实现多基站GPS时钟信号的共享。两个主控板间使用4条硬件连线相互交叉连接GPS接收机与PLL；GPS接收机向本主控板的PLL，和另一主控板的PLL发送TOD（Time Of Data，实时时间常数）和PP1S（Pulse Per 1 Second，每秒一个脉冲）硬件信号；采用单路GPS天馈连接任一板卡以去除对GPS天馈连接的工程限制，或是两路GPS天馈同时输入到两个主控板实现时钟同步备份；机框中的基站会选择任一可用的时钟锁定，并为基带板卡提供时钟输出。
通过本实施例，同一机框中的多个基站仅需使用一个GPS天馈并且不需要使用功分器即可满足多个基站时钟的输出和多个主控板时钟切换后的正常输出，同时解决了双模站GPS天馈连接对工程的要求，大大减少了GPS天馈使用数量和成本。
需要说明的是，本实施例以两个基站为例，但本领域技术人员应当明了，同一机框中存在更多基站的情形也可参照本实施例进行时钟同步。
实施例三
参照图7，示出了根据本申请实施例三的一种基站时钟同步方法的步骤流程图。
本实施例的基站时钟同步方法包括以下步骤：
步骤S302：第一基站通过与主控板上的GPS接收机相连的第一GPS天馈接收外部时钟信号，并发送至第一基站的主控板的PLL和第二基站的主控板的PLL，分别经第一和第二基站主控板上的PLL和OCXO处理后形成第一和第二时钟基准信号。
其中，第一基站的主控板上的GPS接收机与本主控板上的PLL和第二基站主控板上的PLL相连。
第一基站和第二基站设置于同一机框内，可以为不同制式的基站。第一基站和第二基站均包括主控板，每个基站的主控板上均设置有GPS接收机、PLL和OCXO。其中，第一基站主控板上的GPS接收机一端与GPS天馈相连，另一端分别与本主控板上的PLL和第二基站的主控板上的PLL相连。第一基站和第二基站的主控板之间通过硬件裁决线相连，裁决线用于向每个基站提供其它基站使用各自时钟基准信号的状态，如板在位状态、时钟锁定状态和时钟在用状态。
优选地，第二基站的主控板上的GPS接收机与本主控板上的PLL和第一基站主控板上的PLL相连。
优选地，第二基站的主控板上的GPS接收机与第二GPS天馈相连。
步骤S304：第一基站通过与第二基站相连的第一裁决线获取第二基站使用第二时钟基准信号的状态，根据状态确定输出第一时钟基准信号或者第二时钟基准信号。
优选地，第一裁决线包括板在位信号线、时钟锁定信号线和时钟在用信号线，第一基站通过与第二基站相连的板在位信号线、时钟锁定信号线和时钟在用信号线，获取第二基站使用第二时钟基准信号的状态，其中，所述状态包括：板在位状态、时钟锁定状态和时钟在用状态，板在位状态用于指示本基站的主控板是否在位，时钟锁定状态用于指示本基站是否对本基站的时钟基准信号进行了锁定，时钟在用状态用于指示本基站的时钟基准信号是否正在被所有基站使用。
优选地，第二基站通过与第一基站相连的第二裁决线，获取第一基站使用第一时钟基准信号的状态，其中，所第二裁决线也包括板在位信号线、时钟锁定信号线和时钟在用信号线。
优选地，若第一基站根据第二基站使用第二时钟基准信号的状态确定第二基站的主控板不在位、且第二时钟基准信号未正在被所有基站使用，则向第二基站输出时钟在用信号和时钟锁定信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号；
若第一基站根据第二基站使用第二时钟基准信号的状态确定第二基站的主控板在位、且第二时钟基准信号未正在被所有基站使用，则向第二基站输出时钟锁定信号，并在确定第二时钟基准信号未进行锁定后，向第二基站输出时钟在用信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号；
若第一基站根据第二基站使用第二时钟基准信号的状态确定第二基站的主控板在位、且第二时钟基准信号未正在被所有基站使用，则向第二基站输出时钟锁定信号，在确定了第二时钟基准信号进行了锁定后，再次判断第二时钟基准信号是否正在被所有基站使用，若否，则向第二基站输出时钟在用信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号。
优选地，若两个基站中某一基站故障，以第一基站故障为例，则若输出时钟基准信号的第一基站故障，则第二基站判断本基站的时钟基准信号是否进行了锁定；若是，则第二基站输出时钟在用信号，并输出本基站的时钟基准信号；若否，则第二基站判断本基站的时钟基准信号是否可用，若可用，则输出时钟在用信号，并输出本基站的时钟基准信号；若不可用，则可以关闭本基站的时钟输出。
通过本实施例，在同一机框内存在不同制式的两个基站的情况下，将一个基站的主控板上的GPS接收机与GPS天馈相连，进而该GPS接收机与与本主控板上的PLL和其它基站的主控板上的PLL相连，从而实现了GPS接收机信号的输入共享；并且，每个基站的主控板之间通过裁决线相连，每个基站根据裁决线提供的其它基站使用各自时钟基准信号的状态，确定是否输出本基站的时钟基准信号，实现了使用硬件连线裁决时钟输出。并且，对现有基站主控板改造少，保留了现有的平台演进思路，无需开发新的板卡，实现成本低，能够有效解决现有技术不能简单、有效、低成本地实现同一机框内多制式基站系统的时钟同步的问题。此外，各主控板在前端信号实现共享，使得备份时钟增多，提高了系统可靠性；两个系统解耦合，在运维、业务上完全独立，不会相互影响。
以下分别从时钟输出和时钟倒换角度对本申请的基站时钟同步方案作以说明，分别如图8和图9所示。
实施例四
参照图8，示出了根据本申请实施例四的一种基站时钟同步方法的步骤流程图。
本实施例以同一机框中的两个基站为例，从时钟输出角度对本申请的时钟同步方案进行说明。
本实施例的基站时钟同步方法包括以下步骤：
步骤S402：第一基站的主控板卡上电，给出板在位信号，延时5ms。
步骤S404：第一基站的主控板卡判断对方时钟是否在用，若否，执行步骤S406；若是，关掉时钟输出。
每个基站的主控板上设置有时钟输出关断，使用双向两条裁决线，每条裁决线包括三条信号线，分别是板在位信号线、时钟锁定信号线和时钟在用信号线，共使用6条硬件连线，信号定义分别为板在位，时钟锁定和时钟在用，每条裁决线互向对方基站主控板卡提供时钟使用信息。
本步骤中，第一基站的主控板通过裁决线给出的信号判断第二基站的主控板的时钟在用状态是否是第二基站的时钟基准信号正在被同一机框内的所有基站使用。
步骤S406：第一基站的主控板卡判断对方是否在位，若否，执行步骤S408；若是，则执行步骤S412。
若第一基站的主控板判断第二基站的时钟基准信号未被同一机框内的所有基站使用，则第一基站的主控板通过裁决线给出的信号判断第二基站的主控板是否在位，若在位，执行步骤S412；若不在位，执行步骤S408。
步骤S408：第一基站的主控板卡给出时钟在用信号，确定抢占输出本基站的时钟。
若第二基站的主控板不在位，则第一基站主控板输出时钟在用信号，准备抢占输出第一基站的时钟基准信号。
步骤S410：第一基站的主控板卡锁定时钟，给出时钟锁定信号，执行步骤S424。
步骤S412：第一基站的主控板卡锁定时钟，给出时钟锁定信号。
若第二基站的主控板在位，则第一基站的主控板锁定第一基站的时钟，输出时钟锁定信号。
步骤S414：第一基站的主控板卡判断对方时钟是否锁定，若否，执行步骤S416；若是，则执行步骤S418。
即，第一基站的主控板判断第二基站的主控板是否对第二基站的时钟基准信号进行了锁定，若未锁定，则执行步骤S416；若已锁定，则执行步骤S418。
步骤S416：第一基站的主控板卡给出时钟在用信号，确定抢占输出，执行步骤S424。
若第一基站的主控板确定第二基站的主控板未对第二基站的时钟基准信号进行了锁定，则准备抢占输出本基站的时钟基准信号作为同一机框内所有基站的时钟基准信号。
步骤S418：第一基站的主控板卡延时设定时间。
若第一基站的主控板确定第二基站的主控板对第二基站的时钟基准信号进行了锁定，则先延时，如延时（插槽号*5）ms，以避免锁定冲突。这是因为，在同一机框内的两块主控板，若两板同时锁定，可以0槽位不延时，1槽位延时5ms，2槽位延时10ms，避免同时抢占。
步骤S420：第一基站的主控板卡判断对方时钟是否在用，若否，则执行步骤S422；若是，则关掉本基站的时钟输出。
第一基站的主控板再次判断第二基站的主控板的时钟基准信号是否正在被同一机框内的所有基站使用。
步骤S422：第一基站的主控板卡给出时钟在用信号，确定抢占输出，执行步骤S424。
若第一基站的主控板再次判断第二基站的主控板的时钟基准信号未被同一机框内的所有基站使用，则确定准备输出本基站的时钟基准信号。
步骤S424：第一基站的主控板卡输出本基站时钟。
即，第一基站的主控板卡输出第一基站的时钟基准信号作为同一机框内的所有基站的时钟基准信号。
通过本实施例，同一机框内的两个基站采用硬件裁决竞争输出时钟，随机抢占时钟输出权，抢占到则输出时钟，没有抢占到的关闭时钟输出，有效解决了共硬件平台的两个基站系统的时钟同步问题。并且，系统前端GPS信号共享，避免了多基站GPS天馈连接工程要求，节省了GPS天馈数据，节约了多基站时钟同步成本；系统后端时钟输出实时备份，便于时钟倒换和故障解决。
实施例五
参照图9，示出了根据本申请实施例五的一种基站时钟倒换的步骤流程图。
本实施例以实施例四为基础，从时钟倒换角度对本申请的时钟同步方案进行说明。
基站的主控板故障或不可用或其它导致基站时钟不可用时，均可能发生基站时钟倒换。基于此，本实施例的基站时钟倒换包括以下步骤：
步骤S502：第二基站的主控板确定对板不在位、对板时钟不可用、且对板时钟不在用。
如，第一基站的主控板故障时，第二基站的主控板通过裁决线给出的信号确定第一基站的主控板不在位、第一基站的时钟不可用、且第一基站的时钟不在用。
步骤S504：第二基站的主控板判断本板时钟是否锁定，若是，执行步骤S506；若否，执行步骤S510。
即，第二基站的主控板判断是否对本基站的时钟基准信号进行了锁定，若是，执行步骤S506；若否，执行步骤S510。
步骤S506：第二基站的主控板给出时钟在用信号，确定抢占输出。
若第二基站的主控板确定对本基站的时钟基准信号进行了锁定，则给出时钟在用信号，准备抢占输出本基站的时钟基准信号。
步骤S508：第二基站的主控板输出时钟，结束本次时钟输出流程。
即，第二基站的主控板输出本基站的时钟基准信号，作为同一机框内所有基站的时钟基准信号。
步骤S510：第二基站的主控板判断本主控板的时钟是否可用，若是，则执行步骤S512；若否，则关闭时钟输出。
步骤S512：第二基站的主控板给出时钟在用信号，确定抢占输出。
若第二基站的主控板确定未对本基站的时钟基准信号进行锁定，且确定本主控板的时钟基准信号可用，则通过裁决线给出时钟在用信号，准备抢占输出本基站的时钟基准信号。
步骤S514：第二基站的主控板输出时钟，结束本次时钟输出流程。
通过本实施例，实现了同一机框内多基站的时钟倒换，无论时钟输出主控板被拔还是时钟输出主控板不可用，都可以实现时钟的连续切换，保证了时钟输出的连续性和稳定性。
本申请针对共硬件平台的两个基站系统，融合在同一硬件平台内的时钟同步情形，由于硬件平台通常会在背板上设计时钟同步信号，由时钟板作为同步源，向机框提供同步信号，当时钟板与主控制板为同一板卡时，融合后的两个系统需要共用同步信号，本申请针对前端的时钟输入源共享，后端的时钟同步信号切换提出竞争主控的时钟同步适配共用的实现方案，该方案采用前端GPS时钟信号共享，后端时钟输出实时备份，在解决竞争主控融合的同时，充分利用了板载资源，提升设备时钟的可靠性。
使用本申请的时钟同步方案，同一机框内的两个基站（或多个基站）的双主控板（或多主控板）为对等主控板，硬件一致，软件一致；GPS接收机信号输入共享；可以使用一个GPS天馈也可以同时连接两个（或多个）GPS天馈；使用硬件连线裁决时钟输出；时钟输出主控板被拔，时钟可以连续切换；时钟输出主控板不可用，时钟可以连续切换；使用一个GPS天馈即可保证两基站系统时钟同步。与现有技术的时钟同步方案相比，本申请保留了现有的平台演进思路，无需开发新的板卡；两主控板（或多主控板）在前端信号实现共享，备份时钟增多；采用双主控板（或多主控板）时钟同步上互为热备份的形式，提高了设备的可靠性；两个基站系统（或多个基站系统）解耦合，在运维、业务上完全独立，不会相互影响。并且，时钟同步信号的特殊性，不仅有一个机框内任何时间只能有一个时钟提供源的要求，同时又有连续性非常高的要求、纳秒级稳定的要求，使用本申请的时钟同步方案均可方便地实现时钟倒换和备份，达到时钟同步信号连续性和稳定性的要求。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于方法实施例而言，有些描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上对本申请所提供的一种基站时钟同步系统和基站时钟同步方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种基站时钟同步系统，包括同一机框内的多个基站，每个基站包括主控板，其特征在于，每个基站的主控板上均设置有全球定位系统GPS接收机、锁相单元PLL和恒温晶体振荡器OCXO；所述多个基站中的一个基站的主控板上的GPS接收机与GPS天馈相连；与所述GPS天馈相连的GPS接收机与本主控板上的PLL和其它基站的主控板上的PLL相连；每个基站的主控板之间通过裁决线相连；
其中，
与所述GPS天馈相连的所述GPS接收机用于向本主控板上的PLL和其它基站的主控板上的PLL发送时钟信号，经各主控板上的PLL和OCXO处理后形成各基站相应的时钟基准信号；
所述裁决线用于向每个基站提供其它基站使用各自时钟基准信号的状态，每个基站根据所述其它基站使用各自时钟基准信号的状态确定是否输出本基站的时钟基准信号。
2.根据权利要求1所述的系统，其特征在于，除与所述GPS天馈相连的所述GPS接收机外，其它基站的主控板上的GPS接收机也与本主控板上的PLL及除本基站外的其它基站的主控板上的PLL相连。
3.根据权利要求2所述的系统，其特征在于，所述多个基站包括第一基站和第二基站；所述第一基站和所述第二基站的主控板之间通过第一裁决线和第二裁决线相连，所述第一裁决线用于向所述第一基站提供所述第二基站使用第二基站的时钟基准信号的状态，所述第二裁决线用于向所述第二基站提供所述第一基站使用第一基站的时钟基准信号的状态。
4.根据权利要求3所述的系统，其特征在于，所述第一裁决线和所述第二裁决线均包括板在位信号线、时钟锁定信号线和时钟在用信号线；所述第一基站和所述第二基站使用各自时钟基准信号的状态均包括板在位状态、时钟锁定状态和时钟在用状态，其中，所述板在位状态用于指示本基站的主控板是否在位，所述时钟锁定状态用于指示本基站是否对本基站的时钟基准信号进行了锁定，所述时钟在用状态用于指示本基站的时钟基准信号是否正在被所有基站使用。
5.根据权利要求4所述的系统，其特征在于，所述第一/第二基站在根据所述第二/第一基站使用各自时钟基准信号的状态确定是否输出本基站的时钟基准信号时，
若所述第一/第二基站根据所述第二/第一基站使用时钟基准信号的状态确定所述第二/第一基站的主控板不在位、且其时钟基准信号未正在被所有基站使用，则向所述第二/第一基站输出时钟在用信号和时钟锁定信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号；
若所述第一/第二基站根据所述第二/第一基站使用时钟基准信号的状态确定所述第二/第一基站的主控板在位、且其时钟基准信号未正在被所有基站使用，则向所述第二/第一基站输出时钟锁定信号，并在确定所述第二/第一基站的时钟基准信号未进行锁定后，向所述第二/第一基站输出时钟在用信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号；
若所述第一/第二基站根据所述第二/第一基站使用时钟基准信号的状态确定所述第二/第一基站的主控板在位、且其时钟基准信号未正在被所有基站使用，则向所述第二/第一基站输出时钟锁定信号，在确定了所述第二/第一基站的时钟基准信号进行了锁定后，再次判断所述第二/第一基站的时钟基准信号是否正在被所有基站使用，若否，则向所述第二/第一基站输出时钟在用信号，并输出本基站的时钟基准信号作为所有基站的时钟基准信号。
6.根据权利要求5所述的系统，其特征在于，若输出时钟基准信号的所述第一/第二基站故障，则所述第二/第一基站判断本基站的时钟基准信号是否进行了锁定；若是，则所述第二/第一基站输出时钟在用信号，并输出本基站的时钟基准信号；若否，则所述第二/第一基站判断本基站的时钟基准信号是否可用，若可用，则输出时钟在用信号，并输出本基站的时钟基准信号。
7.根据权利要求1所述的系统，其特征在于，所述多个基站中的每个基站的主控板上的GPS接收机均与GPS天馈相连。
8.一种基站时钟同步方法，其特征在于，包括：
第一基站通过与主控板上的GPS接收机相连的第一GPS天馈接收外部时钟信号，并发送至所述第一基站的主控板的PLL和第二基站的主控板的PLL，分别经所述第一和第二基站主控板上的PLL和OCXO处理后形成第一和第二时钟基准信号，其中，所述第一基站的主控板上的GPS接收机与本主控板上的PLL和所述第二基站主控板上的PLL相连；
所述第一基站通过与所述第二基站相连的第一裁决线获取所述第二基站使用所述第二时钟基准信号的状态，根据所述状态确定是否输出本基站的时钟基准信号。
9.根据权利要求8所述的方法，其特征在于，所述第二基站的主控板上的GPS接收机与本主控板上的PLL和所述第一基站主控板上的PLL相连；所述第二基站的主控板上的GPS接收机与第二GPS天馈相连。
10.根据权利要求9所述的方法，其特征在于，所述第一裁决线包括板在位信号线、时钟锁定信号线和时钟在用信号线；所述第一基站通过与所述第二基站相连的第一裁决线获取所述第二基站使用所述第二时钟基准信号的状态的步骤包括：
所述第一基站通过与所述第二基站相连的板在位信号线、时钟锁定信号线和时钟在用信号线，获取所述第二基站使用所述第二时钟基准信号的状态，其中，所述状态包括：板在位状态、时钟锁定状态和时钟在用状态，所述板在位状态用于指示本基站的主控板是否在位，所述时钟锁定状态用于指示本基站是否对本基站的时钟基准信号进行了锁定，所述时钟在用状态用于指示本基站的时钟基准信号是否正在被所有基站使用。
11.根据权利要求10所述的方法，其特征在于，还包括：
所述第二基站通过与所述第一基站相连的第二裁决线，获取所述第一基站使用所述第一时钟基准信号的状态，其中，所述第二裁决线包括板在位信号线、时钟锁定信号线和时钟在用信号线。
12.根据权利要求10所述的方法，其特征在于，所述根据所述状态确定是否输出本基站的时钟基准信号的步骤包括：
若所述第一基站根据所述第二基站使用第二时钟基准信号的状态确定所述第二基站的主控板不在位、且第二时钟基准信号未正在被所有基站使用，则向所述第二基站输出时钟在用信号和时钟锁定信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号；
若所述第一基站根据所述第二基站使用第二时钟基准信号的状态确定所述第二基站的主控板在位、且第二时钟基准信号未正在被所有基站使用，则向所述第二基站输出时钟锁定信号，并在确定所述第二时钟基准信号未进行锁定后，向所述第二基站输出时钟在用信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号；
若所述第一基站根据所述第二基站使用第二时钟基准信号的状态确定所述第二基站的主控板在位、且第二时钟基准信号未正在被所有基站使用，则向所述第二基站输出时钟锁定信号，在确定了所述第二时钟基准信号进行了锁定后，再次判断所述第二时钟基准信号是否正在被所有基站使用，若否，则向所述第二基站输出时钟在用信号，并输出本基站的第一时钟基准信号作为所有基站的时钟基准信号。
CN201210337717.6A 2012-09-12 2012-09-12 基站时钟同步系统和方法 Active CN102869085B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210337717.6A CN102869085B (zh) 2012-09-12 2012-09-12 基站时钟同步系统和方法
EP13836537.4A EP2884807B1 (en) 2012-09-12 2013-07-31 Clock synchronization system and method for base station
US14/426,758 US9549383B2 (en) 2012-09-12 2013-07-31 Clock synchronization system and method for base station
PCT/CN2013/080554 WO2014040453A1 (zh) 2012-09-12 2013-07-31 基站时钟同步系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210337717.6A CN102869085B (zh) 2012-09-12 2012-09-12 基站时钟同步系统和方法

Publications (2)

Publication Number Publication Date
CN102869085A CN102869085A (zh) 2013-01-09
CN102869085B true CN102869085B (zh) 2015-05-20

Family

ID=47447600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210337717.6A Active CN102869085B (zh) 2012-09-12 2012-09-12 基站时钟同步系统和方法

Country Status (4)

Country Link
US (1) US9549383B2 (zh)
EP (1) EP2884807B1 (zh)
CN (1) CN102869085B (zh)
WO (1) WO2014040453A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102869085B (zh) 2012-09-12 2015-05-20 大唐移动通信设备有限公司 基站时钟同步系统和方法
CN105682215A (zh) * 2014-11-21 2016-06-15 中兴通讯股份有限公司 一种时钟同步方法、装置及级联基站系统
CN105610534B (zh) * 2015-12-17 2018-09-07 北京无线电计量测试研究所 一种多站时间同步方法和设备
CN107786294B (zh) * 2017-09-22 2019-04-30 烽火通信科技股份有限公司 一种集中式1588的实现系统及方法
CN107659369B (zh) * 2017-10-26 2024-06-28 丰翼科技(深圳)有限公司 一种定位基站时钟同步装置及其同步方法
CN110688427B (zh) * 2019-09-11 2022-03-04 北京控制工程研究所 一种四机热备份实时系统的异步数据同步方法
CN110782709B (zh) * 2019-11-04 2020-11-03 四川九洲空管科技有限责任公司 一种民航ads-b地面站系统高精度时钟冗余备份方法
CN114449641B (zh) * 2020-11-05 2024-03-19 大唐移动通信设备有限公司 一种时钟同步方法、装置、主控板及环境板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013920A (zh) * 2010-12-03 2011-04-13 中兴通讯股份有限公司 一种时分双工基站的时钟备份方法及系统
CN102098776A (zh) * 2009-12-10 2011-06-15 中兴通讯股份有限公司 一种实现多扇区bts时钟级联同步的方法及网络
CN102308643A (zh) * 2008-12-03 2012-01-04 北方电讯网络有限公司 多冗余gnss同步系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072842A (en) * 1996-11-21 2000-06-06 Dsp Group, Inc. Carrier-recovery loop with stored initialization in a radio receiver
GB2387752B (en) 1998-07-22 2004-02-04 Agilent Technologies Inc Data acquisition and control system
ATE374466T1 (de) * 2001-07-02 2007-10-15 Texas Instruments Inc Sender-empfanger für cdma-kommunikation mit driftkorrektur einer chipzählvorrichtung
US6711230B1 (en) * 2002-09-27 2004-03-23 Nortel Networks Limited Reference timing signal oscillator with frequency stability
KR20040092259A (ko) * 2003-04-25 2004-11-03 삼성전자주식회사 기지국 장치를 위한 위성 클럭 동기 시스템 및 이를이용한 기지국 시스템의 위성 클럭 동기화 방법
US20070207836A1 (en) 2006-03-06 2007-09-06 Gormley Eamonn F Wireless base station
CN101188817B (zh) * 2006-11-15 2014-09-17 华为技术有限公司 多制式基站及其信号收发方法和无线通信网络
WO2009135160A2 (en) * 2008-05-01 2009-11-05 Signav Pty Ltd Gps-based multi-mode synchronization and clocking of femto-cells, pico-cells and macro base stations
US8704604B2 (en) * 2009-12-23 2014-04-22 Sand 9, Inc. Oscillators having arbitrary frequencies and related systems and methods
KR20120030753A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 기지국 및 기지국의 클락 동기화 방법
CN102611491B (zh) * 2011-01-21 2015-03-18 华为技术有限公司 基站时钟装置、基站系统和时钟同步方法
CN102781090B (zh) * 2012-06-28 2015-01-21 华为技术有限公司 一种多模基站及其实现方法
CN102869085B (zh) 2012-09-12 2015-05-20 大唐移动通信设备有限公司 基站时钟同步系统和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308643A (zh) * 2008-12-03 2012-01-04 北方电讯网络有限公司 多冗余gnss同步系统
CN102098776A (zh) * 2009-12-10 2011-06-15 中兴通讯股份有限公司 一种实现多扇区bts时钟级联同步的方法及网络
CN102013920A (zh) * 2010-12-03 2011-04-13 中兴通讯股份有限公司 一种时分双工基站的时钟备份方法及系统

Also Published As

Publication number Publication date
EP2884807A1 (en) 2015-06-17
EP2884807A4 (en) 2016-03-02
US20150237590A1 (en) 2015-08-20
EP2884807B1 (en) 2019-01-09
US9549383B2 (en) 2017-01-17
WO2014040453A1 (zh) 2014-03-20
CN102869085A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
CN102869085B (zh) 基站时钟同步系统和方法
US8689035B2 (en) Communication system, communication interface, and synchronization method
WO2012071861A1 (zh) 一种时分双工基站的时钟备份方法及系统
US20180262287A1 (en) Time synchronization packet processing method and device
EP3748512A1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
EP3656077B1 (en) Cross domain synchronization in a communication network
US7219251B2 (en) Programmable clock synchronizer
US7599460B2 (en) Transmitting apparatus
US20070273511A1 (en) Wireless synchronization systems and methods
CN113497660A (zh) 一种信号源同步系统、方法、设备及通道同步方法
US7613164B2 (en) Method and apparatus for generating and distributing an internal clock for radio network controller
CN107229305B (zh) 一种系统时钟无损切换的方法
CN112350718B (zh) 时钟源电路、机箱及多机箱级联系统
EP1482399A1 (en) Programmable clock management component reconfiguration upon receipt of one or more control signals to be able process one or more frequency signals
KR20230119215A (ko) 클록 소스 선택 방법 및 장치
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
JP2988410B2 (ja) クロック同期化システム
JP2000106565A (ja) バス接続拡張方式におけるネットワーク同期および無瞬断クロック切替方式
CN115776348B (zh) 一种定时同步系统及一种定时同步切换方法
EP4191884A1 (en) Synchronizer circuit
CN118646505A (zh) 一种简化的网络设备主备时钟平滑切换方法及系统
JP2538682B2 (ja) 基準クロック源自動切替え方式
KR20030046686A (ko) 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치
KR20010053924A (ko) 이중화시스템에서의 동기신호생성장치
JPH10290158A (ja) 二重化位相同期装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant