CN102781090B - 一种多模基站及其实现方法 - Google Patents

一种多模基站及其实现方法 Download PDF

Info

Publication number
CN102781090B
CN102781090B CN201210218385.XA CN201210218385A CN102781090B CN 102781090 B CN102781090 B CN 102781090B CN 201210218385 A CN201210218385 A CN 201210218385A CN 102781090 B CN102781090 B CN 102781090B
Authority
CN
China
Prior art keywords
veneer
clock
bbu0
bbu1
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210218385.XA
Other languages
English (en)
Other versions
CN102781090A (zh
Inventor
余卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201210218385.XA priority Critical patent/CN102781090B/zh
Publication of CN102781090A publication Critical patent/CN102781090A/zh
Priority to EP13808648.3A priority patent/EP2869662B1/en
Priority to PCT/CN2013/078286 priority patent/WO2014000681A1/zh
Priority to US14/581,033 priority patent/US9178689B2/en
Application granted granted Critical
Publication of CN102781090B publication Critical patent/CN102781090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H04W88/10—Access point devices adapted for operation in multiple networks, e.g. multi-mode access points

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明涉及通信技术领域，公开了一种多模基站及其实现方法，在该方法中，多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，BBU0、BBU1内各叠加有至少一种制式的单板；BBU0内的单板、BBU1内的单板分别通过CPRI与共模的射频模块连接，该方法包括：BBU1内的单板利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步；BBU1内的单板利用BBU0内的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步。本发明可以使多模基站支持更多的制式。

Description

一种多模基站及其实现方法
技术领域
本发明涉及通信技术领域，尤其涉及一种多模基站及其实现方法。
背景技术
多模基站是指能同时支持多种无线制式的基站，常见的能同时支持全球移动通信系统（Global System of Mobile communication，GSM）制式和通用移动通信系统（Universal Mobile Telecommunications System，UMTS）制式的基站称为GU双模基站，能同时支持GSM制式和长期演进（Long Term Evolution，LTE）制式的基站称为GL双模基站，以及能同时支持UMTS制式和LTE制式的基站称为UL双模基站。
实际应用中，通常在一个基带单元（Base Band Unit，BBU）上叠加不同制式的主控板来形成多模基站。以图1所示的一种GU双模宏基站为例，在单个BBU上可以叠加GSM制式的单板和UMTS制式的单板，其中，GSM制式的单板和UMTS制式的单板分别通过公共通用无线接口（Common Public RadioInterface，CPRI）与共模的射频模块连接，从而形成GU双模基站。
实践中发现，由于单个BBU所支持的槽位有限，因此单个BBU支持的制式有限，一般地单个BBU只能支持2个单板，从而使得多模基站支持的制式就比较少。
发明内容
本发明实施例提供了一种多模基站及其实现方法，可以使多模基站支持更多的制式。
本发明实施例一方面提供的一种多模基站的实现方法，其中，所述多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，所述BBU0、BBU1内各叠加有至少一种制式的单板；所述BBU0内的单板、BBU1内的单板分别通过公共通用无线接口与共模的射频模块连接，所述方法包括：
所述BBU1内的单板利用所述BBU0的单板输出的同步以太网时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的频率同步；
所述BBU1内的单板利用所述BBU0的单板输出的IEEE1588时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的时间同步。
本发明实施例另一方面提供的一种多模基站，所述多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，所述BBU0、BBU1内各叠加有至少一种制式的单板；所述BBU0内的单板、BBU1内的单板分别通过公共通用无线接口与共模的射频模块连接，其中：
所述BBU0内的单板，用于输出同步以太网时钟和IEEE1588时钟给所述BBU1内的单板；
所述BBU1内的单板，用于利用所述BBU0的单板输出的同步以太网时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的频率同步；以及利用所述BBU0的单板输出的IEEE1588时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的时间同步。
本发明实施例中，多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，由于BBU0内的单板、BBU1内的单板分别通过CPRI与共模的射频模块连接，因此BBU1内的单板可以利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步，以及BBU1内的单板可以利用BBU0的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步，从而实现了BBU0内的单板的系统时钟和BBU1内的单板的系统时钟保持严格的同步，使得多模基站可以支持更多的制式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的一种GU双模宏基站的结构示意图；
图2是本发明第一实施例提供的多模基站的实现方法的流程示意图；
图3是本发明第一实施例提供的GUL三模宏基站的结构示意图；
图4是本发明第一实施例提供的分布式GUL三模基站的结构示意图；
图5是本发明第二实施例提供的BBU0内的单板和BBU1内的单板互联的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种多模基站及其实现方法，可以使多模基站支持更多的制式。本发明实施例提供的多模基站可以支持GSM制式、UMTS制式、码分多址（Code Division Multiple Access，CDMA）制式、全球微波互联接入（Worldwide Interoperability for Microwave Access，WIMAX）制式、LTE制式等各种制式的组合。例如，GSM制式、UMTS制式、LTE制式这三种制式可以组合成GUL三模基站；CDMA制式、WIMAX制式、LTE制式这三种制式可以组合成CWL三模基站等。本发明实施例不仅适用于多模宏基站，也适用于分布式多模基站。以下对本发明实施例进行详细说明。
请参阅图2，图2是本发明第一实施例提供的多模基站的实现方法的流程示意图。在图2所示的多模基站的实现方法中，该多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，BBU0、BBU1内各叠加有至少一种制式的单板；BBU0内的单板、BBU1内的单板分别通过CPRI与共模的射频模块（例如是900MHz频段的射频模块）连接。如图2所示，该多模基站的实现方法可以包括以下步骤。
201、BBU1内的单板利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步。
202、BBU1内的单板利用BBU0的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步。
其中，本发明实施例对上述步骤201和步骤202的先后顺序不作限定。
本发明实施例中，BBU0内的单板的制式和BBU1内的单板的制式可以完全不相同，从而使得多模基站可以实现更多的不同制式。例如，BBU0内的单板的制式可以包括GSM制式和UMTS制式，而BBU1内的单板的制式可以包括LTE制式，从而组合成如图3所示的GUL三模宏基站，或者组合成如图4所示的分布式GUL三模基站。又例如，BBU0内的单板的制式可以包括CDMA制式、WIMAX制式，而BBU1内的单板的制式可以包括LTE制式，从而组合成CWL三模基站；再例如，BBU0内的单板的制式可以包括GSM制式和UMTS制式，而BBU1内的单板的制式可以包括CDMA制式和WIMAX制式，从而组合成GUCW四模基站。
当然，本发明实施例中，BBU0内的单板的制式和BBU1内的单板的制式也可以有存在部分相同，从而使得多模基站具备部分制式的备份。例如，BBU0内的单板的制式可以包括GSM制式和UMTS制式，而BBU1内的单板的制式可以包括LTE制式和UMTS制式，从而组合成GUL三模基站；此时，BBU0内的单板包括的UMTS制式可以作为主用制式，而BBU0内的单板包括的UMTS制式可以作为备用制式。正常情况下，可以由BBU0内的单板包括的UMTS制式对外提供服务，当BBU0内的单板包括的UMTS制式发生故障时，可以启动BBU1内的单板包括的UMTS制式作为主用制式对外提供服务。
作为一种可选的实施方式，在图2所示的多模基站的实现方法中，还可以包括以下步骤：
1）、BBU0内的单板的分频鉴相器接收外部时钟源输入的时钟参考信号，并将该时钟参考信号输入BBU0内的单板的恒温晶体振荡器（Oven ControlledCrystal Oscillator，OCXO）。
2）、BBU0内的单板的OCXO输出第一时钟给BBU0内的单板的压控振荡器（Voltage-controlled Crystal Oscillator，VCXO）；BBU0内的单板的VCXO输出第二时钟给BBU0内的单板的分频锁相器，其中，第二时钟的精度高于第一时钟。
一般地，BBU0内的单板的OCXO输出第一时钟可以为10MHz或13MHz，而BBU0内的单板的VCXO输出第二时钟可以是为122.88MHz。
3）、BBU0内的单板的分频锁相器输出BBU0的系统时钟和相位信息。
4）、BBU0内的单板的OCXO输出第一时钟给BBU0内的单板的同步以太网时钟锁相环，该同步以太网时钟锁相环输出同步以太网时钟并经过BBU0内的单板的接口芯片传输给BBU1内的单板。
一般地，同步以太网时钟锁相环输出的同步以太网时钟为25MHz。
5）、BBU0内的单板的1588时钟锁相环对BBU0的相位信息进行锁相处理后输出给BBU0内的单板的IEEE1588边界时钟（BC）；IEEE1588BC输出IEEE1588时钟报文并经过BBU0内的单板的接口芯片传输给BBU1内的单板。
相应地，上述步骤201中，BBU1内的单板利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步，具体可以包括以下步骤：
1）、BBU1内的单板的接口芯片接收BBU0内的单板的接口芯片传输过来的同步以太网时钟，并将该同步以太网时钟输出给BBU1内的单板的VCXO，由BBU1内的单板的VCXO输出第二时钟给BBU1内的单板的分频锁相器。
2）、BBU1内的单板的分频锁相器输出BBU1的系统时钟和相位信息，从而实现BBU1的系统时钟与BBU0的系统时钟的频率同步。
相应地，上述步骤201中，BBU1内的单板利用BBU0的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步，具体可以包括以下步骤：
1）、BBU1内的单板的接口芯片接收BBU0内的单板的接口芯片传输过来的IEEE1588时钟报文，并将该IEEE1588时钟报文输出给BBU1内的单板的IEEE1588边界时钟。
2）、IEEE1588边界时钟输出时钟信息给BBU1内的单板的中央处理单元（Central Processing Unit，CPU），由CPU输出时间调整值至BBU1内的单板的1588时钟锁相环。
3）、BBU1内的单板的1588时钟锁相环输出BBU1的时钟相位信息给BBU1内的单板的分频锁相器，由BBU1内的单板的分频锁相器对BBU1的相位进行锁定，从而实现BBU1的系统时钟与BBU0的系统时钟的时间同步。
本发明实施例中，多模基站的BBU0内的单板和BBU1内的单板分别通过CPRI与共模的射频模块连接，因此不同制式的CPRI链路会汇聚在一起，如图3中共模的射频模块（GL）有两根CPRI线缆分别连接到不同的制式，因此必须保证两种制式的系统时钟严格的同步。而在本发明实施例中，BBU1内的单板可以利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步，以及BBU1内的单板可以利用BBU0的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步，从而实现了BBU0内的单板的系统时钟和BBU1内的单板的系统时钟保持严格的同步，使得多模基站可以支持更多的制式。
本发明第二实施例提供了一种多模基站，该多模基站的结构示意图可以和图3或图4所示的多模基站相类似。其中，本发明第二实施例提供的多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，BBU0、BBU1内各叠加有至少一种制式的单板；BBU0内的单板、BBU1内的单板分别通过CPRI与共模的射频模块（例如是900MHz频段的射频模块）连接，其中：
BBU0内的单板，用于输出同步以太网时钟和IEEE1588时钟给BBU1内的单板；
BBU1内的单板，用于利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步；以及利用BBU0的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步。
请一并参阅图5，图5是本发明第二实施例提供的BBU0内的单板和BBU1内的单板互联的结构示意图。如图5所示，BBU0内的单板至少包括分频鉴相器-601、恒温晶体振荡器（OCXO）-602、压控振荡器（VCXO）-603、分频锁相器-604、同步以太网时钟锁相环-605、1588时钟锁相环-606、EEE1588边界时钟-607以及接口芯片-608，其中：
BBU0内的单板的分频鉴相器-601，用于接收外部时钟源输入的时钟参考信号，并将该时钟参考信号输入BBU0内的单板的恒温晶体振荡器（OCXO）-602；
BBU0内的单板的恒温晶体振荡器-602，用于接收BBU0内的单板的分频鉴相器-601输入的时钟参考信号，并输出第一时钟给BBU0内的单板的压控振荡器-603；
BBU0内的单板的压控振荡器-603，用于接收BBU0内的单板的恒温晶体振荡器-602输出的第一时钟（如10MHz/13MHz），并输出第二时钟（如122.88MHz）给BBU0内的单板的分频锁相器-604，其中，第二时钟的精度高于第一时钟；
BBU0内的单板的分频锁相器-604，用于接收BBU0内的单板的压控振荡器-603输出的第二时钟，并输出BBU0的系统时钟和相位信息；
BBU0内的单板的恒温晶体振荡器-602，还用于输出第一时钟给BBU0内的单板的同步以太网时钟锁相环-605；
BBU0内的单板的同步以太网时钟锁相环-605，用于接收BBU0内的单板的恒温晶体振荡器-602输出的第一时钟，并输出同步以太网时钟（如25MHz）给BBU0内的单板的接口芯片-608；
BBU0内的单板的接口芯片-608，用于将BBU0内的单板的同步以太网时钟锁相环-605输出的同步以太网时钟传输给BBU1内的单板；
BBU0内的单板的1588时钟锁相环-606，用于对-BBU0内的单板的分频锁相器-604输出的相位信息进行锁相处理后输出给-BBU0内的单板的IEEE1588边界时钟-607；
BBU0内的单板的IEEE1588边界时钟-607，用于输出IEEE1588时钟报文给BBU0内的单板的接口芯片-608；
BBU0内的单板的接口芯片-608，还用于将BBU0内的单板的IEEE1588边界时钟-607输出的IEEE1588时钟报文传输给BBU1内的单板。
进一步地，如图5所示，BBU0内的单板还可以包括CPU-609和选择器-610，其中，BBU0内的单板的CPU-609，用于接收BBU0内的单板的分频鉴相器-601输入的时钟参考信号，并根据时钟算法计算出时间调整值并输入BBU0内的单板的恒温晶体振荡器-602，使得恒温晶体振荡器-602输出第一时钟给BBU0内的单板的压控振荡器-603。其中，选择器-610用于选择BBU0内的单板的恒温晶体振荡器-602输出的第一时钟给BBU0内的单板的压控振荡器-603。
如图5所示，BBU1内的单板至少包括接口芯片-701、VCXO-702、分频锁相器-703，其中：
BBU1内的单板的接口芯片-701，用于接收BBU0内的单板的接口芯片-608传输过来的同步以太网时钟，并将该同步以太网时钟输出给BBU1内的单板的VCXO-702；
BBU1内的单板的VCXO-702，用于接收BBU1内的单板的接口芯片-701输出的同步以太网时钟，并输出第二时钟（如122.88MHz）给BBU1内的单板的分频锁相器-703；
BBU1内的单板的分频锁相器-703，用于接收BBU1内的单板的VCXO-702输出的第二时钟，并输出BBU1的系统时钟和相位信息，从而实现BBU1的系统时钟与BBU0的系统时钟的频率同步。
进一步地，如图5所示，BBU1内的单板还包括IEEE1588边界时钟-704、CPU-705、1588时钟锁相环-706，其中：
BBU1内的单板的接口芯片-701，还用于接收BBU0内的单板的接口芯片-608传输过来的IEEE1588时钟报文，并将IEEE1588时钟报文输出给BBU1内的单板的IEEE1588边界时钟-704；
BBU1内的单板的IEEE1588边界时钟-704，用于接收BBU1内的单板的接口芯片-701输出的IEEE1588时钟报文，并输出时钟信息给BBU1内的单板的CPU-705；
BBU1内的单板的CPU-705，用于接收IEEE1588边界时钟-704输出的时钟信息，并输出时间调整值至BBU1内的单板的1588时钟锁相环-706；
所述BBU1内的单板的1588时钟锁相环-706，用于接收BBU1内的单板的CPU-705输出的时间调整值，并输出BBU1的时钟相位信息给BBU1内的单板的分频锁相器-703；
BBU1内的单板的分频锁相器-703，用于接收BBU1内的单板的1588时钟锁相环-706输出的BBU1的时钟相位信息，并对BBU1的相位进行锁定，从而实现BBU1的系统时钟与BBU0的系统时钟的时间同步。
进一步地，如图5所示，BBU1内的单板还可以包括分频鉴相器-707、恒温晶体振荡器-708和选择器-709，其中：
BBU1内的单板的分频鉴相器-707用于接收外部时钟源输入的时钟参考信号，并将该时钟参考信号输入BBU1内的单板的恒温晶体振荡器-708；其中，BBU1内的单板的分频鉴相器-707接收到的外部时钟源输入的时钟参考信号和BBU0内的单板的分频鉴相器-601接收到的外部时钟源输入的时钟参考信号相同。
其中，BBU1内的单板的恒温晶体振荡器-708，用于接收BBU1内的单板的分频鉴相器-707输入的时钟参考信号，并输出第一时钟给BBU1内的单板的选择器-709。
其中，BBU1内的单板的选择器-709，用于接收BBU1内的单板的恒温晶体振荡器-708输出的第一时钟，以及接收BBU1内的单板的接口芯片-701输出的同步以太网时钟之后，并选择该同步以太网时钟（如25MHz）给BBU1内的单板的分频锁相器-703。
本发明实施例中，如果一个制式既是BBU间的时钟接收方又是BBU间的时钟发送方，比如GUL三模基站中，UMTS制式接收GSM制式送过来的时钟，同时又发送给LTE制式。这种情况下，就要求作为中间制式的UMTS制式送给VCXO和其他制式使用相同的系统时钟，此时图5中的选择器就起到了这个作用。
本发明实施例中，BBU0内的单板的制式和BBU1内的单板的制式可以完全不相同，从而使得多模基站可以实现更多的不同制式；或者，本发明实施例中，BBU0内的单板的制式和BBU1内的单板的制式也可以有存在部分相同，从而使得多模基站具备部分制式的备份。
本发明实施例中，多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，由于BBU0内的单板、BBU1内的单板分别通过CPRI与共模的射频模块连接，因此BBU1内的单板可以利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步，以及BBU1内的单板可以利用BBU0的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步，从而实现了BBU0内的单板的系统时钟和BBU1内的单板的系统时钟保持严格的同步，使得多模基站可以支持更多的制式。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）或随机存取存储器（RandomAccess Memory，简称RAM）等。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (8)

1.一种多模基站的实现方法，其特征在于，所述多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，所述BBU0、BBU1内各叠加有至少一种制式的单板；所述BBU0内的单板、BBU1内的单板分别通过公共通用无线接口与共模的射频模块连接，所述方法包括：
所述BBU1内的单板利用所述BBU0的单板输出的同步以太网时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的频率同步；
所述BBU1内的单板利用所述BBU0的单板输出的IEEE1588时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的时间同步；
所述BBU0内的部分单板的制式与所述BBU1内的部分单板的制式部分相同，正常情况下，所述BBU0内的所述部分单板的制式作为主用制式，而所述BBU1内的所述部分单板的制式作为备用制式。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
所述BBU0内的单板的分频鉴相器接收外部时钟源输入的时钟参考信号，并将所述时钟参考信号输入所述BBU0内的单板的恒温晶体振荡器OCXO；
所述BBU0内的单板的OCXO输出第一时钟给所述BBU0内的单板的压控振荡器VCXO；所述BBU0内的单板的VCXO输出第二时钟给所述BBU0内的单板的分频锁相器，其中，所述第二时钟的精度高于所述第一时钟；
所述BBU0内的单板的分频锁相器输出所述BBU0的系统时钟和相位信息；
以及，所述BBU0内的单板的OCXO输出所述第一时钟给所述BBU0内的单板的同步以太网时钟锁相环，所述同步以太网时钟锁相环输出同步以太网时钟并经过所述BBU0内的单板的接口芯片传输给所述BBU1内的单板；
以及，所述BBU0内的单板的1588时钟锁相环对所述BBU0的相位信息进行锁相处理后输出给所述BBU0内的单板的IEEE1588边界时钟；所述IEEE1588边界时钟输出IEEE1588时钟报文并经过所述BBU0内的单板的接口芯片传输给所述BBU1内的单板。
3.根据权利要求2所述的方法，其特征在于，所述BBU1内的单板利用所述BBU0的单板输出的同步以太网时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的频率同步，包括：
所述BBU1内的单板的接口芯片接收所述BBU0内的单板的接口芯片传输过来的同步以太网时钟，并将所述同步以太网时钟输出给所述BBU1内的单板的VCXO，由所述BBU1内的单板的VCXO输出所述第二时钟给所述BBU1内的单板的分频锁相器；
所述BBU1内的单板的分频锁相器输出所述BBU1的系统时钟和相位信息，从而实现所述BBU1的系统时钟与所述BBU0的系统时钟的频率同步。
4.根据权利要求3所述的方法，其特征在于，所述BBU1内的单板利用所述BBU0的单板输出的IEEE1588时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的时间同步，包括：
所述BBU1内的单板的接口芯片接收所述BBU0内的单板的接口芯片传输过来的IEEE1588时钟报文，并将所述IEEE1588时钟报文输出给所述BBU1内的单板的IEEE1588边界时钟；
所述IEEE1588边界时钟输出时钟信息给所述BBU1内的单板的中央处理单元，由所述中央处理单元输出时间调整值至所述BBU1内的单板的1588时钟锁相环；
所述BBU1内的单板的1588时钟锁相环输出所述BBU1的时钟相位信息给所述BBU1内的单板的分频锁相器，由所述BBU1内的单板的分频锁相器对所述BBU1的相位进行锁定，从而实现所述BBU1的系统时钟与所述BBU0的系统时钟的时间同步。
5.一种多模基站，其特征在于，所述多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，所述BBU0、BBU1内各叠加有至少一种制式的单板；所述BBU0内的单板、BBU1内的单板分别通过公共通用无线接口与共模的射频模块连接，其中：
所述BBU0内的单板，用于输出同步以太网时钟和IEEE1588时钟给所述BBU1内的单板；
所述BBU1内的单板，用于利用所述BBU0的单板输出的同步以太网时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的频率同步；以及利用所述BBU0的单板输出的IEEE1588时钟，实现所述BBU1内的单板的系统时钟和所述BBU0内的单板的系统时钟的时间同步；
所述BBU0内的部分单板的制式与所述BBU1内的部分单板的制式部分相同，正常情况下，所述BBU0内的所述部分单板的制式作为主用制式，而所述BBU1内的所述部分单板的制式作为备用制式。
6.根据权利要求5所述的多模基站，其特征在于，所述BBU0内的单板至少包括分频鉴相器、恒温晶体振荡器OCXO、压控振荡器VCXO、分频锁相器、同步以太网时钟锁相环、1588时钟锁相环、IEEE1588边界时钟以及接口芯片，其中：
所述BBU0内的单板的分频鉴相器，用于接收外部时钟源输入的时钟参考信号，并将所述时钟参考信号输入所述BBU0内的单板的恒温晶体振荡器OCXO；
所述BBU0内的单板的OCXO，用于接收所述BBU0内的单板的分频鉴相器输入的所述时钟参考信号，并输出第一时钟给所述BBU0内的单板的压控振荡器VCXO；
所述BBU0内的单板的VCXO，用于接收所述BBU0内的单板的OCXO输出的第一时钟，并输出第二时钟给所述BBU0内的单板的分频锁相器，其中，所述第二时钟的精度高于所述第一时钟；
所述BBU0内的单板的分频锁相器，用于接收所述BBU0内的单板的VCXO输出的第二时钟，并输出所述BBU0的系统时钟和相位信息；
所述BBU0内的单板的OCXO，还用于输出所述第一时钟给所述BBU0内的单板的同步以太网时钟锁相环；
所述BBU0内的单板的同步以太网时钟锁相环，用于接收所述BBU0内的单板的OCXO输出的所述第一时钟，并输出同步以太网时钟给所述BBU0内的单板的接口芯片；
所述BBU0内的单板的接口芯片，用于将所述BBU0内的单板的同步以太网时钟锁相环输出的同步以太网时钟传输给所述BBU1内的单板；
所述BBU0内的单板的1588时钟锁相环，用于对所述BBU0内的单板的分频锁相器输出的相位信息进行锁相处理后输出给所述BBU0内的单板的IEEE1588边界时钟；
所述BBU0内的单板的IEEE1588边界时钟，用于输出IEEE1588时钟报文给所述BBU0内的单板的接口芯片；
所述BBU0内的单板的接口芯片，还用于将所述BBU0内的单板的IEEE1588边界时钟输出的IEEE1588时钟报文传输给所述BBU1内的单板。
7.根据权利要求6所述的多模基站，其特征在于，所述BBU1内的单板至少包括接口芯片、VCXO、分频锁相器，其中：
所述BBU1内的单板的接口芯片，用于接收所述BBU0内的单板的接口芯片传输过来的同步以太网时钟，并将所述同步以太网时钟输出给所述BBU1内的单板的VCXO；
所述BBU1内的单板的VCXO，用于接收所述BBU1内的单板的接口芯片输出的所述同步以太网时钟，并输出所述第二时钟给所述BBU1内的单板的分频锁相器；
所述BBU1内的单板的分频锁相器，用于接收所述BBU1内的单板的VCXO输出的所述第二时钟，并输出所述BBU1的系统时钟和相位信息，从而实现所述BBU1的系统时钟与所述BBU0的系统时钟的频率同步。
8.根据权利要求7所述的多模基站，其特征在于，所述BBU1内的单板还包括IEEE1588边界时钟、中央处理单元、1588时钟锁相环，其中：
所述BBU1内的单板的接口芯片，还用于接收所述BBU0内的单板的接口芯片传输过来的IEEE1588时钟报文，并将所述IEEE1588时钟报文输出给所述BBU1内的单板的IEEE1588边界时钟；
所述IEEE1588边界时钟，用于接收所述BBU1内的单板的接口芯片输出的所述IEEE1588时钟报文，并输出时钟信息给所述BBU1内的单板的中央处理单元；
所述中央处理单元，用于接收所述IEEE1588边界时钟输出的时钟信息，并输出时间调整值至所述BBU1内的单板的1588时钟锁相环；
所述BBU1内的单板的1588时钟锁相环，用于接收所述中央处理单元输出的时间调整值，并输出所述BBU1的时钟相位信息给所述BBU1内的单板的分频锁相器；
所述BBU1内的单板的分频锁相器，用于接收所述BBU1内的单板的1588时钟锁相环输出的所述BBU1的时钟相位信息，并对所述BBU1的相位进行锁定，从而实现所述BBU1的系统时钟与所述BBU0的系统时钟的时间同步。
CN201210218385.XA 2012-06-28 2012-06-28 一种多模基站及其实现方法 Active CN102781090B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201210218385.XA CN102781090B (zh) 2012-06-28 2012-06-28 一种多模基站及其实现方法
EP13808648.3A EP2869662B1 (en) 2012-06-28 2013-06-28 Multi-mode base station and implementation method thereof
PCT/CN2013/078286 WO2014000681A1 (zh) 2012-06-28 2013-06-28 一种多模基站及其实现方法
US14/581,033 US9178689B2 (en) 2012-06-28 2014-12-23 Multimode base station and implementation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210218385.XA CN102781090B (zh) 2012-06-28 2012-06-28 一种多模基站及其实现方法

Publications (2)

Publication Number Publication Date
CN102781090A CN102781090A (zh) 2012-11-14
CN102781090B true CN102781090B (zh) 2015-01-21

Family

ID=47125801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210218385.XA Active CN102781090B (zh) 2012-06-28 2012-06-28 一种多模基站及其实现方法

Country Status (4)

Country Link
US (1) US9178689B2 (zh)
EP (1) EP2869662B1 (zh)
CN (1) CN102781090B (zh)
WO (1) WO2014000681A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301745A (zh) * 2015-05-22 2017-01-04 中兴通讯股份有限公司 主用主控板与备用主控板之间时间同步的方法及装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102781090B (zh) * 2012-06-28 2015-01-21 华为技术有限公司 一种多模基站及其实现方法
CN102869085B (zh) * 2012-09-12 2015-05-20 大唐移动通信设备有限公司 基站时钟同步系统和方法
CN103609157B (zh) * 2013-06-21 2017-09-29 华为技术有限公司 一种站点、第一设备及标准传输模块
CN104581737B (zh) * 2014-12-24 2021-05-25 中兴通讯股份有限公司 一种基带框、基站及单基带框实现多模基站的方法
CN108370612B (zh) * 2015-12-09 2020-11-06 华为技术有限公司 一种基带单元之间时钟同步的方法、装置及系统
CN106658763B (zh) * 2016-12-31 2023-06-13 南京泰通科技股份有限公司 主备全冗余的lte-r基站bbu
WO2018227346A1 (zh) * 2017-06-12 2018-12-20 华为技术有限公司 一种综合接入系统、配置方法和基带处理单元
CN112054866A (zh) * 2020-08-18 2020-12-08 南方电网科学研究院有限责任公司 具有时钟保持能力的时钟同步装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215559A (zh) * 2010-04-09 2011-10-12 上海华为技术有限公司 多模基站获取外部时钟信号的方法和多模基站
CN102448199A (zh) * 2010-09-30 2012-05-09 华为技术有限公司 多模基站及多模基站传输数据的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8014826B2 (en) * 2007-06-25 2011-09-06 Alcatel Lucent Base station and component configuration for versatile installation options
US20110103337A1 (en) * 2008-05-01 2011-05-05 Roderick Bryant Gps-based multi-mode synchronization and clocking femto-cells, pico-cells and macro base stations
EP2579678B1 (en) * 2010-05-31 2018-02-28 Huawei Technologies Co., Ltd. Base station and method for synchronizing clock thereof
CN102201910A (zh) * 2011-05-09 2011-09-28 中兴通讯股份有限公司 基于ieee1588协议调整频率的方法及网络装置
CN102404105A (zh) * 2011-12-14 2012-04-04 盛科网络（苏州）有限公司 以太网交换机上实现时间同步的装置及方法
US9001951B1 (en) * 2011-12-16 2015-04-07 Altera Corporation Techniques for transferring time information between clock domains
CN102781090B (zh) * 2012-06-28 2015-01-21 华为技术有限公司 一种多模基站及其实现方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215559A (zh) * 2010-04-09 2011-10-12 上海华为技术有限公司 多模基站获取外部时钟信号的方法和多模基站
CN102448199A (zh) * 2010-09-30 2012-05-09 华为技术有限公司 多模基站及多模基站传输数据的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301745A (zh) * 2015-05-22 2017-01-04 中兴通讯股份有限公司 主用主控板与备用主控板之间时间同步的方法及装置

Also Published As

Publication number Publication date
EP2869662A4 (en) 2015-06-10
EP2869662A1 (en) 2015-05-06
US20150110234A1 (en) 2015-04-23
US9178689B2 (en) 2015-11-03
EP2869662B1 (en) 2018-03-21
CN102781090A (zh) 2012-11-14
WO2014000681A1 (zh) 2014-01-03

Similar Documents

Publication Publication Date Title
CN102781090B (zh) 一种多模基站及其实现方法
CN102611491B (zh) 基站时钟装置、基站系统和时钟同步方法
CN105191142B (zh) 具有多相分频器和锁相环的本地振荡器(lo)生成器
CN104581737B (zh) 一种基带框、基站及单基带框实现多模基站的方法
CN101958710A (zh) 锁相环电路和通信装置
CN101754468B (zh) 移动终端及移动终端的时钟设计方法
CN102857931A (zh) 基站系统及通信网络组网方法
TWI407743B (zh) 在通信系統中處理信號的方法及系統
CN108370612B (zh) 一种基带单元之间时钟同步的方法、装置及系统
CN105681866A (zh) 一种vbo信号处理的方法及装置
CN103597887B (zh) 一种同步方法、设备及系统
CN100397928C (zh) 结合通用移动通信系统/全球移动通信系统/全球演进增强资料速率无线系统的控制方法及装置
WO2023125255A1 (zh) 通信方法、装置、系统及存储介质
US9332495B2 (en) Method and device of supporting arbitrary replacement of multiple data units
CN111757455A (zh) 调整下行发送定时的方法和通信装置
CN102316576A (zh) 一种无线基站时钟同步方法、系统、基带框和交换框
CN103686981A (zh) 多待或多通移动终端及其频偏调整方法
CN101951668B (zh) 双模终端选网前基本文件信息的读取方法及双模终端
CN102215559A (zh) 多模基站获取外部时钟信号的方法和多模基站
CN102714854B (zh) 时延调整方法和数据转换器
CN101938766A (zh) 基于双模基站的配置管理系统及方法、接入功能装置
CN112203348B (zh) 同步栅格处理方法与装置、终端和存储介质
EP3842893B1 (en) Apparatus for generating synchronized clock signals
CN104244470A (zh) 多制式基站及其信号收发方法和无线通信网络
CN102271424A (zh) 多模无线终端afc控制装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant