KR20230119215A - 클록 소스 선택 방법 및 장치 - Google Patents

클록 소스 선택 방법 및 장치 Download PDF

Info

Publication number
KR20230119215A
KR20230119215A KR1020237024243A KR20237024243A KR20230119215A KR 20230119215 A KR20230119215 A KR 20230119215A KR 1020237024243 A KR1020237024243 A KR 1020237024243A KR 20237024243 A KR20237024243 A KR 20237024243A KR 20230119215 A KR20230119215 A KR 20230119215A
Authority
KR
South Korea
Prior art keywords
network device
port
clock
state
synchronization
Prior art date
Application number
KR1020237024243A
Other languages
English (en)
Inventor
야웨이 장
징페이 류
송얀 첸
콩 첸
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20230119215A publication Critical patent/KR20230119215A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 출원은 클록 소스를 선택하는 방법 및 장치를 개시하며 통신 분야에 속한다. 방법은 다음을 포함한다: 제1 네트워크 디바이스는 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득한다. 제1 네트워크 디바이스는 동기화 오프셋 데이터에 기초하여 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조할지 여부를 결정한다. 본 출원에서는 더 높은 품질의 클록 소스를 자동으로 선택하여 운영 및 유지관리 효율성을 향상시킬 수 있다.

Description

클록 소스 선택 방법 및 장치
본 출원은 2020년 12월 18일에 출원되고, 제목이 "METHOD AND APPARATUS FOR SELECTING CLOCK SOURCE"인 중국 특허 출원 번호 202011507206.5에 대한 우선권을 주장하며, 이는 전체 내용이 여기에 참조로 포함된다.
기술 분야
본 출원은 통신 분야에 관한 것으로, 특히 클록 소스를 선택하는 방법 및 장치에 관한 것이다.
5G 네트워크는 복수의 클록 소스를 포함하며, 각각의 클록 소스는 다른 클록 소스와 품질이 상이하다. 5G 네트워크의 네트워크 요소는 클록 소스를 선택하고 선택한 클록 소스와 동기화된다. 일반적으로 네트워크 요소는 더 높은 품질의 클록 소스를 선택하고 클록 소스와 동기화된다.
네트워크 요소가 클록 소스와 동기화될 때, 클록 소스는 실패할 수 있다. 결과적으로 네트워크 요소는 품질이 낮은 클록 소스를 다시 선택하고 클록 소스와 동기화한다. 더 높은 품질의 클록 소스가 복구된 후, 운영 및 유지관리 인력은 네트워크 요소를 트리거하여 클록 소스와 동기화해야 한다. 네트워크 요소가 동기화를 위해 더 높은 품질의 클록 소스를 자동으로 선택할 수 없기 때문에 운영 및 유지관리 효율성이 낮다.
본 출원은 더 높은 품질을 갖는 클록 소스의 자동 선택을 구현하고 운영 및 유지관리 효율을 개선하기 위해 클록 소스를 선택하는 방법 및 장치를 제공한다. 기술 솔루션은 다음과 같다.
제1 측면에 따르면, 본 출원은 클록 소스를 선택하는 방법을 제공한다. 이 방법에서, 제1 네트워크 디바이스는 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득한다. 제1 네트워크 디바이스는 동기화 오프셋 데이터에 기초하여 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조할지 여부를 결정한다.
전술한 솔루현에서, 제1 네트워크 디바이스는 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 시간 오프셋을 자동으로 획득하고, 시간 오프셋에 기초하여 제1 포트에서 수신한 클록 입력 신호가 복구되는지 여부를 결정한다. 클록 입력 신호가 복구된다고 결정하면, 제1 네트워크 디바이스는 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조한다. 이와 같이, 제1 포트와 통신하는 제2 네트워크 디바이스, 클록 소스 또는 제1 포트에 연결된 링크의 장애가 복구된 후, 제1 네트워크 디바이스는 자동으로 상황을 검출하고 클록 소스 선택 동안 제1 포트를 참조 대상으로 사용하여 동기화를 위해 더 높은 품질의 클록 소스를 적시에 자동으로 선택하고, 이로써 운영 및 유지관리 효율성을 향상시킨다.
가능한 구현에서, 동기화 오프셋 데이터가 오프셋 임계값보다 작을 경우, 제1 네트워크 디바이스는 클록 소스 선택 동안, 제1 포트에서 수신한 클록 정보를 참조한다. 동기화 오프셋 데이터가 오프셋 임계값보다 작은 경우, 이는 제1 포트에서 수신한 클록 입력 신호가 복구됨을 나타낸다. 제1 네트워크 디바이스는 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조하여 동기화를 위해 더 높은 품질의 클록 소스를 적시에 자동으로 선택하고, 이로써 운영 및 유지관리 효율성을 향상시킨다.
다른 가능한 구현에서, 제1 포트의 포트 속성은 태그 정보를 포함하고, 태그 정보는 제1 포트가 클록 동기화 실패 상태에 있음을 나타낸다. 동기화 오프셋 데이터가 오프셋 임계값보다 작은 경우, 제1 네트워크 디바이스는 제1 포트가 클록 동기화 정상 상태에 있음을 나타내도록 태그 정보를 설정한다. 제1 포트가 클록 동기화 정상 상태에 있을 경우, 제1 네트워크 디바이스는 클록 소스 선택 동안에만 제1 포트가 수신한 클록 정보를 참조한다. 따라서, 제1 네트워크 디바이스는 제1 네트워크 디바이스가 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조하도록 보장하기 위해 제1 포트가 클록 동기화 정상 상태에 있음을 나타내도록 태그 정보를 설정한다.
다른 가능한 구현에서, 제1 네트워크 디바이스는 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 데이터를 획득하고, 여기서 제1 포트의 상태는 제1 상태이다. 제1 네트워크 디바이스는 동기화 데이터에 기초하여 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득한다. 제1 포트의 상태가 제1 상태이기 때문에 동기화 데이터는 제1 포트를 통해 획득될 수 있으며, 동기화 오프셋 데이터는 정확하게 추가 획득될 수 있다.
다른 가능한 구현에서, 제1 상태는 슬레이브(Slave) 상태, 마스터(Master) 상태, 모니터(Monitor) 상태 또는 패시브(Passive) 상태를 포함한다. 이러한 방식으로, 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 데이터가 제1 포트를 통해 획득될 수 있음이 보장된다.
다른 가능한 구현에서, 제1 네트워크 디바이스는 제1 포트의 상태를 제1 상태로 설정한다. 이러한 방식으로, 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 데이터가 제1 포트를 통해 획득될 수 있음이 보장된다.
다른 가능한 구현에서, 제1 네트워크 디바이스는 주기적으로 제1 포트의 상태를 제1 상태로 설정하고, 여기서 제1 상태는 슬레이브 상태, 모니터 상태 또는 수동 상태를 포함한다. 이러한 방식으로, 제1 포트의 상태가 제1 상태로 변경된 경우에만 동기화 데이터를 획득하므로, 제1 네트워크 디바이스는 제1 포트를 통해 동기화 데이터를 실시간으로 획득할 필요가 없으므로 제1 네트워크 디바이스의 네트워크 리소스 및 컴퓨팅 리소스의 점유를 줄일 수 있다.
다른 가능한 구현에서, 제1 상태가 슬레이브 상태일 때, 제1 네트워크 디바이스는 제1 포트의 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록이 조정되지 않도록 제어한다. 이러한 방식으로, 제1 포트에서 수신된 클록 입력 신호가 복구되기 전에 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정하여 발생하는 동기화 오류를 방지할 수 있다.
다른 가능한 구현에서, 제1 네트워크 디바이스는 제2 네트워크 디바이스에 의해 송신된 동기화(Sync) 패킷을 수신하고, Sync 패킷은 제2 네트워크 디바이스가 Sync 패킷을 송신하는 송신 시간 T1을 포함하고, Sync 패킷이 수신되는 수신 시간 T2를 결정한다. 제1 네트워크 디바이스는 지연 요청(Delay_Req) 패킷을 제2 네트워크 디바이스로 송신하고, Delay_Req 패킷이 송신되는 송신 시간 T3을 결정한다. 제1 네트워크 디바이스는 제2 네트워크 디바이스에 의해 송신된 지연 응답(Delay_Resp) 패킷을 수신하고, 여기서 Delay_Resp 패킷은 제2 네트워크 디바이스가 Delay_Req 패킷을 수신하는 수신 시간 T4를 포함하며 동기화 데이터는 T1, T2, T3 및 T4 중 몇 개를 포함한다.
다른 가능한 구현에서, 동기화 오프셋 데이터는 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 시간 오프셋을 포함한다.
다른 가능한 구현에서, 제1 네트워크 디바이스는 제1 포트를 통해 제2 네트워크 디바이스에 의해 송신된 제1 물리적 클록 신호를 수신한다. 제1 네트워크 디바이스는 제1 물리적 클록 신호 및 제2 물리적 클록 신호에 기초하여 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 주파수 오프셋을 획득하며, 제2 물리적 클록 신호는 제1 네트워크 디바이스의 로컬 신호이다. 주파수 오프셋은 동기화 오프셋 데이터이다. 이러한 방식으로, 주파수 오프셋에 기초하여 제1 포트에서 수신한 물리적 클록 신호의 복구 여부를 판단할 수 있다.
다른 가능한 구현에서, 제1 네트워크 디바이스는 제1 물리적 클록 신호에 기초하여 조정되지 않도록 제1 네트워크 디바이스의 클록을 제어한다. 이러한 방식으로, 제1 포트에서 수신한 물리적 클록 신호가 복구되기 전에, 제1 포트에서 수신한 물리적 클록 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정하여 발생하는 동기화 오류를 방지할 수 있다.
제2 측면에 따르면, 본 출원은 제1 측면에서 제1 네트워크 디바이스에 의해 수행되는 방법 또는 제1 측면의 임의의 가능한 구현을 수행하도록 구성된 클록 소스를 선택하기 위한 장치를 제공한다. 구체적으로, 장치는 제1 양상 또는 제1 양상의 임의의 가능한 구현에서 제1 네트워크 디바이스에 의해 수행되는 방법을 수행하도록 구성된 유닛을 포함한다.
제3 측면에 따르면, 본 출원은 클록 소스를 선택하기 위한 장치를 제공하며, 이 장치는 트랜시버, 프로세서 및 메모리를 포함한다. 트랜시버, 프로세서 및 메모리는 내부 연결을 통해 연결될 수 있다. 메모리는 프로그램을 저장하도록 구성되고, 프로세서는 메모리의 프로그램을 실행하고 트랜시버와 협력하여 장치가 제1 측면에서 제1 네트워크 디바이스에 의해 수행되는 방법 또는 제1 측면의 임의의 가능한 구현을 완료하도록 구성된다.
제4 측면에 따르면, 본 출원은 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 저장 매체에 저장된 프로그램을 포함하고, 이 프로그램은 제1 측면 또는 제1 측면의 임의의 가능한 구현에서 방법을 구현하기 위해 장치에 의해 로딩된다.
제5 측면에 따르면, 본 출원은 프로그램을 저장하도록 구성된 컴퓨터 판독 가능 저장 매체를 제공하고, 프로그램은 디바이스에 의해 로딩되어 제1 측면의 방법 또는 제1 측면의 임의의 가능한 구현을 수행한다.
도 1은 본 출원의 실시예에 따른 네트워크 아키텍처의 개략도이다.
도 2는 본 출원의 실시예에 따른 제1 네트워크 디바이스의 구조에 대한 개략도이다.
도 3은 본 출원의 실시예에 따른 클록 소스를 선택하기 위한 방법의 흐름도이다.
도 4는 본 출원의 실시예에 따른 클록 소스를 선택하기 위한 다른 방법의 흐름도이다.
도 5는 본 출원의 실시예에 따른 제1 물리적 클록 신호 및 제2 물리적 클록 신호의 개략도이다.
도 6은 본 출원의 실시예에 따른 클록 소스를 선택하기 위한 장치의 구조의 개략도이다.
도 7은 본 출원의 실시예에 따른 클록 소스를 선택하기 위한 다른 장치의 구조의 개략도이다.
다음은 첨부된 도면을 참조하여 본 출원의 실시예를 더 상세히 설명한다.
다음은 본 출원의 개념에 대한 간략한 소개이다.
동기화 오프셋 데이터는 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 오프셋을 설명하기 위한 것으로, 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 시간 오프셋 또는 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 주파수 오프셋을 포함한다.
오프셋 임계값은 시간 오프셋 임계값 또는 주파수 오프셋 임계값을 포함한다.
제1 포트는 제2 네트워크 디바이스와 통신하기 위한 제1 네트워크 디바이스 상의 포트이다.
제1 상태는 제1 포트가 있는 상태이다. 제1 포트가 제1 상태에 있을 때, 제1 포트는 지연 요청(delay request, Delay Req) 패킷을 제2 네트워크 디바이스로 송신할 수 있고/있거나 Delay Req 패킷에 대한 응답으로 제2 네트워크 디바이스에 의해 송신된 지연 응답(delay response, Delay Resp) 패킷을 수신한다.
도 1을 참조한다. 본 출원은 다음을 포함하는 네트워크 아키텍처(100)를 제공한다:
제1 네트워크 디바이스 및 적어도 하나의 제2 네트워크 디바이스를 포함하며, 제2 네트워크 디바이스 각각은 제1 네트워크 디바이스와 통신한다.
제1 네트워크 디바이스는 적어도 하나의 포트를 포함하고, 제2 네트워크 디바이스 각각은 제1 네트워크 디바이스의 하나의 포트와 통신한다.
제2 네트워크 디바이스 각각은 클록 정보, 시간, 물리적 클록 신호 등을 포함하는 데이터를 송신하도록 구성된다. 클록 정보는 클록 소스 품질을 나타내는 클록 레벨과 같은 정보를 포함한다. 선택적으로, 클록 정보는 제2 네트워크 디바이스가 송신한 공지(Announce) 패킷에 포함된 클록 정보 또는 제2 네트워크 디바이스가 송신한 동기화 상태 메시지(synchronization status message, SSM) 패킷에 포함된 클록 정보일 수 있다.
시간은 제2 네트워크 디바이스의 송신을 위한 시간으로, 제2 네트워크 디바이스가 송신하는 동기화(Sync) 패킷에 실린 시간, 제2 네트워크가 송신한 Delay Resp 패킷에 실린 시간 등을 포함한다.
제2 네트워크 디바이스 각각에 대해, 제2 네트워크 디바이스는 제1 네트워크 디바이스에 직접 연결되거나, 제2 네트워크 디바이스와 제1 네트워크 디바이스 사이의 링크가 적어도 하나의 다른 네트워크 디바이스를 경유하지만, 적어도 다른 하나의 네트워크 디바이스 각각은 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이에서 패킷을 투명하게 송신한다.
제2 네트워크 디바이스는 클록 소스이거나, 제1 네트워크 디바이스와 클록 소스 사이의 링크가 통과하는 네트워크 디바이스일 수 있다.
제1 네트워크 디바이스는 제1 네트워크 디바이스의 각각의 포트를 통해 클록 정보를 수신하고, 각 포트에서 수신한 클록 정보에 기초하여 클록 소스 선택 동작을 수행할 수 있다. 제1 네트워크 디바이스는 클록 소스 선택 동작을 수행한 후 포트를 선택한다. 설명의 편의를 위해 선택된 포트를 제1 포트라 하고, 제1 포트와 통신하는 제2 네트워크 디바이스를 제2 네트워크 디바이스 1라 한다. 제1 포트가 수신한 클록 정보가 나타내는 클록 소스는 최고의 품질을 가지고 있다. 이 경우에, 제1 포트의 상태는 슬레이브(Slave) 상태이다. 제1 네트워크 디바이스는 슬레이브 상태에서 제1 포트를 통해 클록 입력 신호를 수신하며, 클록 입력 신호는 시간 또는 제2 네트워크 디바이스 1이 송신 물리적 클록 신호를 포함할 수 있으며, 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정하여 제1 네트워크 디바이스의 클록 시간과 제2 네트워크 디바이스 1의 클록 시간 사이의 동기화 또는 제1 네트워크 디바이스의 클록의 주파수와 제2 네트워크 디바이스 1의 클록의 주파수 사이의 동기화를 달성한다.
선택적으로, 클록 입력 신호가 송신을 위한 제2 네트워크 디바이스 1의 시간을 포함할 때, 송신을 위한 제2 네트워크 디바이스 1의 시간은 제2 네트워크 디바이스 1에 의해 송신된 Sync 패킷에 실린 시간 및 제2 네트워크 디바이스 1에 의해 송신된 Delay Resp 패킷에 실린 시간을 포함한다. 제1 네트워크 디바이스는 제1 네트워크 디바이스의 시간 및 제2 네트워크 디바이스 1의 시간 사이의 동기화를 획득하도록 송신을 위한 제2 네트워크 디바이스 1의 시간에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
구현 중에, 제1 네트워크 디바이스는 제1 포트를 통해 제2 네트워크 디바이스 1에 의해 송신된 제1 Sync 패킷을 수신하고, 여기서 제2 네트워크 디바이스 1는 정기적으로 또는 비정기적으로 Sync 패킷을 송신하며, 제1 Sync 패킷은 현재 제2 네트워크 디바이스 1에 의해 송신되는 Sync 패킷이고, 제1 Sync 패킷은 제2 네트워크 디바이스 1이 제1 Sync 패킷을 송신하는 송신 시간 Ta를 포함한다. 제1 네트워크 디바이스는 제1 Sync 패킷을 수신한 수신 시간 Tb를 획득하고, 제1 Delay Req 패킷을 제1 포트를 통해 제2 네트워크 디바이스 1로 송신하고, 제1 Delay Req 패킷을 송신한 송신 시간 Tc를 획득한다. 제1 네트워크 디바이스는 제1 Delay Req 패킷에 응답하여 제2 네트워크 디바이스 1이 송신한 제1 Delay Req 패킷을 제1 포트를 통해 수신하며, 여기서 제1 Delay Resp 패킷은 제2 네트워크 디바이스 1이 제1 Delay Req 패킷을 수신하는 수신 시간 Td를 포함한다. 제1 네트워크 디바이스는 Ta, Tb, Tc 및/또는 Td에 기초하여 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 시간 오프셋을 계산하고, 시간 오프셋에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
선택적으로, 클록 입력 신호가 제2 네트워크 디바이스 1에 의해 송신된 물리적 클록 신호를 포함할 때, 제1 네트워크 디바이스는 물리적 클록 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정하여, 제1 네트워크 디바이스의 클록 및 제2 네트워크 디바이스 1의 클록의 주파수를 획득한다.
예를 들어, 도 1에 도시된 바와 같이, 제1 네트워크 디바이스는 포트 1 및 포트 2를 포함하고, 적어도 하나의 제2 네트워크 디바이스는 제2 네트워크 디바이스 1 및 제2 네트워크 디바이스 2와 통신한다. 제2 네트워크 디바이스 1은 포트 1과 통신하고, 제2 네트워크 디바이스 2는 포트 2와 통신한다. 제 1 네트워크 디바이스는 포트 1을 통해 제 2 네트워크 디바이스 1이 송신한 클록 정보 1을 수신하고, 포트 2를 통해 제 2 네트워크 디바이스 2가 송신한 클록 정보 2를 수신하며, 클록 정보 1 및 클록 정보 2에 기초하여 클록 소스 선택 동작을 수행한다. 클록 소스 선택 동작이 수행된 후 포트 1이 선택되고 포트 1의 상태가 슬레이브 상태라고 가정하면, 제1 네트워크 디바이스는 포트 1을 통해 클록 입력 신호를 수신하고, 클록 입력 신호는 시간 또는 제2 네트워크 디바이스 1에 의해 송신된 물리적 클록 신호일 수 있으며, 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정하여 제1 네트워크 디바이스의 클록과 제2 네트워크 디바이스 1의 클록 사이의 시간 동기화를 구현하거나 또는 제1 네트워크 디바이스의 클록과 제2 네트워크 디바이스 1의 클록 사이의 주파수 동기화를 구현한다.
제1 포트에서 수신한 클록 입력 신호는 점프할 수 있고, 제1 네트워크 디바이스로 하여금 제1 포트의 포트 속성에 태그 정보를 포함하게 하며, 태그 정보는 제1 포트가 클록 동기화 실패 상태에 있음을 나타낸다. 이 경우, 제1 네트워크 디바이스는 제1 포트를 제외한 포트에서 클록 소스 선택 동작을 수행하여 포트를 재선택한다. 설명의 편의를 위해, 선택된 포트를 제2 포트라 하고, 제2 포트와 통신하는 제2 네트워크 디바이스를 제2 네트워크 디바이스 2라 한다. 제2 포트의 상태는 슬레이브 상태이고 제1 포트의 상태는 비슬레이브 상태로 변경된다. 제1 네트워크 디바이스는 제2 포트를 통해 클록 입력 신호를 수신하고, 클록 입력 신호는 시간 또는 제2 네트워크 디바이스 2가 보낸 물리적 클록 신호를 포함하며, 수신된 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
선택적으로, 태그 정보는 패킷 타이밍 신호 실패(packet timing signal fail, PTSF) 태그이다.
클록 입력 신호가 점프한다는 것은 클록 입력 신호가 송신하는 제2 네트워크 디바이스 1의 시간일 때, 송신을 위해 제2 네트워크 디바이스 1이 송신한 시간에 기초하여 제1 네트워크 디바이스에 의해 획득된 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 오프셋이 시간 오프셋 임계값을 초과하거나; 또는 클록 입력 신호가 제2 네트워크 디바이스 1이 보낸 물리적 클록 신호인 경우, 제1 포트에서 수신한 물리적 클록 신호의 위상과 마지막으로 수신한 물리적 클록 신호의 위상 사이의 위상차가 위상차 임계값을 초과한다.
제1 네트워크 디바이스에 대해, 제1 네트워크 디바이스의 구조가 복수 개일 수 있다. 다음은 제1 네트워크 디바이스의 예를 제공한다. 도 2를 참조하면, 본 출원의 실시예는 제1 네트워크 디바이스를 제공한다. 제1 네트워크 디바이스는 예시일 뿐이며, 다른 예시는 열거되지 않는다.
제1 네트워크 디바이스는 메인 제어 보드 및 적어도 하나의 인터페이스 보드를 포함한다. 메인 제어 보드는 각각의 인터페이스 보드와 통신하고, 각각의 인터페이스 보드는 복수의 포트를 포함하며, 인터페이스 보드의 각각의 포트는 하나의 제2 네트워크 디바이스와 통신한다. 제2 네트워크 디바이스는 데이터를 제1 네트워크 디바이스로 송신하고, 데이터는 클록 정보, 물리적 클록 신호 등을 포함한다.
적어도 하나의 인터페이스 보드 각각에 대해, 인터페이스 보드의 각각의 포트는 클록 정보를 수신할 수 있고, 제1 네트워크 디바이스는 인터페이스 보드의 각각의 포트가 수신한 클록 정보에 기초하여 클록 소스 선택 동작을 수행하며, 제1 포트로서 하나의 포트를 선택한다. 인터페이스 보드는 제1 포트에서 수신한 물리적 클록 신호를 메인 제어 보드로 송신한다. 이와 같이, 메인 제어 보드는 각 인터페이스 보드로부터 송신되는 물리적 클록 신호를 수신하고, 수신된 물리적 클록 신호 중에서 최적의 물리적 클록 신호를 선택하며, 최상의 물리적 클록 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정할 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 제1 네트워크 디바이스는 메인 제어 보드, 인터페이스 보드 1 및 인터페이스 보드 2를 포함한다. 메인 제어 보드는 인터페이스 보드 1 및 인터페이스 보드 2와 별도로 통신한다. 인터페이스 보드 1은 포트 1 및 포트 2를 포함하고, 인터페이스 보드 2는 포트 3 및 포트 4를 포함한다. 인터페이스 보드 1의 포트 1 및 포트 2는 각각 제2 네트워크 디바이스 1 및 제2 네트워크 디바이스 2와 통신하고, 인터페이스 보드 2의 포트 3 및 포트 4는 각각 제2 네트워크 디바이스 3 및 제2 네트워크 디바이스 4와 통신한다.
인터페이스 보드 1의 경우, 인터페이스 보드 1의 포트 1은 제2 네트워크 디바이스 1이 송신하는 클록 정보 1을 수신하고, 인터페이스 보드 1의 포트 2는 제2 네트워크 디바이스 2가 송신하는 클록 정보 2를 수신한다. 제1 네트워크 디바이스는 클록 정보 1과 클록 정보 2에 기초하여 클록 소스 선택 동작을 수행한다. 포트 1이 선택되면 인터페이스 보드 1은 포트 1에서 수신한 물리적 클록 신호를 메인 제어 보드로 보낸다.
인터페이스 보드 2의 경우, 인터페이스 보드 2의 포트 3는 제2 네트워크 디바이스 3이 송신하는 클록 정보 3을 수신하고, 인터페이스 보드 2의 포트 4는 제2 네트워크 디바이스 4가 송신하는 클록 정보 4를 수신한다. 제1 네트워크 디바이스는 클록 정보 3과 클록 정보 4에 기초하여 클록 소스 선택 동작을 수행한다. 포트 3이 선택되면 인터페이스 보드 2는 포트 3에서 수신한 물리적 클록 신호를 메인 제어 보드로 보낸다. 메인 제어 보드는 인터페이스 보드 1에서 보낸 물리적 클록 신호와 인터페이스 보드 2에서 송신한 물리적 클록 신호를 수신하고, 수신된 두 개의 물리적 클록 신호 중에서 최상의(best) 물리적 클록 신호를 선택하고 최상의물리적 클록 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
각각의 인터페이스 보드에 대해, 인터페이스 보드 상의 제1 인터페이스에 의해 수신되는 물리적 클록 신호의 위상이 점프할 수 있다. 그 결과, 제1 네트워크 디바이스는 제1 포트의 포트 속성 내에 태그 정보를 포함하고, 태그 정보는 제1 포트가 클록 동기화 실패 상태임을 나타낸다. 이 경우, 제1 네트워크 디바이스는 인터페이스 보드에서 제1 포트를 제외한 포트에 대해 클록 소스 선택 동작을 수행하여 포트를 재선택한다. 설명의 편의를 위해 선택한 포트를 제2 포트라고 한다. 인터페이스 보드는 제2 포트에서 수신한 물리적 클록 신호를 메인 제어 보드로 송신하여 메인 제어 보드는 각 인터페이스 보드에서 송신한 물리적 클록 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
제1 포트의 경우, 제1 포트가 수신한 클록 입력 신호가 점프하는 이유는 제1 포트와 통신하는 제2 네트워크 디바이스 1이 실패하거나, 제1 포트와 제2 네트워크 디바이스 1 사이의 링크가 실패하기 때문일 수 있거나, 또는 제2 네트워크 디바이스 1이 제1 포트와 클록 소스 사이의 링크가 통과하는 네트워크 디바이스인 경우 클록 소스가 실패한다. 기술 담당자가 장애를 복구할 수 있다. 기술 담당자가 장애를 복구한 후, 제1 네트워크 디바이스는 다음 실시예 중 어느 하나에 기초하여 클록 소스 선택 동작을 수행하고, 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 클록 소스 선택을 위한 참조 대상으로 사용한다.
선택적으로, 제1 네트워크 디바이스는 네트워크 요소일 수 있으며, 예를 들어 스위치, 라우터, 기지국, 게이트웨이, 광 전송 네트워크(optical transport network, OTN), 광 회선 단말(optical line terminal, OLT) 또는 광 네트워크 유닛(otptical network unit, ONU)일 수 있다.
도 3을 참조하면, 본 출원의 실시예는 클록 소스를 선택하는 방법을 제공한다. 이 방법은 도 1에 도시된 네트워크 아키텍처(100)에 적용될 수 있고, 다음 단계를 포함한다.
단계 301: 제1 네트워크 디바이스는 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 시간 오프셋을 획득한다.
301 단계에서 제1 네트워크 디바이스는 다음과 같은 3011, 3012 동작을 수행하여 시간 오프셋을 획득한다.
3011: 제1 네트워크 디바이스는 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 데이터를 획득하며, 여기서 제1 포트의 상태는 제1 상태이다.
제1 네트워크 디바이스는 제1 포트에서 수신한 클록 입력 신호가 점프하는 것을 검출하면, 제1 네트워크 디바이스는 제1 포트의 상태를 제1 상태로 설정하고, 제1 상태인 제1 포트의 상태를 변화시키지 않고 유지할 수 있다. 이 경우에, 제1 상태는 마스터(Master) 상태, 모니터(Monitor) 상태 또는 패시브(Passive) 상태를 포함한다. 이러한 방식으로, 제1 네트워크 디바이스는 제1 상태의 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 데이터를 실시간으로 획득할 수 있다.
또는, 제1 네트워크 디바이스는 제1 포트가 수신한 클록 입력 신호가 점프하는 것을 검출하면, 제1 네트워크 디바이스는 제1 포트의 상태를 마스터 상태로 설정하고, 이후 제1 네트워크 디바이스는 주기적으로 제1 포트의 상태를 제1 상태로 설정할 수 있다. 이 경우에, 제1 상태는 슬레이브 상태, 모니터 상태 또는 패시브 상태를 포함한다. 이러한 방식으로, 제1 네트워크 디바이스는 제1 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 데이터를 주기적으로 획득할 수 있다. 이러한 방식으로, 제1 네트워크 디바이스의 부하가 감소될 수 있고, 제1 네트워크 디바이스의 네트워크 리소스 및 컴퓨팅 리소스가 더 적게 점유될 수 있다.
제1 네트워크 디바이스가 제1 포트에서 수신한 클록 입력 신호가 점프하는 것을 검출할 때, 제1 네트워크 디바이스는 제2 포트를 선택하기 위해 클록 소스 선택 동작을 수행할 수 있다는 점에 유의해야 한다. 이때 제2 포트의 상태는 슬레이브 상태이다. 제1 네트워크 디바이스는 제2 포트에서 수신한 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정하고, 클록 입력 신호는 제2 포트와 통신하는 제2 네트워크 디바이스 2에 의해 송신된 물리적 클록 신호 또는 송신을 위한 제2 네트워크 디바이스 2의 시간을 포함한다.
예를 들어, 제1 포트가 포트 1이라고 가정하는, 도 1에 도시된 네트워크 아키텍처(100)의 예에서, 포트 1이 수신한 클록 입력 신호가 점프하면, 제1 네트워크 디바이스는 포트 1의 포트 속성에 태그 정보를 포함하고, 태그 정보는 포트 1이 클록 동기화 실패 상태임을 나타낸다. 이 경우, 제1 네트워크 디바이스는 클록 소스 선택 동작을 수행하고, 포트 2를 선택한다. 포트 2의 상태는 슬레이브 상태로 변경된다. 제1 네트워크 디바이스는 포트 2에서 수신한 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
선택적으로, 제1 네트워크 디바이스는 다음의 (1) 내지 (3) 동작을 수행함으로써 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 동기화 데이터를 획득하고, 이는 다음과 같다.
(1) 제1 네트워크 디바이스는 제2 네트워크 디바이스 1에 의해 송신된 제2 Sync 패킷을 수신하고, 여기서 제2 Sync 패킷은 제2 네트워크 디바이스 1이 제2 Sync 패킷을 송신하는 송신 시간 T1을 포함하고, 제2 Sync 패킷이 수신되는 수신 시간 T2를 결정한다.
제2 네트워크 디바이스 1는 정기적 또는 비정기적으로 Sync 패킷을 송신하며, 제2 Sync 패킷은 현재 제2 네트워크 디바이스 1이 송신하고 있는 Sync 패킷이다. 제1 포트의 제1 상태가 슬레이브 상태, 마스터 상태, 모니터 상태 또는 패시브 상태인 경우, 제1 네트워크 디바이스는 제1 포트를 통해 제2 네트워크 디바이스 1에서 보낸 제2 Sync 패킷을 수신할 수 있다.
(2) 제1 네트워크 디바이스는 제2 Delay_Req 패킷을 제2 네트워크 디바이스 1로 송신하고, 제2 Delay_Req 패킷이 송신되는 송신 시간(T3)을 결정한다.
(2) 동작에서, 제1 네트워크 디바이스는 제1 상태에서 제1 포트를 통해 제2 Delay_Req 패킷을 제2 네트워크 디바이스 1로 송신한다.
제1 포트의 상태가 제1 상태인 경우, 제1 상태는 마스터 상태, 모니터 상태 또는 패시브 상태를 포함한다. 제1 상태가 마스터 상태인 경우, 마스터 상태는 기존 표준에서 정의된 마스터 상태와 상이하며, 마스터 상태에 있는 제1 포트는 제2 Delay_Req 패킷을 제2 네트워크 디바이스 1로 송신하고, 제2 Delay_Req 패킷에 응답하여 제2 네트워크 디바이스 1에 의해 송신된 제2 Delay_Resp를 수신할 수 있다. 제1 상태가 모니터 상태 또는 패시브 상태일 때, 모니터 상태 또는 패시브 상태의 제1 포트는 제2 Delay_Req 패킷을 제2 네트워크 디바이스 1로 송신할 수 있고, 제2 Delay_Req 패킷에 응답하여 제2 네트워크 디바이스 1이 송신하는 제2 Delay_Resp 패킷을 수신할 수 있다.
제1 포트의 상태가 주기적으로 제1 상태로 설정되는 경우, 제1 상태는 슬레이브 상태, 모니터 상태 또는 패시브 상태를 포함한다. 이 경우, 제1 네트워크 디바이스가 제1 포트에서 수신한 클록 입력 신호가 점프하는 것을 검출하면, 제1 네트워크 디바이스는 제1 포트의 상태를 마스터 상태로 설정하고, 마스터 상태의 제1 포트는 제2 Delay_Req 패킷을 제2 네트워크 디바이스 1로 보낼 수 없으며 제2 Delay_Req 패킷에 응답하여 제2 네트워크 디바이스가 송신한 제2 Delay_Req 패킷을 수신할 수 없다. 이 경우 (2)의 동작을 수행하기 전에 제1 포트의 상태를 제1 상태로 설정해야 한다.
제1 상태가 마스터 상태, 모니터 상태 또는 패시브 상태일 경우, 제1 네트워크 디바이스의 제2 포트 상태는 여전히 슬레이브 상태일 수 있고, 제1 네트워크 디바이스는 여전히 제2 포트에서 수신한 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정한다는 점을 유의해야 한다. 제1 상태가 슬레이브 상태인 경우, 즉, 제1 네트워크 디바이스가 제1 포트의 상태를 슬레이브 상태로 설정한 경우, 제2 포트의 상태는 슬레이브 상태가 아닐 수 있다. 이 경우, 제1 네트워크 디바이스는 제1 포트에서 수신한 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록이 조정되지 않도록 제어할 필요가 있다. 따라서, 다음과 같은 경우는 방지된다: 제1 네트워크 디바이스의 클록이 제2 네트워크 디바이스 1과 동기화되기 때문에 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 시간 오프셋을 정확하게 획득할 수 없다.
(3) 제1 네트워크 디바이스는 제2 네트워크 디바이스 1이 보낸 제2 Delay_Resp 패킷을 수신하는 데, 여기서 제2 Delay_Resp 패킷은 제2 네트워크 디바이스 1이 제2 Delay_Req 패킷을 수신하는 수신 시간 T4를 포함한다.
(3) 동작에서, 제1 네트워크 디바이스는 제2 네트워크 디바이스 1이 보낸 제2 Delay_Resp 패킷을 제1 포트를 통해 수신하며, 여기서 동기화 데이터는 T1, T2, T3, T4 중 몇 개를 포함한다.
3012: 제1 네트워크 디바이스가 동기화 데이터에 기초하여 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 시간 오프셋을 획득한다.
시간 오프셋은 [(T2-T1)-(T4-T3)]/2와 같거나, 시간 오프셋은 T4-T3-delay와 같거나, 시간 오프셋은 T4-T3과 같다. 지연(delay)은 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 지연이며, 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 링크의 길이에 기초한다.
링크의 길이는 제1 네트워크 디바이스에 대해 미리 구성될 수 있다. 링크는 광섬유 등일 수 있다.
단계 302: 제1 네트워크 디바이스는 시간 오프셋에 기초하여 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조할지 여부를 결정한다.
시간 오프셋이 시간 오프셋 임계값 이하인 경우, 제1 네트워크 디바이스는 제1 포트에서 수신한 클록 입력 신호가 복구된 것(즉, 클록 입력 신호가 더 이상 점프하지 않는 것)으로 결정하고, 클록 소스 선택 중에 제1 포트에서 수신한 클록 정보를 참조한다.
시간 오프셋이 시간 오프셋 임계값 이하인 경우, 제1 네트워크 디바이스는 제1 포트에서 수신한 클록 정보 및 제1 네트워크 디바이스 상의 다른 포트에서 수신한 클록 정보에 기초하여 클록 소스 선택 동작을 수행할 수 있다. 즉, 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보가 참조된다. 클록 소스 선택 동작이 수행된 후, 포트가 선택되고 선택된 포트의 상태가 슬레이브 상태로 변경된다. 제1 네트워크 디바이스는 선택된 포트에서 수신한 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
제1 포트의 포트 속성은 태그 정보를 포함하기 때문에, 시간 오프셋이 시간 오프셋 임계값보다 작은 경우, 제1 네트워크 디바이스는 제1 포트가 클록 동기화 정상 상태에 있음을 나타내도록 태그 정보를 추가로 설정한다.
본 출원의 이 실시예에서, 제1 네트워크 디바이스는 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 시간 오프셋을 자동으로 획득할 수 있기 때문에, 시간 오프셋에 기초하여 제1 포트에서 수신한 클록 입력 신호가 복구되는 것(즉 클록 입력 신호가 더 이상 점프하지 않고 제1 포트에서 수신한 클록 정보가 클록 소스 선택 동안 참조되는 것)으로 결정될 수 있다. 이러한 방식으로, 제1 포트와 통신하는 제2 네트워크 디바이스 1, 클록 소스 또는 제1 포트에 연결된 링크가 장애로부터 복구된 후, 제1 네트워크 디바이스는 자동으로 상황을 검출할 수 있고 제1 포트를 클록 소스 선택 동안에 참조 대상으로서 사용하여 동기화를 위해 더 높은 품질의 클록 소스를 적시에 자동으로 선택하고, 이로써 운영 및 유지관리 효율성을 향상시킨다. 또한, 제1 포트의 제1 상태가 슬레이브 상태인 경우, 제1 네트워크 디바이스는 제1 포트가 수신한 클록 입력 신호에 기초하여 제1 네트워크 디바이스의 클록이 조정되지 않도록 제어한다. 따라서, 다음과 같은 경우 즉, 제1 네트워크 디바이스의 클록이 제2 네트워크 디바이스 1과 동기화되기 때문에 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 시간 오프셋을 정확하게 얻을 수 없는 경우를 피할 수 있고, 그에 따라 제1 포트에서 수신한 클록 입력 신호가 복되는 것을 결정하는 정확성이 향상된다.
도 4을 참조한다. 본 출원의 실시예는 클록 소스를 선택하는 방법을 제공한다. 이 방법은 도 2에 도시된 네트워크 아키텍처(100)에 적용될 수 있고, 도 2에 도시된 제1 네트워크 디바이스에 의해 수행될 수 있다. 이 방법에는 다음 단계가 포함된다.
단계 401: 제1 네트워크 디바이스는 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋을 획득하고, 제1 포트는 제1 네트워크 디바이스의 인터페이스 보드에 위치한다.
401 단계를 수행하기 전에, 제1 네트워크 디바이스는 인터페이스 보드의 제1 포트가 수신한 물리적 클록 신호가 점프하는 것을 검출하면, 제1 네트워크 디바이스가 클록 소스 선택 동작을 수행하여 인터페이스 보드의 제1 포트는 제외하고 포트들 중에서 제2 포트를 선택할 수 있다. 인터페이스 보드는 제2 포트에서 수신한 물리적 클록 신호를 제1 네트워크 디바이스의 메인 제어 보드로 송신한다. 물리적 클록 신호가 점프한다는 것은 제1 포트에서 수신한 물리적 클록 신호의 위상과 마지막으로 제1 포트에서 수신한 물리적 클록 신호의 위상차가 위상차 임계값을 초과함을 의미한다.
제2 포트가 선택된 후, 인터페이스 보드는 제1 포트에서 수신한 물리적 클록 신호를 제1 네트워크 디바이스의 메인 제어 보드로 주기적으로 송신할 수 있다. 설명의 편의를 위해, 제1 포트에 의해 수신되는 물리적 클록 신호를 제1 물리적 클록 신호라고 지칭하며, 제1 물리적 클록 신호는 제1 포트와 통신하는 제2 네트워크 디바이스 1에 의해 송신된다. 제1 물리적 클록 신호를 제1 네트워크 디바이스로 송신할 경우, 인터페이스 보드는 제2 포트에서 수신한 물리적 클록 신호를 제1 네트워크 디바이스의 메인 제어 보드로 송신하는 것을 중단한다.
제1 네트워크 디바이스의 메인 제어 보드는 제1 물리적 클록 신호를 수신하고, 제1 물리적 클록 신호 및 제2 물리적 클록 신호에 기초하여 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋을 획득한다. 제2 물리적 클록 신호는 제1 네트워크 디바이스의 로컬 신호이다.
선택적으로, 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋을 획득하는 동작은 다음과 같다.
도 5를 참조한다. 제1 물리적 클록 신호는 복수의 연속적인 제1 신호를 포함하고, 제2 물리적 클록 신호는 복수의 연속적인 제2 신호를 포함하며, 각각의 제1 신호는 하나의 제2 신호에 대응한다. 제1 네트워크 디바이스는 제1 물리적 클록 신호로부터 2개의 인접한 제1 신호를 선택한다. 설명의 편의를 위해 두 개의 제1 신호를 제1 신호 1과 제1 신호 2라 한다. 제1 신호 1은 제1 신호 2보다 빠르며, 제2 물리적 클록 신호는 제1 신호 1에 대응하는 제2 신호 1 및 제1 신호 2에 대응하는 제2 신호 2를 포함한다. 제1 네트워크 디바이스는 제1 신호 1과 제2 신호 1 사이의 제1 위상차 X를 획득하고, 제1 신호 2와 제2 신호 2 사이의 제2 위상차 Y를 획득하며, 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋 Δf을 획득하고, 여기서 Δf=Y/X-1.
도 2에 도시된 제1 네트워크 디바이스 및 인터페이스 보드 1의 예에서, 인터페이스 보드 1는 포트 1에서 수신한 물리적 클록 신호를 메인 제어 보드로 송신하고, 인터페이스 보드 1는 포트 1에서 수신한 물리적 클록 신호를 추가로 검출한다. 인터페이스 보드 1의 포트 1이 수신한 물리적 클록 신호가 점프하면, 제1 네트워크 디바이스는 클록 소스 선택 동작을 수행하고, 인터페이스 보드 1의 포트 1을 제외한 포트들 중에서 포트 2를 재선택할 수 있다. 인터페이스 보드 1은 포트 2가 수신한 물리적 클록 신호를 제1 네트워크 디바이스의 메인 제어 보드에 송신한다.
포트 2가 선택된 후, 인터페이스 보드 1는 포트 1에서 수신한 물리적 클록 신호를 제1 네트워크 디바이스의 메인 제어 보드로 주기적으로 송신할 수 있다. 제1 물리적 클록 신호는 제2 네트워크 디바이스 1에서 송신되고 포트 1에서 수신되는 물리적 클록 신호이다. 이 경우, 인터페이스 보드 1은 제1 네트워크 디바이스의 메인 제어 보드로의 포트 2가 수신한 물리적 클록 신호의 송신을 중단한다. 제1 네트워크 디바이스의 메인 제어 보드는 제1 물리적 클록 신호를 수신하고, 제1 물리적 클록 신호와 제2 물리적 클록 신호에 기초하여 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋을 계산한다.
인터페이스 보드가 제1 물리 클록 신호를 제1 네트워크 디바이스의 메인 제어 보드로 송신하면, 제1 네트워크 디바이스는 제1 물리 클록 신호에 기초하여 제1 네트워크 디바이스의 클록이 조정되지 않도록 제어한다. 따라서, 다음과 같은 경우를 피할 수 있다: 제1 네트워크 디바이스의 클록이 제1 포트와 통신하는 제2 네트워크 디바이스 1과 동기화되기 때문에 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋을 정확하게 계산할 수 없음.
단계 402: 제1 네트워크 디바이스는 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조할지 여부를 주파수 오프셋에 기초하여 결정한다.
주파수 오프셋이 주파수 오프셋 임계값보다 작은 경우, 제1 네트워크 디바이스는 제1 포트에서 수신한 제1 물리적 클록 신호가 복구되는 것(즉 제1 물리적 클록 신호의 주파수가 점프하지 않고 제1 포트가 위치한 인터페이스 보드에서 클록 소스 선택 동안 제1 포트가 수신한 클록 정보를 참조함)으로 결정한다.
주파수 오프셋이 주파수 오프셋 임계값보다 작은 경우, 제1 네트워크 디바이스는 제1 포트에서 수신한 클록 정보 및 인터페이스 보드 상의 다른 포트에서 수신한 클록 정보에 기초하여 클록 소스 선택 동작을 수행할 수 있다. 즉, 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보가 참조된다. 클록 소스 선택 동작이 수행된 후, 포트가 선택되고, 인터페이스 보드는 선택된 포트에서 수신한 물리적 클록 신호를 제1 네트워크 디바이스의 메인 제어 보드로 송신한다. 제1 네트워크 디바이스의 메인 제어 보드는 제1 네트워크 디바이스의 인터페이스 보드가 송신한 물리적 클록 신호 중에서 최적의 물리적 클록 신호를 선택하고, 최적의 물리적 클록 신호에 기초하여 제1 네트워크 디바이스의 클록을 조정한다.
제1 포트의 포트 속성은 태그 정보를 포함하고 있으므로, 주파수 오프셋이 주파수 오프셋 임계값보다 작은 경우, 제1 네트워크 디바이스는 제1 포트가 클록 동기화 정상 상태에 있음을 나타내도록 태그 정보를 설정한다.
본 출원의 이 실시예에서, 제1 네트워크 디바이스는 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋을 자동으로 획득할 수 있기 때문에, 주파수 오프셋에 기초하여, 제1 포트에서 수신한 물리적 클록 신호가 복구되는 것(즉 물리적 클록 신호가 점프하지 않고 제1 포트에서 수신한 클록 정보가 클록 소스 선택 동안 참조됨)으로 결정할 수 있다. 이와 같이, 제1 포트와 통신하는 제2 네트워크 디바이스 1, 클록 소스 또는 제1 포트에 연결된 링크가 장애로부터 복구된 후, 제1 네트워크 디바이스는 자동으로 상황을 검출하고 제1 포트를 클록 소스 선택 중에 참조 대상으로 사용하여 동기화를 위해 더 높은 품질의 클록 소스를 적시에 선택하고, 이로써 따라서 운영 및 유지관리 효율성을 향상시킨다. 또한, 제1 네트워크 디바이스는 제1 물리적 클록 신호에 기초하여 제1 네트워크 디바이스의 클록이 조정되지 않도록 더 제어한다. 따라서, 다음과 같은 경우를 피할 수 있다: 제1 네트워크 디바이스의 클록이 제1 포트와 통신하는 제2 네트워크 디바이스 1과 동기화되기 때문에 제1 네트워크 디바이스와 제2 네트워크 디바이스 1 사이의 주파수 오프셋을 정확하게 계산할 수 없음. 이는 제1 포트에서 수신한 물리적 클록 신호가 복구되었음을 판단하는 정확도를 향상시킬 수 있다.
도 6을 참조한다. 본 출원의 실시예는 클록 소스를 선택하기 위한 장치(600)를 제공한다. 장치(600)는 전술한 실시예 중 임의의 하나의 제1 네트워크 디바이스에 배치될 수 있다. 예를 들어, 장치(600)는 도 1 또는 도 2에 도시된 네트워크 아키텍처(100)의 제1 네트워크 디바이스에 배치되거나, 또는 도 3에 도시된 방법으로 제1 네트워크 디바이스에 배치되거나 배치되거나, 도 4에 도시된 방법으로 제1 네트워크 디바이스에 배치된다. 장치(600)는 다음을 포함한다:
클록 동기화 실패 상태에서 제1 포트를 통해 장치(600)와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득하도록 구성된 처리 유닛(601).
처리 유닛(601)은 동기화 오프셋 데이터에 기초하여 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조할지 여부를 결정하도록 더 구성된다.
선택적으로, 처리 유닛(601)에 의해 획득된 동기화 오프셋 데이터는 시간 오프셋 또는 주파수 오프셋일 수 있다. 처리 유닛(601)이 시간 오프셋을 획득하는 구체적인 구현 과정은 도 3에 도시된 실시예에서 단계 301의 관련 내용을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다. 처리 유닛(601)이 주파수 오프셋을 획득하는 구체적인 구현 과정은 도 4에 도시된 실시예의 401단계 관련 내용을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
선택적으로, 처리 유닛(601)은 동기화 오프셋 데이터가 오프셋 임계값보다 작을 경우 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조하도록 구성된다.
선택적으로, 처리 유닛(601)이 제1 포트에서 수신한 클록 정보를 참조하여 클록 소스를 선택하는 상세한 구현 프로세스에 대해서는 도 3에 도시된 실시예의 단계 302 또는 도 4에 도시된 실시예의 단계 402의 관련 내용을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
선택적으로, 제1 포트의 포트 속성은 태그 정보를 포함하고, 태그 정보는 제1 포트가 클록 동기화 실패 상태에 있음을 나타낸다.
처리 유닛(601)은 동기화 오프셋 데이터가 오프셋 임계값보다 작은 경우, 제1 포트가 클록 동기화 정상 상태에 있음을 나타내도록 태그 정보를 설정하도록 더 구성된다.
선택적으로, 처리 유닛(601)은:
제1 포트를 통해 장치와 제2 네트워크 디바이스 사이의 동기화 데이터를 획득 - 제1 포트의 상태는 제1 상태임- 하고,
동기화 데이터에 기초하여 장치와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득하도록 구성된다.
선택적으로, 처리 유닛(601)이 장치와 제2 네트워크 디바이스 사이의 동기화 데이터를 획득하는 상세한 구현 프로세스에 대해서는 도 3에 도시된 실시예의 동작 3011의 관련 내용을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
선택적으로, 처리 유닛(601)이 동기화 오프셋 데이터를 획득하는 구체적인 구현 프로세스에 대해서는, 도 3에 도시된 실시예의 동작 3012 관련 내용을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
선택적으로, 제1 상태는 슬레이브(Slave) 상태, 마스터(Master)터 상태, 모니터(Monitor) 상태 또는 패시브(Passive) 상태를 포함한다.
선택적으로, 처리 유닛(601)은 제1 포트의 상태를 제1 상태로 설정하도록 더 구성된다.
선택적으로, 처리 유닛(601)은:
주기적으로 제1 포트의 상태를 제1 상태로 설정하도록 구성되고, 제1 상태는 슬레이브 상태, 모니터 상태 또는 패시브 상태를 포함한다.
선택적으로, 처리 유닛(601)은 제1 상태가 슬레이브 상태일 때 장치(600)의 클록이 제1 포트의 클록 입력 신호에 기초하여 조정되지 않게 제어하도록 구성된다.
선택적으로, 장치(600)는 제1 수신 유닛(602) 및 송신 유닛(603)을 더 포함한다.
제1 수신 유닛(602)은 제2 네트워크 디바이스에 의해 송신된 동기화(Sync) 패킷을 수신하도록 구성되며, Sync 패킷은 제2 네트워크 디바이스가 Sync 패킷을 송신하는 송신 시간 T1을 포함한다.
처리 유닛(601)은 Sync 패킷이 수신되는 수신 시간 T2를 결정하는 것으로 구성된다.
송신 유닛(603)은 지연 요청(Delay_Req) 패킷을 제2 네트워크 디바이스에 송신하도록 구성된다.
처리 유닛(601)은 Delay_Req 패킷이 송신되는 송신 시간 T3을 결정하도록 더 구성된다.
제1 수신 유닛(602)은 제2 네트워크 디바이스에 의해 송신된 지연 응답(Delay_Resp) 패킷을 수신하도록 더 구성되며, Delay_Resp 패킷은 제2 네트워크 디바이스가 Delay_Req 패킷을 수신하는 수신 시간 T4를 포함하고, 동기화 데이터는 T1, T2, T3, T4 중 몇 가지를 포함한다.
선택적으로, 동기화 오프셋 데이터는 장치(600)와 제2 네트워크 디바이스 사이의 시간 오프셋을 포함한다.
선택적으로, 장치(600)는 제2 수신 유닛(604)을 더 포함한다.
제2 수신 유닛(604)은 제1 포트를 통해 제2 네트워크 디바이스에 의해 송신된 제1 물리적 클록 신호를 수신하도록 구성된다.
처리 유닛(601)은 제1 물리적 클록 신호 및 제2 물리적 클록 신호에 기초하여 장치와 제2 네트워크 디바이스 사이의 주파수 오프셋을 획득하도록 구성되며, 여기서 제2 물리적 클록 신호는 장치(600)의 로컬 신호이다.
선택적으로, 처리 유닛(601)에 의해 주파수 오프셋을 획득하는 상세한 구현 프로세스에 대해서는 도 4에 도시된 실시예에서 단계 401의 관련 내용을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
선택적으로, 처리 유닛(601)은 장치(600)의 클록이 제1 물리적 클록 신호에 기초하여 조정되지 않도록 제어하도록 더 구성된다.
본 출원의 이 실시예에서, 처리 유닛은 클록 동기화 실패 상태에서 제1 포트를 통해 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 자동으로 획득하고, 동기화 오프셋 데이터에 기초하여 제1 포트에서 수신한 클록 입력 신호가 복구되는지 여부를 결정한다. 클록 입력 신호가 복구되었다고 결정할 때, 처리 유닛은 클록 소스 선택 동안 제1 포트에서 수신한 클록 정보를 참조한다. 이와 같이, 제1 포트와 통신하는 제2 네트워크 디바이스, 클록 소스 또는 제1 포트에 연결된 링크가 장애로부터 복구된 후, 처리 유닛은 자동으로 상황을 검출하고 제1 포트를 클록 소스 선택 중에 참조 대상으로 사용하여 동기화를 위해 더 높은 품질의 클록 소스를 적시에 자동으로 선택하고 이로써 운영 및 유지관리 효율성을 향상시킨다.
도 7을 참조한다. 본 출원의 실시예는 클록 소스를 선택하기 위한 장치(700)의 개략도를 제공한다. 장치(700)는 전술한 실시예 중 임의의 하나의 제1 네트워크 디바이스일 수 있다. 예를 들어, 장치(700)는 도 1에 또는 도 2에 도시된 네트워크 아키텍처(100)의 제1 네트워크 디바이스, 또는 도 3에 도시된 방법의 제1 네트워크 디바이스, 또는 도 4에 도시된 방법의 제1 네트워크 디바이스이다. 장치(700)는 적어도 하나의 프로세서(701), 내부 연결(702), 메모리(703) 및 적어도 하나의 트랜시버(704)를 포함한다.
장치(700)는 하드웨어 구조의 장치이며, 도 6의 장치(600)에서 기능 모듈을 구현하도록 구성될 수 있다. 예를 들어, 당업자는 도 6에 도시된 장치(600)의 처리 유닛(601)이 메모리(703)의 코드를 호출함으로써 적어도 하나의 프로세서(701)에 의해 구현될 수 있고, 도 6에 도시된 장치(600)의 제1 수신 유닛(602), 송신 유닛(603) 및 제2 수신 유닛(604)은 트랜시버(704)에 의해 구현될 수 있다는 점을 알 수 있다.
선택적으로, 장치(700)는 전술한 실시예 중 임의의 하나에서 제1 네트워크 디바이스의 기능을 구현하도록 더 구성될 수 있다.
선택적으로, 프로세서(701)는 범용 중앙 처리 유닛(central processing unit, CPU), 네트워크 프로세서(network processor, NP), 마이크로프로세서, 주문형 집적 회로(application-specific integrated circuit, ASIC), 또는 본 출원 솔루션의 프로그램 실행을 제어하도록 구성된 하나 이상의 집적 회로일 수 있다.
내부 연결(702)은 전술한 컴포넌트들 사이에서 정보를 전송하기 위한 채널을 포함할 수 있다. 선택적으로 내부 연결(702)은 보드, 버스 등이다.
트랜시버(704)는 다른 디바이스 또는 통신 네트워크와 통신하도록 구성된다.
메모리(703)는 정적 정보 및 명령어를 저장할 수 있는 읽기 전용 메모리(read-only memory, ROM) 또는 다른 유형의 정적 저장 장치, 또는 정보와 명령어를 저장할 수 있는 랜덤 액세스 메모리(Random Access Memory, RAM) 또는 다른 유형의 동적 저장 장치일 수 있거나; 또는 전기적으로 지울 수 있는 프로그램 가능 읽기 전용 메모리(electrically erasable programmable read-only memory, EEPROM), 컴팩트 디스크 읽기 전용 메모리(compact disc read-only memory, CD-ROM) 또는 다른 광 디스크 스토리지, 광 디스크 스토리지(컴팩트 광 디스크, 레이저 디스크, 광 디스크, 디지털 다용도 디스크, 블루레이 디스크 등), 자기 디스크 저장 매체 또는 다른 자기 저장 디바이스, 또는 명령어 또는 데이터 구조의 형태로 컴퓨터에서 액세스할 수 있는 예상 프로그램 코드를 휴대하거나 저장하도록 구성될 수 있는 임의의 다른 매체일 수 있으나, 이에 제한되지 않는다. 메모리는 독립적으로 존재할 수 있으며 버스를 통해 프로세서와 연결된다. 메모리는 대안적으로 프로세서와 통합될 수 있다.
메모리(703)는 본 출원에서 솔루션을 실행하기 위한 애플리케이션 프로그램 코드를 저장하도록 구성되고, 프로세서(701)는 실행을 제어한다. 프로세서(701)는 메모리(703)에 저장된 애플리케이션 프로그램 코드를 실행하고 적어도 하나의 트랜시버(704)와 협력하여 장치(700)가 본 특허의 방법에서 기능을 구현하도록 구성된다.
특정 구현 동안, 실시예에서, 프로세서(701)는 하나 이상의 CPU(예를 들어 도 7의 CPU 0 및 CPU 1)을 포함할 수 있다.
특정 구현 동안, 일 실시예에서, 장치(700)는 복수의 프로세서(예를 들어, 도 7에 도시된 프로세서(701) 및 프로세서(707))를 포함할 수 있다. 각각의 프로세서는 싱글 코어(single-CPU) 프로세서일 수도 있고, 멀티 코어(multi-CPU) 프로세서일 수도 있다. 여기에서 프로세서는 데이터(예: 컴퓨터 프로그램 명령어)를 처리하도록 구성된 하나 이상의 디바이스, 회로 및/또는 처리 코어일 수 있다.
당업자는 실시예의 단계의 전부 또는 일부가 하드웨어 또는 관련 하드웨어에 지시하는 프로그램에 의해 구현될 수 있음을 이해할 수 있다. 프로그램은 컴퓨터 판독가능 저장매체에 저장될 수 있다. 저장 매체는 읽기 전용 메모리, 자기 디스크, 광 디스크 등일 수 있다.
전술한 설명은 본 출원의 단지 선택적인 실시예일 뿐이며, 본 출원을 제한하려는 의도는 아니다. 본 출원의 원칙을 벗어나지 않고 이루어진 모든 수정, 동등한 교체 또는 개선은 본 출원의 보호 범위에 속한다.

Claims (26)

  1. 클록 소스 선택 방법으로서,
    제1 네트워크 디바이스에 의해 클록 동기화 실패 상태에서 제1 포트를 통해 상기 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득하는 단계와,
    상기 제1 네트워크 디바이스에 의해, 상기 동기화 오프셋 데이터에 기초하여 클록 소스 선택 동안 상기 제1 포트에서 수신한 클록 정보를 참조할지 여부를 결정하는 단계를 포함하는,
    클록 소스 선택 방법.
  2. 제1항에 있어서,
    상기 제1 네트워크 디바이스에 의해, 상기 동기화 오프셋 데이터에 기초하여 상기 클록 소스 선택 동안 상기 제1 포트에서 수신한 클록 정보를 참조할지 여부를 결정하는 단계는,
    상기 동기화 오프셋 데이터가 오프셋 임계값보다 작을 경우 상기 제1 네트워크 디바이스에 의해 상기 클록 소스 선택 동안 상기 제1 포트에서 수신한 상기 클록 정보를 참조하는 것을 포함하는,
    클록 소스 선택 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 포트의 포트 속성은 태그 정보를 포함하고, 상기 태그 정보는 상기 제1 포트가 상기 클록 동기화 실패 상태임을 나타내고, 상기 방법은,
    상기 제1 네트워크 디바이스에 의해, 상기 동기화 오프셋 데이터가 상기 오프셋 임계값보다 작은 경우, 상기 제1 포트가 클록 동기화 정상 상태에 있음을 나타내도록 상기 태그 정보를 설정하는 단계를 더 포함하는,
    클록 소스 선택 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 네트워크 디바이스에 의해 상기 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득하는 단계는,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 포트를 통해 상기 제1 네트워크 디바이스와 상기 제2 네트워크 디바이스 사이의 동기화 데이터를 획득하는 것 - 상기 제1 포트의 상태는 제1 상태임 - 과,
    상기 제1 네트워크 디바이스에 의해, 상기 동기화 데이터에 기초하여 상기 제1 네트워크 디바이스와 상기 제2 네트워크 디바이스 사이의 상기 동기화 오프셋 데이터를 획득하는 것을 포함하는,
    클록 소스 선택 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 상태는 슬레이브(Slave)상태, 마스터(Master) 상태, 모니터(Monitor) 상태 또는 패시브(Passive) 상태를 포함하는,
    클록 소스 선택 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 방법은,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 포트의 상태를 상기 제1 상태로 설정하는 단계를 더 포함하는,
    클록 소스 선택 방법.
  7. 제6항에 있어서,
    상기 제1 네트워크 디바이스에 의해 상기 제1 포트의 상태를 상기 제1 상태로 설정하는 단계는,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 포트의 상태를 상기 제1 상태로 주기적으로 설정하는 것을 포함하고,
    상기 제1 상태는 슬레이브 상태, 모니터 상태, 또는 패시브 상태를 포함하는,
    클록 소스 선택 방법.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 방법은,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 상태가 상기 슬레이브 상태인 경우, 상기 제1 포트의 클록 입력 신호에 기초하여 상기 제1 네트워크 디바이스의 클록이 조정되지 않도록 제어하는 단계를 더 포함하는,
    클록 소스 선택 방법.
  9. 제4항에 있어서,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 포트를 통해 상기 제1 네트워크 디바이스와 상기 제2 네트워크 디바이스 사이의 동기화 데이터를 획득하는 단계는,
    상기 제1 네트워크 디바이스에 의해, 상기 제2 네트워크 디바이스에 의해 송신된 동기화(Sync) 패킷을 수신하는 것 - 상기 Sync 패킷은 상기 제2 네트워크 디바이스가 상기 Sync 패킷을 송신하는 송신 시간 T1을 포함함 -, 및 상기 Sync 패킷이 수신되는 수신 시간 T2를 결정하는 것과,
    상기 제1 네트워크 디바이스에 의해 지연 요청(Delay_Req) 패킷을 상기 제2 네트워크 디바이스로 송신하는 것, 및 상기 Delay_Req 패킷이 송신되는 송신 시간(T3)을 결정하는 것과,
    상기 제1 네트워크 디바이스에 의해, 상기 제2 네트워크 디바이스에 의해 송신된 지연 응답(Delay_Resp) 패킷을 수신하는 것을 포함하고,
    상기 Delay_Resp 패킷은 상기 제2 네트워크 디바이스가 상기 Delay_Req 패킷을 수신하는 수신 시간 T4를 포함하고, 상기 동기화 데이터는 T1, T2, T3 및 T4 중 몇 개를 포함하는,
    클록 소스 선택 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 동기화 오프셋 데이터는 상기 제1 네트워크 디바이스와 상기 제2 네트워크 디바이스 사이의 시간 오프셋을 포함하는,
    클록 소스 선택 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 네트워크 디바이스와 상기 제2 네트워크 디바이스 사이의 동기화 데이터를 획득하는 단계는,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 포트를 통해 상기 제2 네트워크 디바이스에 의해 송신된 제1 물리적 클록 신호를 수신하는 것을 포함하고,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 네트워크 디바이스와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득하는 단계는,
    상기 제1 네트워크 디바이스에 의해, 상기 제1 물리적 클록 신호 및 제2 물리적 클록 신호에 기초하여 상기 제1 네트워크 디바이스와 상기 제2 네트워크 디바이스 사이의 주파수 오프셋을 획득하는 것을 포함하고, 상기 제2 물리적 클록 신호는 상기 제1 네트워크 디바이스의 로컬 신호인,
    클록 소스 선택 방법.
  12. 제11항에 있어서,
    상기 방법은
    상기 제1 네트워크 디바이스에 의해, 상기 제1 물리적 클록 신호에 기초하여 상기 제1 네트워크 디바이스의 클록이 조정되지 않도록 제어하는 단계를 더 포함하는,
    클록 소스 선택 방법.
  13. 클록 소스를 선택하기 위한 장치로서,
    클록 동기화 실패 상태에서 제1 포트를 통해 상기 장치와 제2 네트워크 디바이스 사이의 동기화 오프셋 데이터를 획득하도록 구성된 처리 유닛을 포함하고,
    상기 처리 유닛은 상기 동기화 오프셋 데이터에 기초하여, 클록 소스 선택 동안 상기 제1 포트에서 수신한 클록 정보를 참조할지 여부를 결정하도록 더 구성되는,
    장치.
  14. 제13항에 있어서,
    상기 처리 유닛은 클록 소스 선택 동안, 상기 동기화 오프셋 데이터가 오프셋 임계값보다 작을 경우 상기 제1 포트에서 수신한 상기 클록 정보를 참조하도록 구성되는,
    장치.
  15. 제13항 또는 제14항에 있어서,
    상기 제1 포트의 포트 속성은 태그 정보를 포함하고, 상기 태그 정보는 상기 제1 포트가 상기 클록 동기화 실패 상태임을 나타내며,
    상기 처리 유닛은 상기 동기화 오프셋 데이터가 상기 오프셋 임계값보다 작은 경우, 상기 제1 포트가 클록 동기화 정상 상태에 있음을 나타내도록 상기 태그 정보를 설정하도록 더 구성되는,
    장치.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 처리 유닛은,
    상기 제1 포트를 통해 상기 장치와 상기 제2 네트워크 디바이스 사이의 동기화 데이터를 획득 - 상기 제1 포트의 상태는 제1 상태임 - 하고,
    상기 동기화 데이터에 기초하여 상기 장치와 상기 제2 네트워크 디바이스 사이의 상기 동기화 오프셋 데이터를 획득하도록 구성되는,
    장치.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1 상태는 슬레이브(Slave)상태, 마스터(Master) 상태, 모니터(Monitor) 상태 또는 패시브(Passive) 상태를 포함하는,
    장치.
  18. 제13항 내지 제17항 중 어느 한 항에 있어서,
    상기 처리 유닛은 상기 제1 포트의 상태를 상기 제1 상태로 설정하도록 더 구성되는,
    장치.
  19. 제18항에 있어서,
    상기 처리 유닛은, 주기적으로 상기 제1 포트의 상태를 상기 제1 상태로 설정하도록 구성되고, 상기 제1 상태는 슬레이브 상태, 모니터 상태 또는 패시브 상태를 포함하는,
    장치.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서,
    상기 처리 유닛은 상기 제1 상태가 슬레이브 상태인 경우 상기 제1 포트의 클록 입력 신호에 기초하여 상기 장치의 클록이 조정되지 않게 제어하도록 구성되는,
    장치.
  21. 제16항에 있어서,
    상기 장치는 제1 수신 유닛 및 송신 유닛을 더 포함하고,
    상기 제1 수신 유닛은 상기 제2 네트워크 디바이스에 의해 송신된 동기화(Sync) 패킷을 수신하도록 구성되고, 상기 Sync 패킷은 상기 제2 네트워크 디바이스가 상기 Sync 패킷을 송신하는 송신 시간 T1을 포함하며,
    상기 처리 유닛은 Sync 패킷이 수신되는 수신 시간 T2를 결정하도록 구성되고,
    상기 송신 유닛은 지연 요청(Delay_Req) 패킷을 상기 제2 네트워크 디바이스에 송신하도록 구성되며,
    상기 처리 유닛은 상기 Delay_Req 패킷이 송신되는 송신 시간 T3을 결정하도록 더 구성되고,
    상기 제1 수신 유닛은 상기 제2 네트워크 디바이스에 의해 송신된 지연 응답(Delay_Resp) 패킷을 수신하도록 더 구성되며, 상기 Delay_Resp 패킷은 상기 제2 네트워크 디바이스가 상기 Delay_Req 패킷을 수신하는 수신 시간 T4를 포함하고, 상기 동기화 데이터는 T1, T2, T3 및 T4 중 몇 개를 포함하는,
    장치.
  22. 제13항 내지 제21항 중 어느 한 항에 있어서,
    상기 동기화 오프셋 데이터는 상기 장치와 상기 제2 네트워크 디바이스 사이의 시간 오프셋을 포함하는,
    장치.
  23. 제13항 또는 제14항에 있어서,
    상기 장치는 제2 수신 유닛을 더 포함하고,
    상기 제2 수신 유닛은 상기 제1 포트를 통해 상기 제2 네트워크 디바이스에 의해 송신된 제1 물리적 클록 신호를 수신하도록 구성되고,
    상기 처리 유닛은 상기 제1 물리적 클록 신호 및 제2 물리적 클록 신호에 기초하여 상기 장치와 상기 제2 네트워크 디바이스 사이의 주파수 오프셋을 획득하도록 구성되며, 상기 제2 물리적 클록 신호는 상기 장치의 로컬 신호인,
    장치.
  24. 제23항에 있어서,
    상기 처리 유닛은 상기 장치의 클록이 상기 제1 물리적 클록 신호에 기초하여 조정되지 않도록 제어하도록 더 구성되는,
    장치.
  25. 클록 소스를 선택하기 위한 장치로서,
    상기 장치는 메모리, 프로세서 및 상기 메모리에 저장된 프로그램을 포함하고, 상기 프로세서가 상기 프로그램을 실행할 때, 상기 장치는 제1항 내지 제12항 중 어느 한 항에 따른 방법을 구현하도록 인에이블되는,
    장치.
  26. 컴퓨터 저장 매체로서,
    상기 컴퓨터 저장 매체는 프로그램을 저장하고, 상기 프로그램이 디바이스에 의해 실행될 때, 제1항 내지 제12항 중 어느 한 항에 따른 방법이 구현되는,
    컴퓨터 저장 매체.
KR1020237024243A 2020-12-18 2021-12-17 클록 소스 선택 방법 및 장치 KR20230119215A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011507206.5 2020-12-18
CN202011507206.5A CN114650113A (zh) 2020-12-18 2020-12-18 选择时钟源的方法及装置
PCT/CN2021/139372 WO2022127924A1 (zh) 2020-12-18 2021-12-17 选择时钟源的方法及装置

Publications (1)

Publication Number Publication Date
KR20230119215A true KR20230119215A (ko) 2023-08-16

Family

ID=81989925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237024243A KR20230119215A (ko) 2020-12-18 2021-12-17 클록 소스 선택 방법 및 장치

Country Status (6)

Country Link
US (1) US20230362854A1 (ko)
EP (1) EP4254831A1 (ko)
JP (1) JP2023554065A (ko)
KR (1) KR20230119215A (ko)
CN (1) CN114650113A (ko)
WO (1) WO2022127924A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006135A (zh) * 2010-12-03 2011-04-06 北京华环电子股份有限公司 一种选择同步时钟源的方法及装置
CN102263630B (zh) * 2011-07-21 2017-06-16 中兴通讯股份有限公司 一种时钟源的选择方法
JP5746081B2 (ja) * 2012-03-28 2015-07-08 日本電信電話株式会社 クロック供給方法およびクロック供給装置
WO2014169458A1 (en) * 2013-04-18 2014-10-23 Telefonaktiebolaget L M Ericsson (Publ) Node and method for selecting synchronization source
CN105024798A (zh) * 2014-04-28 2015-11-04 中兴通讯股份有限公司 一种时间同步的方法及装置
CN104579534B (zh) * 2014-12-31 2017-10-10 北京东土科技股份有限公司 一种sdh网络中的时钟同步方法及系统
CN113328820B (zh) * 2016-12-30 2022-09-16 华为技术有限公司 交互时间同步报文的方法以及网络装置
CN111385050B (zh) * 2018-12-29 2022-11-08 华为技术有限公司 时钟同步方法、装置和存储介质
CN112367137B (zh) * 2019-09-06 2022-02-11 华为技术有限公司 用于实现时钟源选取的方法、装置、系统、设备及存储介质

Also Published As

Publication number Publication date
CN114650113A (zh) 2022-06-21
US20230362854A1 (en) 2023-11-09
WO2022127924A1 (zh) 2022-06-23
JP2023554065A (ja) 2023-12-26
EP4254831A1 (en) 2023-10-04

Similar Documents

Publication Publication Date Title
US10211941B2 (en) Configuration of synchronisation network
CN102843205B (zh) 一种基于精确时间协议的时间同步收敛的方法和装置
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
EP2738971B1 (en) Method and device for clock synchronization
US11444747B2 (en) Measure and improve clock synchronization using combination of transparent and boundary clocks
CN103001720A (zh) 时间同步方法和装置
EP3352392B1 (en) Time synchronization packet processing method and device
CN102215101A (zh) 一种时钟同步方法及设备
EP0748547B1 (en) Hierarchical synchronization method
US10097297B2 (en) Apparatus and method for two-way timestamp exchange
US9641268B2 (en) Method, system and device for synchronizing clocks
CN113396553B (zh) 一种时钟切换方法、设备及存储介质
KR20230119215A (ko) 클록 소스 선택 방법 및 장치
CN114362874B (zh) 主时钟设备确定方法、装置、电子设备及存储介质
JP6274918B2 (ja) 通信システム
CN105323086B (zh) 指示同步时间源选择的方法、装置及系统
KR101973264B1 (ko) PTP(precision time protocol) 시스템에서의 시간 동기 장애 복구 방법 및 그 장치
CN111064622A (zh) 网络设备、同步装置及信息传输方法
US20220337384A1 (en) Clock Port Attribute Recovery Method, Device, and System
EP4203568A1 (en) Time synchronization failure processing method, device and system
US20230208544A1 (en) Method, apparatus, and system for processing time synchronization fault and storage medium
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
CN118118935A (zh) 一种时钟质量等级设置方法、设备及系统

Legal Events

Date Code Title Description
A201 Request for examination