CN102841797A - 程序执行设备、图像处理设备和程序执行方法 - Google Patents
程序执行设备、图像处理设备和程序执行方法 Download PDFInfo
- Publication number
- CN102841797A CN102841797A CN2012100155041A CN201210015504A CN102841797A CN 102841797 A CN102841797 A CN 102841797A CN 2012100155041 A CN2012100155041 A CN 2012100155041A CN 201210015504 A CN201210015504 A CN 201210015504A CN 102841797 A CN102841797 A CN 102841797A
- Authority
- CN
- China
- Prior art keywords
- program
- variable
- nonvolatile memory
- stored
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- User Interface Of Digital Computer (AREA)
- Facsimiles In General (AREA)
Abstract
本发明提供了程序执行设备、图像处理设备和程序执行方法。该程序执行设备包括:非易失性存储器,其存储用于启动装备的程序和在该程序中所使用的变量,并且即使未供电其也保持所存储的程序和变量,该程序和变量能够被读出以及写入非易失性存储器中;执行单元,当在程序和变量未被存储在非易失性存储器的初始状态下指示启动该装备时,将所述程序和所述变量传送至非易失性存储器,并且接连地使用存储在非易失性存储器中的所述变量来执行所述程序,而且当再次指示启动装备时,使用存储在非易失性存储器中的所述变量来执行所述程序。
Description
技术领域
本发明涉及程序执行设备、图像处理设备和程序执行方法。
背景技术
提出了一种如下的计算系统:其使用先前存储在构成主存储装置的一部分的非易失性存储器中的主存储图像来启动系统(例如,参见专利文献1(对应于US-A-2004/260919的JP-A-2005-010897)。根据专利文献1的计算系统,在驱动系统后当对非易失性存储器上的每个主存储图像块第一次进行写入存取时,地址翻译模块将该区域的数据复制到构成主存储装置的其他部分的可读/可写主存储器中,并且对所复制的数据执行写入操作。此后,将完成了复制操作的主存储图像的区域的存取转换成对所复制的数据的存取。
发明内容
为了缩短当在初始状态下指示启动后再次指示启动装备时执行用于启动装备的程序的时间量而做出了本发明。
[1]根据本发明的一方面,一种程序执行设备包括:非易失性存储器,其存储用于启动装备的程序和在该程序中所使用的变量,并且即使未供电也保持所存储的程序和变量,该程序和变量能够被读出并且写入该非易失性存储器;以及执行单元,当在程序和变量未被存储在非易失性存储器中的初始状态下指示启动装备时,将程序和变量传送至非易失性存储器,并且接连地使用存储在非易失性存储器中的变量来执行程序,而且当再次指示启动装备时,使用存储在非易失性存储器中的变量来执行程序。
[2]根据[1]的程序执行设备,所述变量可以包括即使执行程序也不变化的第一变量、和根据程序的执行而变化的第二变量。当再次指示启动装备时,执行单元使用在初始状态下指示启动装备时传送并存储至非易失性存储器的第一变量和第二变量,来执行存储在非易失性存储器中的程序。
[3]根据[2]的程序执行装置,当再次指示启动设备时,执行单元可以使用在初始状态下指示启动装备时传送并存储在非易失性存储器的第一变量、和在再次指示启动装备时传送并存储在非易失性存储器中的第二变量,来执行存储在非易失性存储器中的程序。
[4]根据[2]的程序执行设备,当再次指示启动装备时,执行单元可以使用在初始状态下指示启动装备时传送并存储在非易失性存储器的第一变量、和在初始状态下指示启动装备时传送至并存储在非易失性存储器中且在执行程序时未使用的第二变量,来执行存储在非易失性存储器中的程序。
[5]根据[1]至[4]中任一项所述的程序执行设备,程序执行设备还可以包括:只读存储器,存储所述程序和所述变量。执行单元可以将存储在只读存储器中的程序和变量传送至非易失性存储器。
[6]根据[5]的程序执行设备,只读存储器可以以压缩格式存储所述程序和所述变量。执行单元可以对存储在只读存储器中的压缩程序和变量进行解压缩。
[7]根据[1]至[4]中任一项所述的程序执行设备,非易失性存储器可以是MRAM、FeRAM、PRAM和ReRAM之一。
[8]根据[2]的程序执行设备,第一变量可以包括只读数据,并且第二变量可以包括以符号开始的块。
[9]根据本发明的另一方面,一种图像形成设备包括:图像处理单元,其执行包括在记录材料上形成图像的图像形成处理、读取记录材料上所形成的图像的图像读取处理、以及发送和接收图像的图像发送和接收处理的各种处理中的至少一种处理;非易失性存储器,其存储用于启动所述至少一种处理的程序和在该程序中所使用的变量,并且即使不供电也保持所存储的程序和变量,该程序和变量能够被读出以及写入该非易失性存储器;以及执行单元,当在程序和变量未存储在非易失性存储器中的初始状态下指示启动所述至少一种处理时将程序和变量传送至非易失性存储器,并且接连地使用存储在非易失性存储器中的变量来执行程序,而且当再次指示启动所述至少一种处理时,使用存储在非易失性存储器中的变量来执行程序。
[10]根据本发明的另一方面,一种程序执行方法包括:将用于启动装备的程序和在程序中所使用的变量存储在非易失性存储器中,其中,可以将所述程序和所述变量读出以及写入该非易失性存储器,并且即使不供电,该非易失性存储器也保持所存储的程序和变量;当在程序和变量未被存储在非易失性存储器中的初始状态下指示启动装备时,将程序和变量传送至非易失性存储器;以及使用存储在非易失性存储器中的变量来执行存储在非易失性存储器中的程序,并且当再次指示启动装备时,使用存储在非易失性存储器中的变量来执行存储在非易失性存储器中的程序。
对于[1]或[8]的配置,与不具有该特征的情况相比,当在初始状态下指示启动后再次指示启动装备时,可以缩短执行用于启动装备的程序的时间量。
对于[2]的配置,当在初始状态下指示启动后再次指示启动装备时,可以使用初始状态值作为根据程序的执行而变化的变量。
对于[3]的配置,与不具有该特征的情况相比,可以防止处理负荷当在初始状态下指示启动装备时增加,以便允许使用初始状态值作为根据程序的执行而变化的变量。
对于[4]的配置,与不具有该特征的情况相比,可以使用初始状态值作为以更高速度随着程序的执行而变化的变量来以更高速度执行处理。
对于[5]的配置,与不具有该特征的情况相比,当在初始状态下指示后再次指示启动装备时,可以缩短从存储单元传送用于启动装备的程序和变量并且进行执行的时间量。
对于[6]的配置,与不具有该特征的情况相比,可以减小存储单元的用于程序和变量的存储容量。
对于[7]的配置,与将EEPROM或闪存用作非易失性存储器的情况相比,可以以更高速度从非易失性存储器读出程序。
对于[9]的配置,与不具有该特征的情况相比,当在初始状态下指示启动后再次指示启动特定功能时,可以缩短执行用于启动特定功能的程序的时间。
对于[10]的配置,与不具有该特征的情况相比,当在初始状态下指示后再次指示启动装备时,可以缩短执行用于启动装备的程序的时间量。
附图说明
将基于附图详细描述本发明的示例性实施例,在附图中:
图1是示出应用了本实施例的图像形成系统的示例性配置的示图;
图2是示出安装在图像形成设备中的控制器的示例性内部配置的硬件框图;
图3是示出安装在控制器中的CPU的示例性内部配置的硬件框图;
图4是示出主存储器中布置的存储分配图的示例性配置的示图;
图5是示出图像形成设备的启动处理的流程图;
图6是示出根据第一实施例的图像形成装置的启动方法的示意图;
图7是示出根据第一实施例的、根据IPL的执行的处理顺序的流程图;
图8是示出根据第二实施例的图像形成设备的启动方法的示意图;
图9是示出根据第二实施例的、根据IPL的执行的处理顺序的流程图;
图10是示出根据第三实施例的图像形成设备的启动方法的示意图;以及
图11是示出根据第三实施例的、根据IPL的执行的处理顺序的流程图。
具体实施方式
下文中,将参照附图描述本发明的示例性实施例。
图1是示出应用了本发明的图像形成系统的示例性配置的图。
图像形成系统包括具有各种功能(诸如,扫描功能、打印功能、复印功能和传真功能)的图像形成设备1。图像形成设备1还具有与图像形成设备1连接的网络2、连接至网络2的终端3、连接至网络2的传真装置4和连接至网络2的服务器5。
这里,网络2由互联网线路、电话线路等构成。终端3通过网络2指示图像形成设备1形成图像,并且例如由PC(个人计算机)构成。传真装置4将传真数据通过网络2发送至图像形成设备1或通过网络2从图像形成设备1接收传真数据。服务器5将数据(包括程序)通过网络2发送至图像形成设备1或通过网络2从图像形成设备1接收该数据。
图像形成设备1包括:图像读取模块10,其被配置为读出记录在诸如纸张的记录介质中的图像;图像形成模块20,其被配置为将图像形成在诸如纸张的记录介质上;用户接口(UI)30,其被配置为从用户接收关于通电/断电和使用各种功能(诸如,扫描功能、打印功能、复印功能和传真功能)的操作的指令,并且被配置为为用户显示消息。图像形成设备1还包括:发送/接收模块40,其被配置为通过网络2将数据发送至终端3、传真装置4和服务器5或从终端3、传真装置4和服务器5接收数据;以及控制器50,其被配置为控制图像读取模块10、图像形成模块20、UI 30和发送/接收模块40的操作。根据图像形成设备1,通过作为图像处理单元的示例的图像读取模块10实现作为特定功能的示例的扫描功能。另外,通过作为图像处理单元的示例的图像形成模块20实现作为特定功能的示例的打印功能。此外,通过作为图像处理单元的示例的图像读取模块10和图像形成模块20实现作为特定功能的示例的复印功能。而且,通过作为图像处理单元的示例的图像读取模块10、图像形成模块20和发送/接收模块40实现作为特定功能的示例的传真功能。可以例如针对互联网线路和电话线路单独地设置发送/接收模块40。
图2是示出安装在图1所示的图像形成设备1中的控制器50的示例性内部配置的硬件框图。
作为程序执行设备的示例的控制器50包括:作为执行单元的示例的CPU 51,其被配置为通过执行各种操作来控制图像形成设备1的各个模块;以及总线桥接器52,其连接至CPU 51以与CPU 51交换各种数据。控制器50的总线桥接器52与存储器总线53和外围部件互连(PCI)总线54连接,其中,存储器总线53以第一时钟交换数据,外围部件互连总线54以频率比第一时钟的频率低的第二时钟交换数据。
控制器50包括ROM 55、非易失性RAM 56和易失性RAM 57。ROM55、非易失性RAM 56和易失性RAM 57分别连接至存储器总线53。
控制器50还包括:UI IF(接口电路)61,其被配置为控制UI 30;打印IF(接口电路)62,其被配置为控制图像形成模块20;选择IF(接口电路)63,其被配置为控制作为补充(诸如,对形成了图像的记录材料执行后处理的后处理模块70)安装在图像形成设备1中的选择单元;网络IF(接口电路)64,其被配置为控制发送/接收模块40;以及通用串行总线(USB)IF(接口电路)65,其被配置为控制USB装置。UI IF 61、打印IF 62、选择IF 63、网络IF 64和USB IF65分别连接至PCI总线54。根据实施例,图像读取模块10连接至USB IF 65。例如,从安装的存储卡81读取数据或将数据写入到该存储卡上的读卡器80可以连接至USB IF 65。
控制器50还包括:时钟发生器58,其被配置为产生与构成控制器50的各个单元用来工作的时钟的基准对应的基准时钟;以及计时器59,其被配置为对根据CPU 51的操作的时间进行计时。
根据实施例,控制器50由单芯片微控制器构成。然而,控制器50可以由多个芯片构成。
在本实施例的控制器50中,CPU 41可以直接对ROM 55、非易失性存储器RAM 56和易失性存储器RAM 57进行存取。因此,可以将各自连接至存储器总线53的ROM 55、非易失性RAM 56和易失性RAM57统称为“主存储器”。
这里,作为示例性存储单元的ROM 55由所谓的掩模ROM、各种可编程ROM(PROM)(例如,一次性可编程ROM(OTP ROM)、紫外线可擦除可编程ROM(UV-EPROM)、电可擦除可编程ROM(EEPROM))和闪存构成。在该实施例中,将闪存用作ROM 55。
作为示例性存储单元的非易失性RAM 56(诸如,磁阻式RAM(MRAM)、铁电式RAM(FeRAM)、相变式RAM(PRAM)和阻抗式RAM(ReRAM)由即使不供电也可以保持所存储的数据的非易失性存储器构成。在该实施例中,将可以以比用作ROM 55的闪存的速度更高的速度读/写数据的MRAM用作非易失性RAM 56。
易失性RAM 57由在不供电的情况不能保持所存储的数据的易失性存储器(诸如,动态RAM(DRAM)或静态RAM(SRAM)构成。在该实施例中,将DRAM用作易失性RAM 57。
根据实施例,非易失性RAM 56和易失性RAM 57都以第一时钟执行读写操作。因此,非易失性RAM 56与易失性RAM 57(在本实施例中为DRAM)具有等同的读写能力。
图3是示出安装在图2所示的控制器50中的CPU 51的示例性内部配置的硬件框图。
根据实施例的CPU 51包括:总线控制单元511,其连接至安装在控制器50中的总线桥接器52,并且与总线桥接器52交换各种数据,并且还包括CPU内部总线512,其连接至总线控制单元511,并且在CPU 51中以频率比上述第一时钟的频率更高的第三时钟交换各种数据。CPU 51还包括被配置为控制CPU 51中的各个单元的控制单元513、以及被配置为根据读出的程序执行各种计算的计算单元514。CPU 51还包括寄存器组515,该寄存器组包括用于保持存储有操作单元514所执行的程序的地址、操作单元514的操作结果、和在与主存储器(ROM 55、非易失性RAM 56和易失性RAM 57)交换数据时的地址的各种寄存器。CPU 51还包括被配置为暂时保持操作单元514的操作结果的高速缓冲存储器516、和被配置为处理CPU 41所请求的存储器存取的存储器管理单元517。
这里,寄存器组515包括:程序计数器(PC)515a,其被配置为将地址保持在存储操作单元514接下来要执行的命令的主存储器上;栈指针(SP)515b,其被配置为保持被提供来暂时存储数据的栈区的地址;状态寄存器(SR)515c,其被配置为保持CPU 51的状态或操作状态;以及通用寄存器515d,其用作用于在操作或数据传输期间暂时存储数据的累加器、被配置为保持用以在主存储器上存取数据的地址的地址寄存器、以及被配置为保持用于设置CPU 51的操作的信息的控制寄存器。
寄存器组515和高速缓冲存储器516这两者都由在不供电的情况下不能保持所存储的数据的易失性存储器构成。根据该实施例,作为寄存器组515和高速缓冲存储器516,使用了可以以比用于易失性RAM 57的DRAM更高的速度读/写数据的SRAM。
图4是示出在上述主存储器(ROM 55、非易失性RAM 56和易失性RAM 57)中所布置的存储器分配图的配置的示图。
根据该实施例,在ROM 55中布置了重置向量区域A01和压缩程序区域A02,在非易失性RAM 56中布置了程序/变量区域A11和引导标记区域A12,并且在易失性RAM 57中布置了工作区域A21和缓冲区域A22。
在这些区域中,布置在ROM 55中的重置向量区域A01存储初始程序加载程序(IPL),其为当启动图像形成设备1时由控制器50中的CPU 41执行的程序。与可以安装在根据该实施例的图像形成设备1中的各个构成装置对应的程序、和在这些程序中所使用的变量(下文中,称为“程序/变量”)通过针对每个构成装置组合并压缩而存储在位于ROM 55中的压缩程序区域A02中。例如,根据图4所示的实施例,压缩了用于操作构成装置A的程序/变量的压缩程序(用于构成装置A的压缩程序)、压缩了用于操作构成装置B的程序/变量的压缩程序(用于构成装置B的压缩程序)、压缩了用于操作构成装置C的程序/变量的压缩程序(用于构成装置C的压缩程序)以及压缩了用于操作构成装置D的程序/变量的压缩程序(用于构成装置D的压缩程序)等存储在压缩程序区域A02中。上述构成装置A至D分别对应于上述的图像读取模块10、图像形成模块20、UI 30、发送/接收模块40、后处理模块70和读卡器80。构成装置A至D可以附接至图像形成设备1的主体或从图像形成设备1的主体拆卸。如果构成装置A至D安装在图像形成设备1中,则构成装置A至D可以单独地或者与其他构成装置一起执行预定功能。
如上所述,根据本实施例,不管实际使用的图像形成设备1的配置(例如,图1所示的图像形成设备1不包括后处理模块70)如何,都将与可以安装在图像形成设备1中的各个构成装置对应的多个压缩程序预先存储在布置在ROM 55中的压缩程序区域A02中。因此,即使当改变图像形成设备1的配置时,也不需要交换ROM 55也不需要更新存储在ROM 55中的程序。
接下来,将由CPU 51通过对从上述压缩程序区域A02读出的压缩程序进行解压缩而获得的程序/变量存储在布置在非易失性RAM 56中的程序/变量区域A11中。表示过去曾经启动了图像形成设备1的标记存储在布置在非易失性RAM 56中的引导标记区域A12中。在这种情况下,如果过去曾经启动了图像形成设备1,则将“ON(1)”存储在引导标记区域A12中。相反,如果过去未曾启动图像形成设备1,则将“OFF(0)”存储在引导标记区域A12中。在该实施例中,描述了引导标记区域A12布置在非易失性RAM 56中。但引导标记区域A12可以布置在ROM 55中。如果发生错误或者存在用户通过UI 30给出的指令或特定引导,则可以清除引导标记区域A12。
根据CPU 51对程序的执行暂时生成的数据存储在布置在易失性RAM 57中的工作区域A21中。根据CPU 51进行的数据处理输出至图像形成设备1的各个配置的指令的有关数据(通过PCI总线54输出至IF的数据)存储在布置在易失性RAM 57中的缓冲区域A22中。
图5是示出图1所示的图像形成设备1的启动处理的流程图。当随着向图像形成设备1供电而通过UI 30将重置指令输入到CPU 51时或者当在向图像形成设备1供电后由于某些原因而将重置指令输入到CPU 51时,执行启动处理。
如果安装在控制器50中的CPU 51接收到重置指令(步骤1),则CPU 51执行其重置(CPU重置)(步骤2)。响应于CPU重置,清除安装在CPU 51中的寄存器组515和高速缓冲存储器516(它们由非易失性存储器构成)中所存储的内容。另外,响应于CPU重置,还清除安装在控制器50中的易失性RAM 57中所存储的内容。然而,即使完成CPU重置,也不清除安装在控制器50中的ROM 55和非易失性存储器56中所存储的存储内容,而是保持在重置CPU前所存储的内容。
接着,CPU 51通过总线桥接器52和存储器总线53读出存储在ROM 55的重置向量区域A01中的初始程序加载程序(IPL),并且执行所读取的IPL(步骤3),以便准备使用安装在图像形成设备1中的各配置。当完成图像形成设备1的准备操作(步骤4)时,就完成了一系列启动处理。
接着,将更详细地描述在上述步骤3中的IPL的执行。
当正执行IP时,CPU 51从ROM 55读取压缩程序,并且将通过对压缩程序进行解压缩所获得的程序/变量存储在非易失性存储器RAM 56中,并且执行该程序/变量以启动图像形成设备1。
然而,如果CPU 51从ROM 55读取压缩程序,并且在第二次以后的启动中将通过对压缩程序进行解压缩而获得的程序/变量存储在非易失性RAM 56中,则图像形成设备1的启动时间变得更长。
因此,根据该实施例,仅在第一次启动中,从ROM 55读取压缩程序并对其进行解压缩,并且在第二次以后的启动中,省略从ROM 55读取压缩程序并对该程序进行解压缩的处理的至少一部分,从而减小了图像形成设备1的启动时间。在本说明书中,术语“第一次启动”不仅是指在图像形成设备1出厂后的第一次启动,而且还指图像形成设备1在程序/变量未存储在非易失性RAM 56中的初始状态下的启动。术语“第二次以后的启动”是指在图像形成设备1在第一次启动后再次变为初始状态之前的启动。
具体地,存在可以减少图像形成设备1的启动时间的启动方法的三个示例,并且将这些方法按顺序详细描述为第一实施例、第二实施例和第三实施例。
(第一实施例)
图6是示出根据第一实施例的图像形成设备1的启动方法的示意图。
由于在第一次启动时非易失性RAM 56中未存储程序/变量,因此,如箭头A所示,不需要从ROM 55读取压缩程序并对其解压缩,并且将程序存储在非易失性RAM 56中。
然而,在第二次以后的启动时,由于非易失性RAM 56中已存储了程序/变量,因此不需要再次从ROM 55读取压缩程序并对其解压缩。因此,在第二次以后的启动时,省略了从ROM 55读取压缩程序并对其解压缩的处理,这使得图像形成设备1的启动加速。
根据第一实施例,作为通过对压缩程序进行解压缩而存储在非易失性RAM 56中的程序/变量,如图6所示,可以考虑TEXT、只读数据(RODATA)、DATA和以符号(BSS)开始的块。在这些当中,TEXT是通过对压缩程序进行解压缩而获得的程序的代码。RODATA是在通过对压缩程序进行解压缩而获得的变量当中不变化的变量(整数)。DATA是在通过对压缩程序进行解压缩而获得的变量当中变化且具有初始值的变量。BSS是在通过对压缩程序进行解压缩而获得的变量当中变化且不具有初始值的变量。
接着,将更详细地描述根据第一实施例的IPL的执行。
图7是示出根据第一实施例的、根据IPL的执行的处理顺序的流程图。根据IPL的执行,CPU 51从非易失性RAM 56的引导标记区域A12读出并获得引导标记(步骤11)。CPU 51还确定引导标记是否为OFF(0),即,该启动是否为第一次启动(步骤12)。
如果在步骤12中确定为肯定的(“是”),即,该启动是第一次启动,则CPU 51接着从ROM 55的压缩程序区域A02读出与包括在设备的全部构成装置中的一个构成装置对应的压缩程序(步骤13),并且对在步骤13中读出的压缩程序进行解压缩(步骤14),而且将通过在步骤14中对压缩程序进行解压缩而获得的程序/变量(TEXT、RODATA、DATA和BSS)存储在非易失性RAM 56的程序/变量区域A11中(步骤15)。此后,确定是否完成了将与整个配置对应的程序/变量存储在程序/变量区域A11中(步骤16)。在步骤16中,如果确定为否定的(“否”),则处理返回至步骤13,并且进行到读出与其余配置对应的压缩程序、对所读出的压缩程序进行解压缩并存储通过解压缩而获得的程序/变量。
同时,如果在步骤16中确定为肯定的(“是”),则处理进行到步骤21。
如果在步骤12中确定为否定的(“否“),即,该启动是第二次以后的启动,则处理进行到下述的步骤21。
由此,CPU 51使用对应变量执行存储在非易失性RAM 56中的程序/变量区域A11中的各个程序(步骤21),并且确定是否检测到系统故障(步骤22)。这里,“系统故障”是当在步骤S21中执行各个程序时各个程序没有正常运行的错误,或者可以是通过在步骤21中执行各个程序前对各个程序/变量执行错误检验而发现的错误。
如果在步骤22中确定为否定的(“否”),即,未检测到系统故障,则CPU 51将“ON(1)”作为引导标记存储在非易失性RAM 56的引导标记区域A12中(步骤23)。
同时,如果在步骤22中确定为肯定的(“是”),即,检测到系统故障,则CPU 51即刻停止处理,并且执行故障处理(步骤24)。本文中,作为故障处理的示例,例如,可以考虑使用UI 30向用户通知发生系统故障。如果已发生系统故障,则由于存在对压缩程序进行解压缩的需要,程序返回至步骤13。
(第二实施例)
图8是示出根据第二实施例的图像形成设备1的启动方法的示意图。
在上述第一实施例中,在第二次以后的启动时不初始化在第一次启动时存储在非易失性RAM 56中的数据,但一些数据可能需要在第二次以后的启动时进行初始化。在存储在非易失性RAM 56中的程序/变量当中,由于TEXT和RODATA的值不变化而无需进行初始化。然而,由于DATA和BSS的值变化,因此,可以初始化DATA和BSS。
因此,根据第二实施例,将压缩有TEXT和RODATA的第一压缩部分和压缩有DATA和BSS的第二压缩部分作为压缩程序的构成部分存储在ROM 55中。在第一次启动时,如箭头A所示,从ROM 55读出第一压缩部分和第二压缩部分并对其解压缩,从而将TEXT、RODATA、DATA和BSS存储在非易失性RAM 56中。在第二次以后的启动时,如箭头B所示,从ROM 55仅读出第二压缩部分并对其解压缩,从而将DATA和BSS再次存储在非易失性RAM 56中。即,在第二次以后的启动时,不执行对第一压缩部分进行解压缩并存储TEXT和RODATA的处理,从而导致缩短了图像形成设备1的启动时间。
用户可以预先选择是否使用上述启动方法。
根据第二实施例,描述了将压缩有TEXT和RODATA的第一压缩部分和压缩有DATA和BSS的第二压缩部分存储在ROM 55中。然而,如在第一实施例中一样,可以将压缩有TEXT、RODATA、DATA和BSS的压缩程序存储在ROM 55中。然而,在这种情况下,在第一次启动时,将通过对压缩程序进行解压缩而获得的TEXT、RODATA、DATA和BSS存储在非易失性RAM 56中,并且在第二次以后的启动时,将通过对压缩程序进行解压缩而获得的TEXT、RODATA、DATA和BSS当中的DATA和BSS存储在非易失性RAM 56中。
接着,将更详细描述根据第二实施例的IPL的执行。
图9是示出根据第二实施例的、根据IPL的执行的处理顺序的流程图。
根据IPL的执行,CPU 51从非易失性RAM 56的引导标记区域A12读出并获得引导标记(步骤31)。CPU 51还确定引导标记是否为FF(0),即,该启动是否为第一次启动(步骤32)。
如果在步骤32中确定为肯定的(“是”),即,该启动是第一次启动,则CPU 41接着从ROM 55的压缩程序区域A02读出与包括在设备的全部构成装置中的一个构成装置对应的第一压缩部分和第二压缩部分(步骤33),并且对在步骤33中所读出的第一压缩部分和第二压缩部分进行解压缩(步骤34)。然后,CPU 51将通过在步骤34中对第一压缩部分进行解压缩而获得的程序/变量(TEXT和RODATA)、和通过在步骤34中对第二压缩部分进行解压缩而获得的变量(DATA和BSS)存储在非易失性RAM 56的程序/变量区域A11中(步骤35)。此后,确定是否完成了将与全部构成装置对应的程序/变量存储在程序/变量区域A11中(步骤36)。在步骤36中,如果确定为否定的(“否”),则处理返回至步骤33,并且接着执行读出与其余构成装置对应的第一压缩部分和第二压缩部分、对所读出的第一压缩部分和第二压缩部分进行解压缩并存储通过解压缩而获得的程序/变量。
同时,如果在步骤36中确定为肯定的(“是”),则处理进行到步骤S41。
如果在步骤32中确定为否定的(“否”),即,该启动对应于第二次以后的启动,则CPU 51从ROM 55的压缩程序区域A02读出与包括在设备配置的全部构成装置中的一个构成装置对应的第二压缩部分(步骤37),并且对在步骤37中所读出的第二压缩部分进行解压缩(步骤38)。将通过在步骤38中对第二压缩部分进行解压缩而获得的变量(DATA和BSS)存储在非易失性RAM 56的程序/变量区域A11中(步骤39)。此后,确定是否完成了将与全部构成装置对应的变量存储在程序/变量区域A11中(步骤40)。在步骤40中,如果确定为否定的(“否”),则处理返回至步骤37,并且接着执行读出与其余构成装置对应的第二压缩部分、对所读出的第二压缩部分加压缩并且存储通过解压缩所获得的变量。
同时,如果在步骤40中确定为肯定的(“是”),则处理进行到以下将描述的步骤S41。
由此,CPU 51使用对应变量执行存储在非易失性RAM 56的程序/变量区域A11中的各个程序(步骤41),并且确定是否检测到系统故障(步骤42)。这里,“系统故障”是当在步骤41中执行各个程序时程序未正常运行的错误、或者通过在步骤41中执行各个程序前对各个程序/变量执行错误检验而发现的错误。
如果在步骤42中确定为否定的(“否”),即,未检测到系统故障,则CPU 51将“ON(1)”作为引导标记存储在非易失性RAM 56的引导标记区域A12中(步骤43)。
同时,如果在步骤42中确定为肯定的(“是”),即,检测到系统故障,则CPU 51即刻停止处理,并且执行故障处理(步骤44)。本文中,作为故障处理的示例,例如,可以考虑使用UI 30向用户通知发生了系统故障。如果发生了系统故障,则由于需要至少再次初始化变量(DATA和BSS),则在第一次启动的情况下处理返回至步骤33,或者在第二次以后的启动的情况下返回至步骤33或步骤37。
(第三实施例)
图10是示出根据第三实施例的图像形成设备1的启动方法的示意图。
在上述第二实施例中,在第二次以后的启动时从ROM 55读出第二压缩部分并对其进行解压缩,从而将DATA和BSS存储在非易失性RAM 56中。然而,在第二实施例中,由于需要从ROM 55读出第二压缩部分并对其进行解压缩,因此,花费更多的时间进行启动。
因此,根据第三实施例,在第一次启动时,如箭头A所示,从ROM 55读出第一压缩部分和第二压缩部分并对其进行解压缩,从而将TEXT、RODATA、DATA和BSS存储在非易失性RAM 56中。另外,如箭头A’所示,将DATA和BSS复制在非易失性RAM 56的独立区域中。在第二次以后的启动时,如箭头B所示,从独立区域读出DATA和BSS并接着将其存储在最初原本用来存储它们的区域中。因此,与从ROM55读取第二压缩部分并对其进行解压缩以将DATA和BSS存储在非易失性RAM 56中的方法相比,可以以更高速度将DATA和BSS存储在非易失性RAM 56中,这导致进一步缩短图像形成设备1的启动时间。
用户可以预先选择是否使用上述启动方法。
根据第三实施例,描述了将压缩有TEXT和RODATA的第一压缩部分和压缩有DATA和BSS的第二压缩部分存储在ROM 55中。然而,如在第一实施例中一样,可以将压缩有TEXT、RODATA、DATA和BSS的压缩程序存储在ROM 55中。
接着,将更详细地描述根据第三实施例的IPL的执行。
图11是示出根据第三实施例的、根据IPL的执行的处理顺序的流程图。
根据IPL的执行,CPU 51从非易失性RAM 56的引导标记区域A12读出并获得引导标记(步骤51)。CPU 51还确定引导标记是否为OFF(0),即,该启动是否为第一次启动(步骤52)。
如果在步骤52中确定为肯定的(“是”),即,该启动是第一次启动,则CPU 51接着从ROM 55的压缩程序区域A02读出与包括在设备的全部构成装置中的一个构成装置对应的第一压缩部分和第二压缩部分(步骤53),并且对已在步骤53中读出的第一压缩部分和第二压缩部分进行解压缩(步骤54)。随后,将通过在步骤54中对第一压缩部分进行解压缩而获得的程序/变量(TEXT和RODATA)、和通过在步骤54中对第二压缩部分进行解压缩而获得的变量(DATA和BSS)存储在非易失性RAM 56的程序/变量区域A11中最初原本用来存储这些变量的区域中。然后,将通过在步骤54中对第二压缩部分进行解压缩而获得的变量(DATA和BSS)存储在非易失性RAM 56的程序/变量区域A11中与最初原本用来存储这些变量的区域分离的区域中(步骤55)。此后,确定是否完成了将与全部构成装置对应的程序/变量存储在程序/变量区域A11中(步骤56)。在步骤56中,如果确定为否定的(“否”),则处理返回至步骤53,并且接着执行读出与其余构成装置对应的第一压缩部分和第二压缩部分、对读出的第一压缩部分和第二压缩部分进行解压缩并存储通过解压缩而获得的程序/变量。
同时,如果在步骤56中确定为肯定的(“是”),则处理进行到以下描述的步骤61。
如果在步骤52中确定为否定的(“否”),即,该启动是第二次以后的启动,则CPU 51从非易失性RAM 56的程序/变量区域A11中与最初原本用来存储变量(DATA和BSS)的区域分离的区域读出包括在设备的全部构成装置中的一个构成装置对应的变量(步骤57),并且将已在步骤57中读出的变量(DATA和BSS)存储在非易失性RAM56的程序/变量区域A11中原本用来存储这些变量的区域中(步骤59)。此后,确定是否完成了将与全部构成装置对应的变量存储在程序/变量区域A11中(步骤60)。在步骤60中,如果确定为否定的(“否”),则处理返回到步骤57并且接着执行读出与其余构成装置对应的变量并存储所读出的变量。
同时,如果在步骤60中确定为肯定的(“是”),则处理进行到以下将描述的步骤61。
由此,CPU 51使用对应变量执行存储在非易失性RAM 56的程序/变量区域A11中的各个程序,并且确定是否检测到系统故障(步骤62)。这里,“系统故障”是当在步骤61中执行各个程序时各个程序未正常运行的错误,但也可以是通过在步骤61中执行各个程序前对各个程序/变量执行错误检验所发现的错误。
如果在步骤62中确定为否定的(“否”),即,未检测到系统故障,则CPU 51将“ON(1)”作为引导标记存储在非易失性RAM 56的引导标记区域A12中(步骤63)。
同时,如果在步骤62中确定为肯定的(“是”),即,检测到系统故障,则CPU 51停止处理,并且执行故障处理(步骤64)。本文中,作为故障处理的示例,例如,可以考虑使用UI 30向用户通知发生了系统故障。如果已发生系统故障,则由于至少需要初始化变量(DATA和BSS),因此处理在第一次启动的情况下向返回至步骤53,或者在第二次以后的启动的情况下返回到步骤53或57。
在上述各实施例中,即使存储有各个压缩程序的压缩程序区域A02位于ROM 55中,但本公开内容也不限于此。即,压缩程序区域A02可以位于通过网络2连接至图像形成设备1的服务器5中(参见图1)或者位于连接至USB IF 65的读卡器80中的存储卡81中。在这种情况下,在执行IPL时,可以将要读出压缩程序的目标设置为服务器5或者安装在读卡器80中的存储卡。
在各实施例中,即使启动图像形成设备1的程序/变量以压缩格式存储在ROM 55中,但也可以以非压缩格式存储程序/变量。例如,可以存储用以执行程序的图像。在这种情况下,从ROM 55读出程序/变量并不进行解压缩就将其存储在非易失性RAM 56中。
在各实施例中,程序/变量区域A11和引导标记区域A12位于非易失性RAM 56中,并且工作区域A21和缓冲区域A22位于易失性RAM57中。然而,本公开内容并不限于此。例如,仅提供非易失性RAM 56,并且程序/变量区域A11、引导标记区域A12、工作区域A21和缓冲区域A22可以位于非易失性RAM 56中。
在各实施例中,控制器50设置在图像形成设备1中,但本发明并不限于此。例如,控制器50可以应用于通过执行用于启动任何装置的程序而启动的该装置。
实现实施例的程序可以由通信装置提供并存储在要提供的诸如CD-ROM的记录介质中。
为了说明和描述的目的,已提供了本发明的示例性实施例的以上描述。其并不旨在穷尽或将本发明限制为所公开的确切形式。显然,许多变型和变化对于本领域的技术人员而言是显而易见的。选择并描述这些实施例是为了最好地解释本发明及其实际应用的原理,从而使本领域普通技术人员能够理解本发明的适用于特定用途的各种实施例及其修改。本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种程序执行设备,包括:
非易失性存储器,其存储用于启动装备的程序和在所述程序中所使用的变量,并且即使未供电其也保持所存储的程序和变量,所述程序和所述变量能够被读出以及写入所述非易失性存储器;
执行单元,当在所述程序和所述变量未被存储在所述非易失性存储器的初始状态下指示启动所述装备时,将所述程序和所述变量传送至所述非易失性存储器,并且接连地使用存储在所述非易失性存储器中的所述变量来执行所述程序,而且当再次指示启动所述装备时,使用存储在所述非易失性存储器中的所述变量来执行所述程序。
2.根据权利要求1所述的程序执行设备,其中,
所述变量包括即使执行所述程序也不变化的第一变量和根据所述程序的执行而变化的第二变量,并且
当再次指示启动所述装备时,所述执行单元使用在初始状态下指示启动所述装备时传送并存储至所述非易失性存储器的所述第一变量和所述第二变量,来执行存储在所述非易失性存储器中的所述程序。
3.根据权利要求2所述的程序执行设备,其中,
当再次指示启动所述装备时,所述执行单元使用在初始状态下指示启动所述装备时传送并存储在所述非易失性存储器的所述第一变量、和在再次指示启动所述装备时传送至并存储在所述非易失性存储器中的所述第二变量,来执行存储在所述非易失性存储器中的所述程序。
4.根据权利要求2所述的程序执行设备,其中,
当再次指示启动所述装备时,所述执行单元使用在初始状态下指示启动所述装备时传送至并存储在所述非易失性存储器中的所述第一变量、和在初始状态下指示启动所述装备时传送至并存储在所述非易失性存储器中且在执行所述程序时未使用的所述第二变量,来执行存储在所述非易失性存储器中的所述程序。
5.根据权利要求1至4中任一项所述的程序执行设备,还包括:
只读存储器,其存储所述程序和所述变量,
其中,所述执行单元将存储在所述只读存储器中的所述程序和所述变量传送至所述非易失性存储器。
6.根据权利要求5所述的程序执行设备,其中,
所述只读存储器以压缩格式存储所述程序和所述变量,并且
所述执行单元对存储在所述只读存储器中的压缩程序和变量进行解压缩。
7.根据权利要求1至4中任一项所述的程序执行设备,其中,
所述非易失性存储器是MRAM、FeRAM、PRAM和ReRAM之一。
8.根据权利要求2所述的程序执行设备,其中,
所述第一变量包括只读数据,并且所述第二变量包括以符号开始的块。
9.一种图像形成设备,包括:
图像处理单元,其执行包括在记录材料上形成图像的图像形成处理、读取所述记录材料上所形成的图像的图像读取处理、以及发送和接收所述图像的图像发送和接收处理的各种处理中的至少一种处理;
非易失性存储器,其存储用于启动所述至少一种处理的程序和在所述程序中所使用的变量,并且即使不供电其也保持所存储的程序和变量,所述程序和变量能够被读出并且写入所述非易失性存储器;以及
执行单元,当在所述程序和所述变量未存储在所述非易失性存储器中的初始状态下指示启动所述至少一种处理时将所述程序和所述变量传送至所述非易失性存储器,并且接连地使用存储在所述非易失性存储器中的所述变量执行所述程序,而且当再次指示启动所述至少一种处理时,其使用存储在所述非易失性存储器中的所述变量来执行所述程序。
10.一种程序执行方法,包括:
将用于启动装备的程序和在所述程序中所使用的变量存储在非易失性存储器中,其中,所述程序和所述变量能够被读出和写入所述非易失性存储器,并且即使不供电,所述非易失性存储器也保持所存储的程序和变量;
当在所述程序和所述变量未存储在所述非易失性存储器中的初始状态下指示启动所述装备时,将所述程序和所述变量传送至所述非易失性存储器;以及
使用存储在所述非易失性存储器中的所述变量来执行存储在所述非易失性存储器中的所述程序,并且当再次指示启动所述装备时,使用存储在所述非易失性存储器中的所述变量来执行存储在所述非易失性存储器中的所述程序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011141187A JP5754264B2 (ja) | 2011-06-24 | 2011-06-24 | プログラム実行装置、画像処理装置およびプログラム |
JP2011-141187 | 2011-06-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102841797A true CN102841797A (zh) | 2012-12-26 |
CN102841797B CN102841797B (zh) | 2017-03-01 |
Family
ID=45418404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210015504.1A Active CN102841797B (zh) | 2011-06-24 | 2012-01-18 | 程序执行设备、图像处理设备和程序执行方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8638455B2 (zh) |
EP (1) | EP2538321A1 (zh) |
JP (1) | JP5754264B2 (zh) |
CN (1) | CN102841797B (zh) |
MY (1) | MY159619A (zh) |
SG (1) | SG186533A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104821790A (zh) * | 2014-01-31 | 2015-08-05 | 瑞士优北罗股份有限公司 | 可靠的晶体振荡器启动方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140065196A (ko) * | 2012-11-21 | 2014-05-29 | 삼성전자주식회사 | 메모리 시스템 및 그 구동 방법 |
US10055207B2 (en) * | 2013-03-13 | 2018-08-21 | Vmware, Inc. | Persistent variables in programming languages |
KR102060430B1 (ko) | 2013-08-08 | 2020-02-11 | 삼성전자주식회사 | 웨이크-업 시간을 줄일 수 있는 시스템 온 칩. 애플리케이션 프로세서, 및 상기 시스템 온 칩을 포함하는 컴퓨터 시스템 |
JP6220244B2 (ja) * | 2013-11-21 | 2017-10-25 | キヤノン株式会社 | 電子機器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1041486A2 (en) * | 1999-04-02 | 2000-10-04 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory |
US6564286B2 (en) * | 2001-03-07 | 2003-05-13 | Sony Corporation | Non-volatile memory system for instant-on |
WO2004042557A2 (en) * | 2002-11-06 | 2004-05-21 | Koninklijke Philips Electronics N.V. | Storing bios in persistent system memory |
CN101067790A (zh) * | 2006-05-04 | 2007-11-07 | Qnx软件操作系统德国有限公司 | 执行快速启动唤醒的系统 |
CN101228509B (zh) * | 2005-07-27 | 2010-05-26 | 松下电器产业株式会社 | 生成执行二进制图像的装置及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2574537B2 (ja) * | 1990-11-29 | 1997-01-22 | 松下電器産業株式会社 | プロセス管理装置 |
JPH11312089A (ja) * | 1998-04-28 | 1999-11-09 | Matsushita Electric Ind Co Ltd | 電子制御装置 |
JP2003337746A (ja) * | 2002-05-22 | 2003-11-28 | Hitachi Ltd | 情報処理装置の高速起動 |
JP2006526831A (ja) | 2003-06-03 | 2006-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 不揮発性メモリからのブート |
JP3906825B2 (ja) | 2003-06-17 | 2007-04-18 | 日本電気株式会社 | 計算機システム、計算機システム起動方法およびプログラム |
JP2006106823A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 電子機器、該電子機器にて実行されるオペレーティングシステム起動方法および該電子機器にて実行されるオペレーティングシステムの初期化方法 |
FR2896371B1 (fr) * | 2006-01-19 | 2008-11-07 | Canon Kk | Procede et dispositif de traitement d'une sequence d'images numeriques au format extensible |
JP2010211466A (ja) | 2009-03-10 | 2010-09-24 | Canon Inc | 画像処理装置および画像処理方法及びプログラム |
-
2011
- 2011-06-24 JP JP2011141187A patent/JP5754264B2/ja not_active Expired - Fee Related
- 2011-11-14 US US13/295,721 patent/US8638455B2/en not_active Expired - Fee Related
- 2011-12-13 EP EP11193327A patent/EP2538321A1/en not_active Withdrawn
-
2012
- 2012-01-18 CN CN201210015504.1A patent/CN102841797B/zh active Active
- 2012-03-12 SG SG2012017596A patent/SG186533A1/en unknown
- 2012-03-16 MY MYPI2012700087A patent/MY159619A/en unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1041486A2 (en) * | 1999-04-02 | 2000-10-04 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory |
US6598137B1 (en) * | 1999-04-02 | 2003-07-22 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory for simultaneous use as a program area and a data area |
US6564286B2 (en) * | 2001-03-07 | 2003-05-13 | Sony Corporation | Non-volatile memory system for instant-on |
WO2004042557A2 (en) * | 2002-11-06 | 2004-05-21 | Koninklijke Philips Electronics N.V. | Storing bios in persistent system memory |
CN101228509B (zh) * | 2005-07-27 | 2010-05-26 | 松下电器产业株式会社 | 生成执行二进制图像的装置及方法 |
CN101067790A (zh) * | 2006-05-04 | 2007-11-07 | Qnx软件操作系统德国有限公司 | 执行快速启动唤醒的系统 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104821790A (zh) * | 2014-01-31 | 2015-08-05 | 瑞士优北罗股份有限公司 | 可靠的晶体振荡器启动方法 |
CN104821790B (zh) * | 2014-01-31 | 2019-03-29 | 瑞士优北罗股份有限公司 | 可靠的晶体振荡器启动方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120327440A1 (en) | 2012-12-27 |
JP2013008244A (ja) | 2013-01-10 |
JP5754264B2 (ja) | 2015-07-29 |
US8638455B2 (en) | 2014-01-28 |
EP2538321A1 (en) | 2012-12-26 |
CN102841797B (zh) | 2017-03-01 |
SG186533A1 (en) | 2013-01-30 |
MY159619A (en) | 2017-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102841797A (zh) | 程序执行设备、图像处理设备和程序执行方法 | |
JP4828816B2 (ja) | メモリカード、半導体装置、及びメモリカードの制御方法 | |
JP2005222228A (ja) | メモリカード及び半導体装置 | |
CN101183313A (zh) | 信息处理设备和用于该设备的rom图像生成设备 | |
JP2004062913A (ja) | Nandフラッシュメモリをシステム駆動用及びデータ貯蔵用として使用する装置 | |
EP2172844A1 (en) | Memory protection method, information processing apparatus, program, and computer-readable storage medium | |
US11144299B2 (en) | Firmware updating method | |
JP5747680B2 (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2007265056A (ja) | プログラマブルロジックデバイスのコンフィギュレーション装置 | |
US9071718B2 (en) | Information processing apparatus, image forming apparatus, non-transitory computer readable medium storing program, and information processing method | |
US8359564B2 (en) | Circuit design information generating equipment, function execution system, and memory medium storing program | |
US10250766B2 (en) | Method and device for changing display language of application | |
JP5545432B2 (ja) | Biosアップデート方法、biosアップデート装置及びbiosアップデートプログラム | |
JP2006252284A (ja) | 携帯可能電子装置およびicカード | |
CN105611096B (zh) | 电子设备和基于电子设备的方法 | |
JP2013003984A (ja) | 情報処理装置、画像形成装置、およびプログラム | |
JP2009176151A (ja) | 情報処理装置およびその起動方法 | |
JP2013004043A (ja) | 情報処理装置、画像形成装置およびプログラム | |
JP2000235483A (ja) | 情報処理装置 | |
JP2013003985A (ja) | 情報処理装置、画像形成装置、およびプログラム | |
JP2007148773A (ja) | Bios搭載コンピュータ及びbiosローディングプログラム | |
JP2004287618A (ja) | オペレーティングシステム起動制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにオペレーティングシステム起動制御装置 | |
JP5971022B2 (ja) | 画像形成装置 | |
JP4498341B2 (ja) | メモリシステム | |
KR100607673B1 (ko) | 애드 온 모듈 및 이를 사용하는 전자장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Tokyo Patentee after: Fuji film business innovation Co.,Ltd. Address before: Tokyo Patentee before: Fuji Xerox Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |