CN102822970A - 键合半导体结构及其形成方法 - Google Patents

键合半导体结构及其形成方法 Download PDF

Info

Publication number
CN102822970A
CN102822970A CN2011800170810A CN201180017081A CN102822970A CN 102822970 A CN102822970 A CN 102822970A CN 2011800170810 A CN2011800170810 A CN 2011800170810A CN 201180017081 A CN201180017081 A CN 201180017081A CN 102822970 A CN102822970 A CN 102822970A
Authority
CN
China
Prior art keywords
semiconductor structure
processing
donor
plane surface
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800170810A
Other languages
English (en)
Other versions
CN102822970B (zh
Inventor
C·梅热
B-Y·阮
M·佐高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102822970A publication Critical patent/CN102822970A/zh
Application granted granted Critical
Publication of CN102822970B publication Critical patent/CN102822970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

形成半导体结构的方法包括：将施主结构的一部分（116a）转移到处理的半导体结构（102），其中，处理的半导体结构包括至少一个非平面表面。非晶形膜（144）可以形成在键合半导体结构的至少一个非平面表面之上，并且该非晶形膜可被平面化，以形成一个或多个平面化表面。半导体结构包括具有至少一个非平面表面的键合半导体结构，并且非晶形膜布置在该至少一个非平面表面之上。键合半导体结构可以包括处理的半导体结构和单晶施主结构附着到该处理的半导体结构的非平面表面的一部分。

Description

键合半导体结构及其形成方法
优先权声明
本申请主张2010年3月31日提交的美国临时专利申请第61/319,495号、“BONDED SEMICONDUCTOR STRUCTURES ANDMETHOD OF FORMING SAME”的提交日的权利。
技术领域
本发明的实施例一般地涉及形成半导体结构的方法及采用这种方法形成的作为结果的结构，更具体地涉及键合半导体结构及其形成方法。
背景技术
两个或多个半导体结构的三维（3D）集成可以对微电子应用产生许多好处。例如，微电子元件的3D集成可以产生改进的电性能和功率消耗，同时减少器件覆盖区的面积。例如参见P.Garrou等人的“TheHandbook of 3D Integration”（Wiley VCH(2008)）。
半导体结构的3D集成可以通过许多方法来实现，例如，将一个或多个半导体层转移到处理的半导体结构，其可以包括多个器件结构。将半导体层转移到处理的半导体结构可以通过将施主结构的一部分转移到处理的半导体结构来实现，其采用例如离子注入、键合以及分离的方法。施主结构的被转移部分可以经受进一步处理，例如，在其中产生另外的器件结构，其可以与下面的器件结构集成。然而，形成处理的半导体结构以及将施主结构的一部分转移到处理的半导体结构中涉及的处理可能对键合半导体结构的质量产生不利影响。
应该注意的是，半导体结构的3D集成可以如下发生：将半导体模具附着到一个或多个另外的半导体模具（即，模具到模具（D2D）），半导体模具到一个或多个半导体晶片（即，模具到晶片（D2W）），以及半导体晶片到一个或多个另外的半导体晶片（即，晶片到晶片（W2W）），或其组合。
发明内容
本发明的实施例可以提供用于形成半导体结构的方法及结构，更具体地提供用于形成键合半导体结构的方法及结构。提供该总结，以以一种简化的形式来引入概念选择，其在本发明的实施例的详细描述中进行进一步描述。该总结不旨在识别要求的主题的关键特征或必要特征，也不旨在用于限制要求的主题的范围。
因此，在本发明的一些实施例中，形成半导体结构的方法可以包括，将施主结构的一部分转移到处理的半导体结构，并形成包含一个或多个非平面表面的键合半导体结构。非晶形膜可以形成在至少该键合半导体结构的一个或多个非平面表面之上，并且，可以将该非晶形膜平面化，以形成一个或多个平面化表面。使该非晶形膜平面化可以包含，去除该非晶形膜在该一个或多个非平面表面中的至少一个凹处外面的一部分，保留该非晶形膜在该一个或多个非平面表面中的至少一个凹处内的一部分。
在本发明的另外的实施例中，形成半导体结构的方法可以包括，在半导体结构上或中形成多个器件结构，以产生包含非平面主表面和非平面侧表面的处理的半导体结构。施主结构至少大体由单晶半导体材料组成的一部分可以被转移到该处理的半导体结构的非平面主表面，以形成具有非平面主表面和非平面侧表面的键合半导体结构。非晶形膜可以形成在该键合半导体结构的非平面侧表面和非平面主表面之上，并且至少键合半导体结构的非平面主表面可以通过选择性地去除非晶形膜的部分来被平面化。
本发明的实施例也可以包括通过本文描述的方法形成的半导体结构。在本发明的一些实施例中，半导体结构包括具有非平面主表面和非平面侧表面的键合半导体结构，并且非晶形膜布置在键合半导体结构的非平面侧表面和非平面主表面之上。键合半导体结构可以包括包含非平面主表面和非平面侧表面的处理的半导体结构，并且单晶施主结构的一部分附着到该处理的半导体结构的非平面主表面。
在本发明的一些实施例中，半导体结构包含具有非平面主表面和非平面侧表面的键合半导体结构，并且多个重结晶晶体材料区域布置在该键合半导体结构的非平面侧表面和非平面主表面的谷区之上。键合半导体结构可以包括包含多个器件结构、非平面主表面和非平面侧表面的处理的半导体结构。键合半导体结构也可以包括单晶施主结构附着到该处理的半导体结构的非平面主表面的一部分。根据下面的详细描述，本发明的另外的实施例的单元的进一步的方面、细节和可选组合将会变得显而易见。
附图说明
通过参考下面对本发明实施例的详细描述、本发明具体实施例的说明性实例，以及附图，可以更充分理解本发明的实施例，附图中：
图1A-1G示意性地示出形成键合半导体结构的本发明的实例实施例。
图2A-2F示意性地示出形成键合半导体结构的本发明的另外的实例实施例。
具体实施方式
本文呈现的说明不是任何具体材料、装置、系统或方法的实际视图，而仅仅是用于描述本发明的实施例的理想化表示。
本文采用的标题仅是为了清楚，而没有任何的有意限制。本文引用许多参考文献。不管本文中怎么表现引用的参考文献，其都不被公认为相对于本文要求的主题的本发明的现有技术。
如本文采用的，术语“半导体结构”指的是并且包括包含半导体材料和形成半导体器件中采用的任何结构。半导体结构例如包括：块状半导体材料体（比如，半导体模具和晶片）和组合或复合结构，其包括半导体材料和一个或多个其它材料（比如金属和/或在其上的绝缘体）的层或区域。半导体结构也包括完全制造式半导体器件和制造半导体器件期间形成的中间结构。
如本文采用的，术语“处理的半导体结构”指的是并且包括包含一个或多个至少部分形成的器件结构的任何半导体结构。
如本文采用的，术语“器件结构”指的是并且包括半导体结构的任何部分，即包括或至少限定由半导体结构形成的半导体器件的有源或无源元件的一部分。例如，器件结构包括集成电路的有源和无源元件，比如，晶体管、换能器、电容器、电阻器、导电线、导电过孔和导电接触垫。
如本文采用的，术语“键合半导体结构”指的是并且包括包含附着在一起的两个或多个半导体结构的任何结构。
本发明的实施例包含形成半导体结构的方法及结构，更具体地包含包括键合半导体结构的半导体结构及形成这种半导体结构的方法。键合半导体结构可以包括处理的半导体结构，其包括多个器件结构和由处理的半导体结构承载（比如键合到）的施主结构的被转移部分。键合结构也可以包括一个或多个非平面表面，并且本发明的实施例也包括该一个或多个非平面表面的平面化和在平面化表面内的另外数量器件结构的形成。这种另外的器件结构可以与处理的半导体结构的器件结构互相电连接。这种方法和结构可以用于各种目的，比如，3D集成过程和3D集成结构。
下面参考图1A-1G来描述本发明的实例实施例。图1A示出处理的半导体结构100结构100。处理的半导体结构100可以包括许多器件结构104和一个或多个非平面表面，比如非平面主表面106（例如，顶表面）和非平面侧表面108。
更详细地，本发明的实施例可以通过形成包括一个或多个非平面表面的处理的半导体结构100来进行。该一个或多个非平面表面可以包括非平面主表面106和非平面侧表面108。形成处理的半导体结构100可以包含将许多器件结构104制造在半导体结构110中。该许多器件结构104可以包含，例如，切换结构（例如晶体管等），发光结构（例如激光二极管、发光二级管等），光接收、发射或导向结构（例如波导管、分流器、混频器、光电二极管、太阳能电池、太阳能子电池等）和微型机电系统结构（例如加速计、压力传感器等）中的一个或多个。
用于制造该许多器件结构104的方法可以产生处理的半导体结构100，处理的半导体结构100包括非平面主表面106和非平面侧表面108。非平面表面106、108的布局可以包含多个峰区112和多个谷区114。用于制造该许多器件结构104的方法可以包含，例如，平版印刷、蚀刻、清洁、离子注入、键合、沉积、处理和金属化中的一个或多个。
处理的半导体结构100可以包含许多层和材料。处理的半导体结构100可以包含半导体材料，比如，硅、锗、碳化硅、III族砷化物、III族磷化物、III族氮化物和III族锑化物中的一个或多个。处理的半导体结构100也可以包括非半导体材料，其中非半导体材料用于与半导体材料共同制造器件结构。与半导体材料共同利用的非半导体材料可以包括导电材料（例如，金属材料），比如，钴、钌、镍、钽、氮化钽、氧化铟、钨、氮化钨、氮化钛、铜和铝中的一个或多个。另外，与半导体材料共同利用的非半导体材料可以包括绝缘材料（例如，介电材料），比如，聚酰亚胺、苯并环丁烯（BCB）、氮化硼、碳化硼氮化物、多孔硅酸盐、二氧化硅、氮化硅、其它氧化物、其它氮化物及其混合物中的一个或多个。
参考图1B，可以将一部分施主结构116转移到处理的半导体结构100的非平面主表面106。如下面的更详细讨论，施主结构116的被转移部分可以用于制造额外的f器件结构，其可以与处理的半导体结构100的器件结构104相互电连接。
图1B示出键合半导体结构118，其包含处理的半导体结构100和施主结构116。施主结构116可以包含如针对处理的半导体结构100所描述的材料和结构。在一些实施例中，施主结构116可以包含单晶半导体材料，其中，单晶半导体材料可以选自于例如硅、锗、碳化硅、III族砷化物、III族磷化物、III族氮化物和III族锑化物。
为了将一部分施主结构116转移到处理的半导体结构100的非平面主表面106，可以将施主结构116的表面120附着到处理的半导体结构100的非平面主表面106。
将施主结构116附着到处理的半导体结构100，可以采用例如，沿着在处理的半导体结构100的非平面主表面106和施主结构116的邻接面120之间的非连续键合界面122的键合过程。关于键合半导体结构的进一步的信息，参见例如，Tong等人的名称为“Semiconductorwafer bonding:recent developments”（Materials,Chemistry and Physics 37101 1994）、Christiansen等人的名称为“Wafer Direct Bonding:FromAdvanced Substrate Engineering to Future Applications inMicro/Nanoelectronics”（Proceedings of the IEEE 94 12 2060 2006）的期刊出版物。
非平面主表面106的布局可以产生在施主结构116和处理的半导体结构100的非平面主表面106之间的非连续键合界面122。这种非连续键合界面122可以包含许多键合区124和许多未键合区126。非连续键合界面122的键合区124可以包含处理的半导体结构100的非平面主表面106的峰区112，其键合到施主结构116的表面120，非连续键合界面122的未键合区126可以包含处理的半导体结构100的非平面主表面106的谷区114。
将施主结构116附着到处理的半导体结构100的非平面主表面106时，可以使施主结构106变薄，以将附着的施主结构116的厚度减少到随后过程（例如，用于将器件结构制造在一部分施主结构116内的过程）期望的值。
更详细地，可以使施主结构116变薄，以便施主结构的一部分116a由处理的半导体结构100承载（例如附着到），施主结构的剩余部分116b不由处理的半导体结构100承载。可以通过从施主结构116在其与非平面主表面106相对的侧上去除材料来使施主结构116变薄。可以利用许多方法，比如，蚀刻、抛光、磨削、激光发射和化学机械抛光中的一种或多种来执行将施主结构116变薄。
根据另一个非限制性实例，业内已知的SMART CUTTM过程可以用于使施主结构116变薄。这种过程在例如，Bruel的美国专利No.RE39,484（2007年2月6日授权）、Aspar等人的美国专利No.6,303,468（2001年10月16日授权）、Aspar等人的美国专利No.6,335,258（2002年1月1日授权）、Moriceau等人的美国专利No.6,756,286（2004年6月29日授权）、Aspar等人的美国专利No.6,809,044（2004年10月26日授权）和Aspar等人的美国专利No.6,946,365（2005年9月20日授权）中被详细描述。
简洁地，根据这些实施例，可以通过将离子128通过施主结构116的表面注入到施主结构116使得施主结构116变薄，以在施主结构116内形成弱化带130。可以在将施主结构116键合到处理的半导体结构100之前，在施主结构116内形成弱化带130。
在形成弱化带130时，并且在将施主结构116附着到处理的半导体结构100以形成键合半导体结构118之后，可以使半导体结构118的温度加热到高温（例如，大约100℃之上），并保持在该高温一段时间足以使注入的离子在弱化带130内融合并且足以在施主结构116内形成多个微腔和/或包裹物。然后可以给施主结构116供应额外的能量，以促进施主结构116一般沿弱化带130的破裂，以便施主结构116的部分116b从施主结构116的部分116a和处理的半导体结构100分离。
图1C示出键合半导体结构132，其中，键合半导体结构132包含处理的半导体结构100和由处理的半导体结构100通过非连续键合界面122承载的施主结构的部分116a。由于在施主结构116和处理的半导体结构100之间存在未键合区126（参见图1B），其间的键合强度可能不足以沿着弱化带130产生清洁的平面破裂。结果，可能将施主结构的非连续部分116a转移到处理的半导体结构100，并由其承载。换句话说，在破裂过程期间，在施主结构116和处理的半导体结构100之间的未键合区126可能阻止未键合区126附近的弱化带130处的破裂，从而破裂表面是非平面的，并且沿着一些区域中的弱化带而不沿着在其他区域中的未键合区126延伸。如图1C中所示，将施主结构的一部分116a不完全转移到处理的半导体结构100可以产生具有非平面主表面134的键合半导体132。
更详细地，非平面主表面134的布局包含多个峰区136和多个谷区138。多个凹处140可以布置在多个谷区138之上并且凹处延伸到多个谷区138（即，非平面主表面134的低地势区域），其中，凹处140根据意愿与以前由施主结构116不被转移到处理的半导体结构100的部分占据的空间体积对应。相反地，施主结构被转移到处理的半导体102的部分116a包含或限定多个峰区136。最大峰谷距离可以定义为最低地势谷区138和最高地势峰区136之间的最大垂直距离。例如，图1C的插图示出非平面主表面134的最低地势谷区138`和最高地势峰区136`。峰区136`和谷区138`之间的垂直距离可以定义为最大峰谷距离PVmax。
图1D示出键合半导体结构142，其包含形成在图1C的键合半导体结构132之上的非晶形膜144。非晶形膜144遍布在键合半导体结构132上，包括在非平面主表面134和非平面侧表面108之上。非晶形膜144的平均厚度为D1，并且可以包含一个或多个非晶形材料层。这些非晶形材料可以包括，例如，硅、锗、碳化硅、III族砷化物材料、III族磷化物材料、III族氮化物材料和III族锑化物材料中的一个或多个。
可以利用许多方法中的任一种，来将非晶形膜144形成在非平面主表面134和非平面侧表面108中的所有或部分之上。例如，可以利用沉积方法，比如化学气相沉积（CVD），来形成非晶形膜144。许多CVD方法是本领域内已知的，并且可以用于产生非晶形膜144。这些CVD方法可以包括常压CVD（APCVD），低压CVD（LPCVD）和超高真空CVD（UHCVD）。在本发明的一些实施例中，可以利用低温CVD方法来形成非晶形膜144。这些方法可以包括，例如，LPCVD和等离子体辅助的CVD方法中的一个或多个，例如，次常压CVD（SACVD）、微波等离子体辅助的CVD（MPCVD）、等离子体增强的CVD（PECVD）和远距等离子体增强的CVD（RPECVD）。可以在本发明的一些实施例中利用用于沉积非晶形膜144的LPCVD和等离子体辅助的CVD方法，以提供低温沉积过程。
可以利用低温沉积过程，以便防止处理的半导体结构100中存在的器件结构104退化。因此，在本发明的一些实施例中，可以在低于大约400℃的温度处形成非晶形膜144。在本发明的另外的实施例中，可以在低于大约500℃的温度处形成非晶形膜144，然而，在本发明的更多实施例中，可以在低于大约600℃的温度处形成非晶形膜144。
如在图1D中示出的，可以将非晶形膜144保形沉积在键合半导体结构132的非平面主表面134和非平面侧表面108之上。非晶形膜144的保形沉积可以用于填塞（即，至少大体填满）非平面主表面134的多个凹处140和布置在非平面侧表面108的谷区114之上的多个凹处。然而，由于保形膜的厚度可以为D1，并且其在整个非晶形膜144上是大体统一的，采用保形沉积过程来填塞键合半导体结构132的非平面表面中的凹处可以导致非晶形膜144本身具有非平面表面，比如，在非晶形膜144与处理的半导体结构100相对的侧上的非平面主表面146。换句话说，可以以这种方式来沉积非晶形膜144，使得非晶形膜144的材料大体上保留图1C的键合半导体结构132在下面的非平面表面的布局。
在本发明的一些实施例中，非晶形膜144的平均厚度可以为D1，其中，D1大于图1C的键合半导体结构132的非平面表面的最大峰谷距离PVmax。可以将厚度D1选择为大于PVmax，以便多个凹处140和在谷区114上面的多个凹处可以至少大体由非晶形膜144填塞。
图1E示出键合半导体结构148，其包含图1C的键合半导体结构132，并且可以通过使图1D的键合半导体结构142的非晶形膜144的一个或多个表面平面化来形成。因此，图1E的键合半导体结构148包括一个或多个平面化表面，包括例如，平面化主表面134`。更详细地，可以以这种方式来处理非晶形膜144，使得非晶形膜144的非平面性大体被去除，产生一个或多个平面化表面（例如，平面化键合表面134`）。平面化键合表面134`包含施主结构的一部分116a和非晶形膜的剩余部分144`。
许多方法可以用于平面化非晶形膜144，以形成一个或多个平面化表面。例如，可以利用蚀刻过程、磨削过程和抛光过程中的一个或多个来执行平面化过程。在本发明的一些实施例中，可以利用化学机械抛光（CMP）过程来执行平面化过程。可以选择CMP过程条件，具体地泥浆研磨和化学，以便以这样的方式来减少非晶形膜144的非平面性，从而提供平面化主表面134`和平面化侧表面108`中的一个或多个。在本发明的一些实施例中，如图1E中所示，可以选择性地去除非晶形膜144的一部分（例如通过CMP方法），以便非晶形膜的剩余部分144`布置在多个凹处140和布置在谷区114之上的多个凹处中。
图1F示出键合半导体结构150，其包含键合半导体结构132、施主结构的一部分116a和重结晶材料区域144``。重结晶材料区域144``可以通过热处理和使非晶形膜的剩余部分144`重结晶来形成，其中非晶形膜的剩余部分144`布置在多个凹处140和布置在图1E的键合半导体结构148中的谷区114之上的多个凹处中。
在本发明的一些实施例中，非晶形膜的剩余部分144`可以通过加热过程来进行热处理，其中，加热过程将非晶形膜的剩余部分144`的温度提高到至少足以促进非晶形材料重结晶的温度。将非晶形膜的剩余部分144`加热到至少足以促进非晶形材料重结晶的温度，可以形成许多重结晶材料区域144``。重结晶材料区域144``可以包含例如，大量纳米晶体材料、大量多结晶材料和单晶中的一个或多个。
许多方法可以用于形成重结晶材料区域144``。通过实例，并非限制，非晶形膜的剩余部分144`可以包含非晶硅，并且热处理可以包含激光退火、红外线灯加热、快速热退火和感应电流焦耳加热中的一个或多个。在一些实施例中，施主结构的部分116a可以至少大体由单晶材料组成，其可以作为重结晶期间到非晶形膜的剩余部分144`的种子材料，以便非晶形膜144`的微粒并入并且是施主结构116a的单晶的一部分。在这些实施例中，在重结晶材料区域144``和施主结构116a之间可以不存在明显的分界线。
如果在高于器件开始退化的临界温度的温度处执行重结晶过程的热处理，那么存在于处理的半导体结构100内的器件结构104可能被损坏。因此，在本发明的一些实施例中，在低于大约400℃的温度处执行将非晶形膜的剩余部分144`加热到至少足以促进材料重结晶的温度。在另外的实施例中，在低于大约500℃的温度处为了重结晶执行将非晶形膜的剩余部分144`加热，然而，在本发明的更进一步实施例中，在低于大约600℃的温度处为重结晶执行将非晶形膜的剩余部分144`加热。
当将非晶形膜的剩余部分144`加热到足以促进非晶形材料重结晶的温度时，键合半导体结构150的温度被降低。因而产生的键合半导体结构150可以包含单晶、纳米晶体和多结晶材料中的一个或多个，并且可以包含大体平面的主表面134``。在一些实施例中，这种半导体结构可能适于将额外的器件结构制造在施主结构的部分116a内（包括制造在重结晶材料区域144``内）。
图1G示出键合半导体结构152，其可以通过将额外的器件结构154制造在图1F的键合半导体结构150的施主结构的部分116a内（包括制造在重结晶材料区域144``内）来形成。如图1G中所示，形成在施主结构的部分116a内的器件结构154（包括在重结晶材料区域144``内的）可以采用电传导互连器156与在处理的半导体结构100内的器件结构104互相电连接。互连器156可以包含例如导电过孔。
可以利用类似于针对形成器件结构104而描述的那些方法的方法来形成另外的器件结构154。如以前针对处理的半导体结构100而描述的，制造另外的器件结构154以形成图1G的键合半导体结构152，可以导致在键合半导体结构152中形成一个或多个非平面表面，比如，非平面主表面158和非平面侧表面160。
制造另外的器件结构154可以包括形成互连器156。互连器可以为在处理的半导体结构100中的器件结构104和另外的器件结构154之间的互连提供路线。
下面参考图2A-2E来描述本发明的另外的实施例。在图2A-2E中示出的实施例与以前参考图1A-1G描述的那些实施例类似。然而，在图2A-2E的实施例中，将另外的施主结构附着到利用图1A-1G的方法而形成的键合半导体结构152（图1G）。从另外的施主结构转移到半导体结构152的材料可以为在那里制造另外的器件结构而经受进一步的处理。另外的器件结构可以与键合半导体结构152的器件结构相互连接，从而产生另一个3D集成结构。
参考图2A-2E描述的本发明的实施例可以从图1G的键合半导体结构152开始。键合半导体结构152包括一个或多个非平面表面，包括例如，非平面主表面158和非平面侧表面160。图2A示出键合半导体结构218，其可以通过将另一个施主结构216附着到（图1G的）键合半导体结构152来形成。键合半导体结构152和另外的施主结构216可沿着非连续键合界面222彼此附着。键合半导体结构152的非平面主表面158可被附着到施主结构216的表面220。
可以以如同以前关于施主结构116而描述的方式来使施主结构216变薄。例如，可以将离子228注入到施主结构216，以在那里形成弱化带230。然后，施主结构116沿着弱化带230破裂，以将施主结构216变薄到期望厚度。
图2B示出键合半导体结构232，其包括将施主结构216变薄使得施主结构的一部分216a由键合半导体结构218承载之后的图2A的键合半导体结构218。施主结构的部分216a和多个未转移区域240可以导致在键合半导体结构232上形成非平面主表面234。
图2C示出另一个键合半导体结构242，其可以通过在图2B的键合半导体结构232之上形成非晶形膜244来形成。可以采用以前描述的方法来形成非晶形膜244。非晶形膜244可以包括非平面主表面246。
当形成非晶形膜244时，可以将非晶形膜244平面化，以形成一个或多个平面化表面，比如，如图2D中所示的键合半导体结构248的平面化主表面234`。形成一个或多个平面化表面可以包括例如，利用比如以前提到的那些方法。例如，化学机械抛光过程可以用于将非晶形膜244平面化。
非晶形膜的剩余部分244`可被热处理（如图2D中所示）。例如，非晶形膜的剩余部分244`可以承受热处理，其中热处理包含在其中非晶形膜的剩余部分244`可以被加热到足以促进非晶形膜重结晶的温度的加热过程，从而形成许多如图2E中所示的重结晶材料区域244``。因此，如图2E中所示的键合半导体结构250可以包括平面化主表面234`（包含施主结构的一部分216a）和许多重结晶材料区域144``。
图2F示出键合半导体结构252，其可以通过在施主结构的部分216a和重结晶材料区域144``中制造另外的器件结构204来形成。另外的器件结构204可以覆盖器件结构154，其中器件结构154可以转而覆盖器件结构104。多个互连器256和156可以形成在器件结构204、器件结构154和器件结构104之间，从而在键合半导体结构252内形成多个相互连接的器件结构。
应该理解的是，根据本发明的实施例还可以附着并处理更多施主结构，以制造包含另外的器件结构的键合半导体结构，其中，每个单独的处理的半导体结构的器件结构可以与键合半导体结构的其他处理的半导体结构的器件结构相互连接。
实例
下面列出本发明的非限制性实例实施例。应该理解的是，在下面的实例中，参数（例如，材料，结构等）仅用于示例性目的，并不限制本发明的实施例。
参考图1A，处理的半导体结构100包含互补金属氧化物半导体（CMOS）结构，包括多个晶体管器件结构104。CMOS处理的半导体结构100可以由半导体结构110制造，其中除了非半导体材料之外（比如，二氧化硅，氮化硅和金属化材料），半导体结构包含单晶硅。用于制造CMOS处理的半导体结构100的过程包括例如，蚀刻过程、沉积过程、平版印刷过程和处理过程。这些过程导致非平面主表面106和非平面侧表面108。
提供包含单晶硅衬底的施主结构116（如图1B中所示）。硅施主结构116被注入离子，比如，氢、氦、氮离子中的一个或多个，以在硅施主结构116内形成弱化带130。包括弱化带130的硅施主结构116被通过键合过程附着到CMOS处理的半导体结构100。
键合过程可以包括将一个或多个键合辅助层（未示出）沉积在一个或两个键合表面上。例如，键合辅助层可以提供在硅施主结构116的表面120和CMOS处理的半导体结构100的非平面主表面106至少之一上。键合过程包括放置CMOS处理的半导体结构100的非平面主表面106，使其与硅施主结构116的表面120密切接触。还应用压力和热过程，以改进键合结构之间的键合强度。
当将CMOS处理的半导体结构100附着到硅施主结构116时，还供应热能量，以促进硅施主结构沿着弱化带130破裂并分离。如图1C中所示，由于CMOS处理的半导体结构100的非平面主表面106，硅施主结构的非连续部分116a被转移并由CMOS处理的半导体结构100承载，导致形成键合半导体结构132。非平面主表面134被形成，其中，非平面主表面134包括硅施主结构的一部分116a和凹处140。
利用低压化学气相沉积（LPCVD）过程和硅烷气（SiH4）作为先驱体，在低于400℃的温度处，将非晶形硅膜144沉积在键合半导体结构132之上。沉积的非晶形硅膜144的平均厚度为D1，以便凹处140和谷区114之上的凹处由非晶形硅膜144填塞（如图1D中所示）。如图1E中所示，随后利用化学机械抛光过程来将非晶形硅膜144的表面146平面化，并选择性地去除非晶形硅膜144的非平面性、产生平面化主表面134`。
（图1E的）键合半导体结构148经受加热过程，以在低于500℃的温度处使键合半导体结构148退火。退火过程用于促进非晶形硅膜的剩余部分144``重结晶，并且形成多个重结晶硅区域144``。随后的过程重复用于形成CMOS处理的半导体结构100的制造过程，以制造另外的器件结构154，包括另外的晶体管。制造过程包括形成许多互连器156，以便器件结构154与器件结构104相连接，从而形成3D集成结构。
下面描述本公开的另外的非限制性实例实施例。
实施例1：形成半导体结构的方法，包括：
将施主结构的一部分转移到处理的半导体结构，并形成包含一个或多个非平面表面的键合半导体结构；
在键合半导体结构的至少一个或多个非平面表面之上形成非晶形膜；以及
将非晶形膜平面化，以形成一个或多个平面化表面，包括：
去除非晶形膜在一个或多个非平面表面中的至少一个凹处外面的部分；以及
保留非晶形膜在一个或多个非平面表面中的至少一个凹处内的部分。
实施例2：实施例1的方法，其中将施主结构的该一部分转移到处理的半导体结构包含：
将施主衬底的该一部分沿着在该一部分和处理的半导体结构的非平面表面之间的非连续键合界面，键合到处理的半导体结构的非平面表面；以及
通过从施主结构在其与处理的半导体结构的非平面表面相对的侧上去除材料，来使施主结构变薄。
实施例3：实施例2的方法，其中，使施主结构变薄，还包含：
将离子注入到施主结构，以在施主结构内形成弱化带；以及
使施主结构在弱化带处破裂，使施主结构的另一部分从键合到处理的半导体结构的非平面表面的施主结构的部分分开。
实施例4：实施例1到3的任何一种的方法，其中，将施主结构的该一部分转移到处理的半导体结构包含，将施主结构分非连续部分转移到处理的半导体结构。
实施例5：实施例1到4的任何一种的方法，其中，在键合半导体结构的至少一个或多个非平面表面之上形成非晶形膜包含，采用化学气相沉积过程在低于400℃的温度处沉积非晶形膜。
实施例6：实施例1到5的任何一种的方法，其中，使非晶形膜平面化包含，对非晶形膜进行化学和机械抛光。
实施例7：实施例1到6的任何一种的方法，还包含：
对非晶形膜在一个或多个非平面表面中的至少一个凹处内的部分进行加热，加热到至少足以促进非晶形膜在一个或多个非平面表面中的至少一个凹处内的部分重结晶的温度；以及
在施主结构被转移到处理的半导体结构的部分上或中形成一个或多个器件结构。
实施例8：实施例7的方法，还包含：使在施主结构被转移到处理的半导体结构的部分上或中的一个或多个器件结构的至少一个器件结构与处理的半导体结构的至少一个器件结构互相电连接。
实施例9：实施例1到8的任何一种的方法，还包含：
将另一个施主结构的一部分转移到键合半导体结构，以形成另一个键合半导体结构，其中，该另一个键合半导体结构包括一个或多个非平面表面；
在该另一个键合半导体结构的至少该一个或多个非平面表面之上形成另一个非晶形膜；以及
使该另一个非晶形膜平面化，以形成该另一个键合半导体结构的一个或多个平面化表面，包含：
去除该另一个非晶形膜在该另一个键合半导体结构的该一个或多个非平面表面中的至少一个凹处外面的一部分；以及
保留该另一个非晶形膜在该另一个键合半导体结构的该一个或多个非平面表面中的该至少一个凹处内的一部分。
实施例10：实施例1到9的任何一种的方法，还包含：
形成该处理的半导体结构，以包含非平面主表面和非平面侧表面；
将该施主结构选择为至少大体由单晶半导体材料组成；以及
在将该施主结构的一部分转移到该处理的半导体结构并形成该键合半导体结构之前，在该处理的半导体结构上或中形成多个器件结构；
其中，转移该施主结构的一部分包含，将施主结构的一部分转移到该处理的半导体结构的该非平面主表面，以形成该键合半导体结构，该键合半导体结构具有非平面主表面和非平面侧表面；以及
其中，形成该非晶形膜包含，在该键合半导体结构的该非平面侧表面和该非平面主表面之上形成该非晶形膜。
实施例11：一种形成半导体结构的方法，包含：
在半导体结构上或中形成多个器件结构，以产生处理的半导体结构，其中，该处理的半导体结构包含非平面主表面和非平面侧表面；
将施主结构的至少大体由单晶半导体材料组成的一部分转移到该处理的半导体结构的该非平面主表面，以形成具有非平面主表面和非平面侧表面的键合半导体结构；
在该键合半导体结构的该非平面主表面和该非平面侧表面之上形成非晶形膜；以及
通过选择性地去除该非晶形膜的部分，来使至少该键合半导体结构的非平面主表面平面化。
实施例12：实施例11的方法，还包含，将该施主结构选择为至少大体由单晶半导体材料组成。
实施例13：实施例11或权利要求12的方法，还包含，将该施主结构选择为至少大体由单晶硅组成。
实施例14：实施例11到13的任何一种的方法，还包含，将该非晶形膜选择为至少大体由非晶硅组成。
实施例15：实施例11到14的任何一种的方法，还包含：
将该非晶形膜的一个或多个剩余部分进行加热，加热到至少足以促进该非晶形膜的该一个或多个剩余部分重结晶的温度，以及
在该施主结构的被转移部分上或中，形成多个器件结构。
实施例16：实施例15的方法，还包含，使在该施主结构的被转移部分上或中的至少一个器件结构与该处理的半导体结构的至少一个器件结构互相电连接。
实施例17：一种半导体结构，包含：
键合半导体结构，其具有非平面主表面和非平面侧表面，该键合半导体结构包含：
处理的半导体结构，其包含非平面主表面和非平面侧表面；以及
附着到该处理的半导体结构的非平面主表面的单晶施主结构的一部分；以及
布置在该键合半导体结构的该非平面侧表面和该平面主表面之上的非晶形膜。
实施例18：实施例17的半导体结构，其中，该处理的半导体结构的非平面主表面包含多个峰区和多个谷区，该单晶施主结构的该一部分附着到该处理的半导体结构的非平面主表面的该多个峰区。
实施例19：实施例18的半导体结构，其中，该非晶形膜布置在该处理的半导体结构的非平面主表面的该多个谷区之上。
实施例20：实施例15到19的任何一种的半导体结构，其中，该单晶施主结构本质由硅组成。
实施例21：实施例17到20的任何一张的半导体结构，其中，该非晶形膜本质由非晶硅组成。
实施例22：一种半导体结构，包含：
键合半导体结构，其具有非平面主表面和非平面侧表面，该键合半导体结构包含：
处理的半导体结构，其包含多个器件结构、非平面主表面和非平面侧表面；
附着到该处理的半导体结构的非平面主表面的单晶施主结构的一部分，以及
布置在该键合半导体结构的非平面侧表面和非平面主表面的谷区之上的多个重结晶晶体材料区域。
实施例23：实施例22的半导体结构，其中，该多个重结晶晶体材料区域至少大体填满该处理的半导体结构的非平面主表面中的凹处。
实施例24：实施例22或实施例23的半导体结构，其中，布置多个器件结构，使其至少部分在该多个重结晶晶体材料区域的至少一些区域内。
实施例25：实施例24的半导体结构，其中，至少部分布置在该多个重结晶晶体材料区域的至少一些区域内的器件结构之一，与该处理的半导体结构的多个器件结构中的至少一个器件结构互相电连接。
由于上面描述的本发明的实施例仅是本发明的实施例的实例，所以这些实施例不限制本发明的范围，本发明的范围由所附权利要求和其法律对等物的范围限定。任何对等实施例旨在位于本发明的范围内。确实，除了本文示出并描述的那些之外，根据说明书，对本发明的各种修改，比如描述的单元的可选有用组合，将会对于本领域技术人员来说变得显而易见。这些修改也旨在落在所附权利要求的范围之内。本文采用的标题和图例仅用于清楚和方便。

Claims (16)

1.一种形成半导体结构的方法，包含：
将施主结构的一部分转移到处理的半导体结构，并形成包含一个或多个非平面表面的键合半导体结构；
在所述键合半导体结构的至少所述一个或多个非平面表面之上形成非晶形膜；以及
使所述非晶形膜平面化，以形成一个或多个平面化表面，包含：
去除所述非晶形膜在所述一个或多个非平面表面中的至少一个凹处外面的一部分；以及
保留所述非晶形膜在所述一个或多个非平面表面中的至少一个凹处内的一部分。
2.根据权利要求1所述的方法，其中，将施主结构的一部分转移到处理的半导体结构包含：
将离子注入到所述施主结构，以在所述施主结构内形成弱化带；以及
使所述施主结构在所述弱化带处破裂，并使所述施主结构的另一部分从所述施主结构键合到所述处理的半导体结构的非平面表面的一部分分开。
3.根据权利要求1所述的方法，其中，将施主结构的一部分转移到处理的半导体结构包含：将所述施主结构的非连续部分转移到所述处理的半导体结构。
4.根据权利要求1-3中的任一项所述的方法，还包含：
对所述非晶形膜在所述一个或多个非平面表面中的至少一个凹处内的一部分进行加热，至少加热到足以促进所述非晶形膜在所述一个或多个非平面表面中的至少一个凹处内的一部分重结晶的温度；以及
在所述施主结构被转移到所述处理的半导体结构的一部分上或在所述施主结构被转移到所述处理的半导体结构的一部分中，形成一个或多个器件结构。
5.根据权利要求4所述的方法，还包含：使在所述施主结构被转移到所述处理的半导体结构的一部分上或在所述施主结构被转移到所述处理的半导体结构的一部分中的所述一个或多个器件结构的至少一个器件结构，与所述处理的半导体结构的至少一个器件结构互相电连接。
6.根据权利要求1-3中的任一项所述的方法，还包含：
将另一个施主结构的一部分转移到所述键合半导体结构，以形成包括一个或多个非平面表面的另一个键合半导体结构；
在所述另一个键合半导体结构的至少所述一个或多个非平面表面之上，形成另一个非晶形膜；以及
使所述另一个非晶形膜平面化，以形成所述另一个键合半导体结构的一个或多个平面化表面，包含：
去除所述另一个非晶形膜在所述另一个键合半导体结构的一个或多个非平面表面中的至少一个凹处外面的一部分；以及
保留所述另一个非晶形膜在所述另一个键合半导体结构的一个或多个非平面表面中的至少一个凹处内的一部分。
7.根据权利要求1所述的方法，还包含：
形成所述处理的半导体结构，以包含非平面主表面和非平面侧表面；
将所述施主结构选择为至少大体由单晶半导体材料组成；
在将所述施主结构的一部分转移到所述处理的半导体结构并形成所述键合半导体结构之前，在所述处理的半导体结构上或在所述处理的半导体结构中形成多个器件结构；
其中，转移所述施主结构的一部分包含，将施主结构的一部分转移到所述处理的半导体结构的非平面主表面，以形成所述键合半导体结构，所述键合半导体结构具有非平面主表面和非平面侧表面；
其中，形成所述非晶形膜包含，在所述键合半导体结构的非平面侧表面和非平面主表面之上形成所述非晶形膜。
8.根据权利要求7所述的方法，还包含，将所述施主结构选择为至少大体由单晶硅组成。
9.根据权利要求7或权利要求8所述的方法，还包含，将所述非晶形膜选择为至少大体由非晶硅组成。
10.一种半导体结构，包含：
具有非平面主表面和非平面侧表面的键合半导体结构，所述键合半导体结构包含：
处理的半导体结构，所述处理的半导体结构包含非平面主表面和非平面侧表面；和
单晶施主结构附着到所述处理的半导体结构的非平面主表面的一部分；和
非晶形膜，所述非晶形膜布置在所述键合半导体结构的非平面侧表面和非平面主表面之上。
11.根据权利要求10所述的半导体结构，其中，所述处理的半导体结构的非平面主表面包含多个峰区和多个谷区，所述单晶施主结构的所述一部分附着到所述处理的半导体结构的非平面主表面的所述多个峰区。
12.根据权利要求11所述的半导体结构，其中，所述非晶形膜布置在所述处理的半导体结构的非平面主表面的所述多个谷区之上。
13.一种半导体结构，包含：
具有非平面主表面和非平面侧表面的键合半导体结构，所述键合半导体结构包含：
处理的半导体结构，所述处理的半导体结构包含多个器件结构、非平面主表面和非平面侧表面；
单晶施主结构附着到所述处理的半导体结构的非平面主表面的一部分，以及
多个重结晶晶体材料区域，所述多个重结晶晶体材料区域布置在所述键合半导体结构的非平面侧表面和非平面主表面的谷区之上。
14.根据权利要求13所述的半导体结构，其中，所述多个重结晶晶体材料区域，至少大体填满所述处理的半导体结构的非平面主表面中的凹处。
15.根据权利要求13或14所述的半导体结构，其中，多个器件结构至少部分布置在所述多个重结晶晶体材料区域的至少一些区域内。
16.根据权利要求15所述的半导体结构，其中，至少部分布置在所述多个重结晶晶体材料区域的至少一些区域内的所述器件结构的至少一个器件结构，与所述处理的半导体结构的多个器件结构的至少一个器件结构互相电连接。
CN201180017081.0A 2010-03-31 2011-02-22 键合半导体结构及其形成方法 Active CN102822970B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31949510P 2010-03-31 2010-03-31
US61/319,495 2010-03-31
PCT/US2011/025647 WO2011123199A1 (en) 2010-03-31 2011-02-22 Bonded semiconductor structures and method of forming same

Publications (2)

Publication Number Publication Date
CN102822970A true CN102822970A (zh) 2012-12-12
CN102822970B CN102822970B (zh) 2015-06-17

Family

ID=43877114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180017081.0A Active CN102822970B (zh) 2010-03-31 2011-02-22 键合半导体结构及其形成方法

Country Status (4)

Country Link
US (1) US8987114B2 (zh)
KR (1) KR101807777B1 (zh)
CN (1) CN102822970B (zh)
WO (1) WO2011123199A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
CN1615543A (zh) * 2001-12-17 2005-05-11 自由度半导体公司 用于键合并转移一种材料以形成半导体器件的方法
CN1897286A (zh) * 2005-07-15 2007-01-17 国际商业机器公司 半导体结构及其制造方法
WO2008148882A2 (en) * 2007-06-06 2008-12-11 S.O.I.Tec Silicon On Insulator Technologies Method for producing hybrid components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6472244B1 (en) * 1996-07-31 2002-10-29 Sgs-Thomson Microelectronics S.R.L. Manufacturing method and integrated microstructures of semiconductor material and integrated piezoresistive pressure sensor having a diaphragm of polycrystalline semiconductor material
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8404562B2 (en) * 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
CN1615543A (zh) * 2001-12-17 2005-05-11 自由度半导体公司 用于键合并转移一种材料以形成半导体器件的方法
CN1897286A (zh) * 2005-07-15 2007-01-17 国际商业机器公司 半导体结构及其制造方法
WO2008148882A2 (en) * 2007-06-06 2008-12-11 S.O.I.Tec Silicon On Insulator Technologies Method for producing hybrid components

Also Published As

Publication number Publication date
KR101807777B1 (ko) 2017-12-11
KR20130018719A (ko) 2013-02-25
WO2011123199A1 (en) 2011-10-06
CN102822970B (zh) 2015-06-17
US8987114B2 (en) 2015-03-24
US20130015442A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
US20200168584A1 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US9922956B2 (en) Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
Liu et al. A 300-mm wafer-level three-dimensional integration scheme using tungsten through-silicon via and hybrid Cu-adhesive bonding
KR101426362B1 (ko) 접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조
US20120061794A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
US20110241214A1 (en) Virtually Substrate-less Composite Power Semiconductor Device and Method
CN102339769A (zh) 临时半导体结构键合方法和相关的键合半导体结构
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
TW202025390A (zh) 用於製作混合集成用先進底材之方法
KR101398080B1 (ko) 접합 반도체 구조물 및 그 형성방법
WO2012048973A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
CN102822970B (zh) 键合半导体结构及其形成方法
CN108122889B (zh) 基于横向二极管的tsv转接板
US8841742B2 (en) Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
CN208422908U (zh) 基于bjt的系统级封装抗静电转接板
CN107369649B (zh) 一种半导体器件及其制造方法
CN102738026B (zh) 形成接合半导体结构的方法及用该方法形成的半导体结构
TWI500123B (zh) 包含內有一個或多個電性、光學及流體互連之互連層之黏附半導體構造之形成方法及應用此等方法形成之黏附半導體構造
CN108109958A (zh) 基于三极管的tsv转接板及其制备方法
CN108091623A (zh) 基于bjt的系统级封装抗静电转接板
CN108054157A (zh) 用于系统级封装的tsv转接板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: French Bernini

Applicant after: SOITEC S.A.

Address before: France Krol

Applicant before: SOITEC S.A.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant