CN102738026B - 形成接合半导体结构的方法及用该方法形成的半导体结构 - Google Patents

形成接合半导体结构的方法及用该方法形成的半导体结构 Download PDF

Info

Publication number
CN102738026B
CN102738026B CN201210093008.8A CN201210093008A CN102738026B CN 102738026 B CN102738026 B CN 102738026B CN 201210093008 A CN201210093008 A CN 201210093008A CN 102738026 B CN102738026 B CN 102738026B
Authority
CN
China
Prior art keywords
semiconductor structure
material layer
substrate
metal layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210093008.8A
Other languages
English (en)
Other versions
CN102738026A (zh
Inventor
玛丽亚姆·萨达卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/077,364 external-priority patent/US8338294B2/en
Priority claimed from FR1153080A external-priority patent/FR2973943B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102738026A publication Critical patent/CN102738026A/zh
Application granted granted Critical
Publication of CN102738026B publication Critical patent/CN102738026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成接合半导体结构的方法及用该方法形成的半导体结构。形成半导体器件的方法包括：提供基板，该基板包括位于电气绝缘材料层上的半导体材料层。在半导体材料层的第一侧上形成第一金属化层。贯穿晶圆互连形成为至少部分地穿过基板。在半导体材料层的与第一侧相反的第二侧上形成第二金属化层。提供电气路径，该电气路径在半导体材料层的第一侧上由基板承载的第一被处理的半导体结构与半导体材料层的第一侧上由基板承载的第二被处理的半导体结构之间延伸穿过第一金属化层、基板和第二金属化层。使用这样的方法制造半导体结构。

Description

形成接合半导体结构的方法及用该方法形成的半导体结构
技术领域
本公开的实施方式一般地涉及形成包括接合到公共基板的两个或更多半导体结构的半导体器件的方法，并且涉及通过这样的方法形成的半导体器件。
背景技术
两个或更多半导体结构的三维(3D)集成能够为微电子应用产生多个益处。例如，微电子组件的3D集成能够导致改进的电气性能和功耗同时减小器件封装形式(footprint)的面积。例如，参见P.Garrou等人，“The Handbook of 3D Integration”，Wiley-VCH(2008)。
半导体结构的3D结成可以通过下述方式来进行：将半导体裸片附接到一个或多个额外的半导体裸片(即，裸片到裸片(D2D))；将半导体裸片附接到一个或多个半导体晶圆(即，裸片到晶圆(D2W))；以及将半导体晶圆附接到一个或多个额外的半导体晶圆(即，晶圆到晶圆(W2W))或者其组合。
单个半导体结构(例如，裸片或晶圆)常常可以是相对较薄并且难以利用用于处理半导体结构的设备来进行处理。因此，所谓的“载具”裸片或者晶圆可以附接到其中包括操作的半导体器件的有源和无源组件的实际半导体结构。载具裸片或晶圆通常不包括待形成的半导体器件的任何有源或无源组件。这样的载具裸片和晶圆这里被称为“载具基板”。载具基板增加了半导体结构的整体厚度并且有利于通过用于处理附接到其的将包括将在其上制造的半导体器件的有源和无源组件的半导体结构中的有源和/或无源组件的处理设备来处理半导体结构(通过为相对较薄的半导体结构提供结构支撑)。将最终包括将在其上制造的半导体器件的有源和/或无源组件的这样的半导体结构，或者在制造处理的完成时在其上制造的半导体器件的有源和/或无源组件的这样的半导体结构这里被称为“器件基板”。
在将一个半导体结构接合到另一半导体结构时使用的接合技术可以以不同的方式进行分类，一种方式是按照在两个半导体结构之间是否提供中间材料层以将两个半导体结构接合在一起来分类，另一种方式是按照接合界面是否允许电子(即电流)通过界面来分类。所谓的“直接接合方法”是在两个半导体结构之间建立直接固体到固体化学键合以将这两个半导体结构接合在一起而没有在这两个半导体结构之间使用中间接合材料来将这两半导体结构接合在一起。已经开发了直接金属到金属接合方法以将第一半导体结构的表面处的金属材料接合到第二半导体结构的表面处的金属材料。
直接金属到金属接合方法也可以按照执行接合方法的温度范围来分类。例如，在导致接合界面处的金属材料的至少部分熔融的相对较高温度执行一些直接金属到金属接合方法。这样的直接接合处理对于在接合包括一个或多个器件结构的被处理的半导体结构中的使用来说可能不是理想的，这是因为相对较高的温度会不利地影响较早形成的器件结构。
“热压”接合方法是直接接合方法，在所述直接接合方法中，在两百摄氏度(200℃)和大约五百摄氏度(500℃)之间的升高的温度下在接合表面之间施加压力，并且该升高的温度常常处于大约三百摄氏度(300℃)和大约四百摄氏度(400℃)之间。
已经开发了可以在两百摄氏度(200℃)或更低的温度执行的另外的直接接合方法。在两百摄氏度(200℃)或更低的温度执行的这样的直接接合处理这里被称为“超低温”直接接合方法。可以通过仔细移除表面杂质和表面化合物(例如，原生氧化物)并且通过在原子尺度增加两个表面之间的密切接触的面积来执行超低温直接接合方法。通常通过下述方法来实现两个表面之间的密切接触的面积：研磨接合表面以将表面粗糙度减小到接近原子尺度的值；在接合表面之间施加导致塑性变形的压力；或者既研磨接合表面并且施加压力以获得这样的塑性变形。
一些超低温直接接合方法可以在没有在接合表面之间的接合界面处施加压力的情况下执行，但是在其它的超低温直接接合方法中可以在接合表面之间的接合界面处施加压力以便于在接合界面处实现适当的接合强度。其中在接合表面之间施加压力的超低温直接接合方法在本领域中常常被称为“表面辅助接合”或者“SAB”方法。因此，如这里使用的，术语“表面辅助接合”和“SAB”表示并且包括其中通过将第一材料抵靠第二材料并且在两百摄氏度(200℃)或更低的温度下在接合表面之间的接合界面处施加压力来将第一材料直接接合到第二材料的任何直接接合处理。
载具基板通常使用粘合剂附接到器件基板。类似的接合方法也可以用于将其中包括一个或多个半导体器件的有源和/或无源组件的一个半导体结构紧固到同样在其中包括一个或多个半导体器件的有源和/或无源组件的另一半导体结构。
半导体裸片可能具有不匹配他们将连接到的其它半导体结构上的连接的电连接。插入件(即，附加结构)可以被布置在两个半导体结构之间或者任何半导体裸片和半导体封装之间以对正确的电气连接进行重新布线和对齐。插入件可以具有用于实现想要的半导体结构之间的正确的接触的一个或多个导电迹线和通孔(via)。
发明内容
本公开的实施方式可以提供用于形成包括由公共基板承载的两个或更多半导体结构的半导体器件的方法和结构。可以在两个或更多半导体结构之间提供穿过公共基板的电气连接。本发明内容部分以简化的形式介绍了将在本公开的实施方式的详细描述中进一步描述的概念的选择。本发明内容部分不意在示出本发明权利要求所主张的关键特征或必要特征，并且也不意在限制权利要求的范围。
在一些实施方式中，本公开包括形成半导体器件的方法。根据这样的方法，可以提供基板，该基板包括位于电气绝缘材料层上的半导体材料层。包括多个导电部分(feature)的第一金属化层可以在半导体材料层的与电气绝缘材料层相反的第一侧上形成在基板上。多个贯穿晶圆互连可以形成为至少部分地穿过基板。贯穿晶圆互连中的至少一个可以形成为延伸穿过金属化层和半导体材料层中的每一个。包括多个导电部分的第二金属化层可以在半导体材料层的与半导体材料层的第一侧相反的第二侧上形成在基板上。电气路径提供(例如，形成)为在半导体材料层的第一侧上由基板承载的第一被处理的半导体结构与半导体材料层的第一侧上由基板承载的第二被处理的半导体结构之间连续地延伸穿过第一金属化层、基板和第二金属化层。
在另外的实施方式中，本公开包括使用上述方法形成的半导体结构。例如，在另外的实施方式中，本公开包括半导体器件，该半导体器件包括基板，该基板包括：半导体材料层；第一金属化层，该第一金属化层位于基板上并且在半导体材料层的第一侧上；以及第二金属化层，该第二金属化层位于基板上并且在半导体材料层的与半导体材料层的第一侧相反的第二侧上。多个贯穿晶圆互连至少部分地延伸穿过第一金属化层和基板的半导体材料层中的每一个。第一被处理的半导体结构可以在半导体材料层的第一侧上由基板承载，并且第二被处理的半导体结构也可以在半导体材料层的第一侧上由基板承载。至少一个电气路径可以从第一被处理的半导体结构穿过第一金属化层的导电部分，穿过多个贯穿晶圆互连中的第一贯穿晶圆互连，穿过第二金属化层的导电部分并且穿过多个贯穿晶圆互连中的第二贯穿晶圆互连延伸到第二被处理的半导体结构。
附图说明
通过参考以下本公开的实施方式的详细描述以及附图可以更完全地理解本公开的实施方式，其中：
图1是在本公开的方法的实施方式中可以采用的绝缘体上半导体(SeOI)基板的简化截面图；
图2是示出可以用于制造图1的SeOI基板的方法的简化截面图；
图3是图1的SeOI基板的简化平面图，示意性地示出了SeOI基板上的多个被处理的半导体结构；
图4是示意性地示出形成在图1的SeOI基板的半导体材料层中和上的多个晶体管的简化截面图；
图5是示出形成在图1的SeOI基板的半导体材料层的第一侧上以及晶体管上的第一金属化层的简化截面图；
图6A至6F用于示出可以用于形成包括由图5的结构承载的两个或更多被处理的半导体结构的结构并且用于电气互连被处理的半导体结构中的至少两个的本公开的方法的实施方式；
图6A示出穿过图5中所示的SeOI基板的半导体材料层和第一金属化层的贯穿晶圆互连的制造；
图6B示出在与SeOI基板相反的一侧上的第一金属化层上的载具基板的接合；
图6C示出移除SeOI基板的一部分以暴露穿过与载具基板相反的一侧上的结构的贯穿晶圆互连；
图6D示出在与第一金属化层相反的一侧上形成在SeOI基板的半导体材料层上的第二金属化层；
图6E示出移除图6D中所示的结构的载具晶圆和其它部分；
图6F示出了在SeOI基板的半导体材料层的第一侧上接合并且电耦合到图6E的结构的额外的被处理的半导体结构，并且进一步示出了在SeOI基板的半导体材料层的第二侧上将该半导体结构与另一基板接合且电耦合；
图7A至7F与图6A至6F类似，并且用于示出可以用于形成包括由图5的结构承载的两个或更多被处理的半导体结构的结构并且用于电互连被处理的半导体结构中的至少两个的本公开的方法的另外的实施方式，其中在处理过程中没有移除SeOI基板的电气绝缘材料层；
图8与图5类似，并且示出了形成在包括其上还没有形成晶体管的SeOI基板的区域的图1的SeOI基板的半导体材料层的第一侧上以及晶体管上的第一金属化层；
图9A至9F与图6A至6F类似，并且用于示出可以用于形成由图8的结构承载的两个或更多被处理的半导体结构的结构并且用于电互连被处理的半导体结构中的至少两个的本公开的方法的另外的实施例，其中在处理过程中移除了SeOI基板的电气绝缘材料层；
图10A至10F与图9A至9F类似，并且用于示出可以用于形成包括由图8的结构承载的两个或更多被处理的半导体结构的结构并且用于电互连被处理的半导体结构中的至少两个的本公开的方法的额外的实施方式，其中在处理过程中没有移除SeOI基板的电气绝缘材料层；
图11是与图10F中所示的半导体结构类似的被处理的半导体结构的简化截面图，但是图11示出了在SeOI基板的第一侧上直接接合到第一金属化层的被处理的半导体结构和在SeOI基板的第二侧上直接接合到第二金属化层的另一基板；以及
图12是与图7F中所示的半导体结构类似的被处理的半导体结构的简化截面图，但是图12示出了在SeOI基板的第一侧上直接接合的被处理的半导体结构和在SeOI基板的第二侧上直接接合到金属化层的另一基板。
具体实施方式
这里示出的示例不表示任何特定材料、器件、系统或方法的实际视图，而仅仅是用于描述本公开的实施方式的理想化的表示。
这里使用的任何名称不应被视为对如以下权利要求及其法律等同物所限定的本发明的实施方式的范围的限制。在任何特定名称中描述的概念通常可应用于整个申请文件中的其它部分。
这里引用了多个参考文献，其全部内容通过引用整体并入这里。此外，不管其特征如何，所引用的参考文献被视为这里所要求保护的主题的公开的现有技术。
如这里使用的，术语“半导体器件”表示并且包括任何包括当适当地并且功能性地集成到电子或光电器件或系统中时能够执行一个或多个功能的一种或多种半导体材料的操作器件。半导体器件包括(但不限于)电子信号处理器、存储器件(例如，随机访问存储器(RAM)、动态随机访问存储器(DRAM)、闪存等等)、光电器件(例如，发光二极管、激光发光二极管、太阳能电池等等)以及包括彼此可操作地连接的两个或更多这样的器件的器件。
如这里使用的术语“半导体结构”表示并且包括在半导体器件的制造过程中使用或形成的任何结构。例如，半导体结构包括裸片和晶圆(例如，载具基板和器件基板)以及包括彼此三维地集成的两个或更多裸片和/或晶圆的组件或复合结构。半导体结构还包括成品半导体器件以及在半导体器件的制造过程中形成的中间结构。
如这里使用的，术语“被处理的半导体结构”表示并包括任何包括一个或多个至少部分地形成的器件结构的半导体结构。被处理的半导体结构是半导体结构的子集，并且所有被处理的半导体结构都是半导体结构。
如这里使用的，术语“接合半导体结构”表示并包括任何包括附接在一起的两个或更多半导体结构的结构。接合半导体结构是半导体结构的子集，并且所有接合半导体结构都是半导体结构。此外，包括一个或更多被处理的半导体结构的接合半导体结构也是被处理的半导体结构。
如这里使用的，术语“器件结构”表示并包括被处理的半导体结构的任何部分，即包括或限定将形成在半导体结构上或半导体结构中的半导体器件的有源或无源组件的至少一部分。例如，器件结构包括诸如晶体管、换能器、电容器、电阻器、导线、导电通孔和导电接触焊盘的集成电路的有源和无源组件。
如这里使用的，术语“贯穿晶圆互连”或“TWI”表示且包括延伸穿过第一半导体结构的至少一部分并且用于提供跨过第一半导体结构和第二半导体结构之间的界面的第一半导体结构和第二半导体结构之间的结构性和/或电气互连的任何导电通孔。贯穿晶圆互连在本领域中还被称为其它术语，例如“硅通孔/基板通孔”或者“TSV”，以及“贯穿晶圆通孔”或者“TWV”。TWI通常在大致垂直于半导体结构的大致平坦的主表面的方向上(在平行于Z轴的方向上)延伸穿过半导体结构。
如这里使用的，术语“有源表面”，当与被处理的半导体结构相关地使用时表示并包括被处理的半导体结构的已经或将被进行处理以在被处理的半导体结构的暴露的主表面中和/或上形成一个或多个器件结构的暴露的主表面。
如这里使用的，术语“金属化层”表示并包括被处理的半导体结构的包括用于沿着电气路径的至少一部分传导电流的导线、导电通孔和导电接触焊盘中的一个或多个。
如这里使用的，术语“背表面”，当与被处理的半导体结构相关地使用时表示并包括在相对于半导体结构的有缘表面的被处理的半导体结构的相反侧上的被处理的半导体结构的暴露的主表面。
如这里使用的，术语“III-V类型半导体材料”表示并包括主要由元素周期表的IIIA族的一个或多个元素(B、Al、Ga、In和Ti)和元素周期表的VA族的一个或多个元素(N、P、As、Sb和Bi)构成的任何材料。
本公开的实施方式包括用于形成半导体结构的方法和结构，并且更具体地，包括具有接合半导体结构的半导体结构和形成这样的接合半导体结构的方法。
在一些实施方式中，贯穿晶圆互连形成为穿过绝缘体上半导体(SeOI)基板的至少一部分，并且一个或多个金属化层形成在SeOI基板的至少一部分上。被处理的半导体结构(例如，半导体器件)可以由SeOI基板的至少一部分来承载，并且可以使用金属化层的导电部分和贯穿晶圆互连建立被处理的半导体结构(并且，可选地，其它结构或基板)之间的电气路径。本公开的结构和方法的实施方式可以用于各种目的，例如，用于3D集成处理和形成3D集成结构。
图1示出可以在本公开的实施方式中采用的基板100。基板100包括相对薄的半导体材料层104。在一些实施方式中，半导体材料层104可以至少基本上为单晶半导体材料。
借助于示例并且非限制性地，半导体材料层104可以包括单晶硅、锗或III-V族半导体材料，并且可以是掺杂或者未掺杂的。在一些实施方式中，半导体材料层104可以包括半导体材料外延层。
在一些实施方式中，半导体材料层104可以具有大约1微米(1μm)或更小、大约五百纳米(500nm)或更小、或甚至大约十纳米(10nm)或更小的平均总厚度。
可选地，半导体材料层可以布置在基底106上并且由基底106承载。借助于示例并且非限制性地，基底106可以包括一种或更多种介电材料，例如氧化物(例如，氧化硅(SiO2)或氧化铝(Al2O3))、氮化物(例如，氮化硅(Si3N4)或氮化硼(BN))等等。在另外的实施方式中，基底106可以包括半导体材料，例如在上面与半导体材料104相关地描述的任何材料。在一些实施方式中，基底106还可以包括多层结构，该多层结构包括两种或更多种不同材料。
在一些实施方式中，基板100可以包括在本领域中所谓的“绝缘体上半导体”(SeOI)型基板。例如，基板100可以包括本领域中所谓的“绝缘体上硅”(SOI)型基板。在这样的实施方式中，电气绝缘材料层105可以布置在半导体材料层104和基底106之间。电气绝缘材料105可以包括本领域中所谓的“掩埋氧化物”层(BOX)。例如，电气绝缘材料105可以包括陶瓷材料，例如氮化物(氮化硅(例如，Si3N4))或者氧化物(例如，氧化硅(SiO2)或氧化铝(Al2O3))。在一些实施方式中，电气绝缘材料层105可以具有大约1微米(1μm)或更小、大约三百纳米(300nm)或更小、或者甚至大约十纳米(10nm)或更小的平均总厚度。
作为非限制性示例，可以使用本领域中所谓的SMART-CUTTM处理来形成图1中所示的基板100。例如，如图2中所示，相对较厚的半导体材料层104’可以接合到电气绝缘材料层105的暴露的主表面107。相对较厚的半导体材料层104’可以具有与将设置在基底106上的半导体材料层104相同的组成，并且可以从相对较厚的半导体材料层104’形成半导体材料层104，并且半导体材料层104可以包括相对较厚的半导体材料层104’的相对较薄的部分。
在一些实施方式中，接合材料(未示出)可以用于将相对较厚的半导体材料层104’接合到电气绝缘材料层105的主表面107。这样的接合材料可以包括例如氧化硅、氮化硅及其混合物中的一种或更多种。这样的接合材料可以形成或者设置在相对较厚的半导体材料层104’与电气绝缘材料层105的抵靠表面中的一个或两个上以改进其间的接合。
在一些实施方式中，可以在大约400℃或更低或者甚至大约350℃或更低的温度将相对较厚的半导体材料层104’接合到电气绝缘材料层105。然而，在其它实施方式中，可以在较高的温度执行接合处理。
在将相对较厚的半导体材料层104’接合到电气绝缘层105之后，可以对相对较厚的半导体材料层104’进行薄化以形成图1的相对较薄的半导体材料层104。可以从相对较薄的半导体材料层104移除相对较厚的半导体材料层104’的一部分110，在电气绝缘材料层105的表面107上留下相对较薄的半导体材料层104。
借助于示例并且非限制性地，可以使用SMART-CUTTM处理将相对较厚的半导体材料层104’的部分110与相对较薄的半导体材料层104、电气绝缘材料层105以及基底106分离。例如，在下述文献中详细描述了这样的处理：Bruel的美国专利No.RE39484(2007年2月6日授权)、Aspar等人的美国专利No.6303468(2001年10月16日授权)、Aspar等人的美国专利No.6335258(2002年1月1日授权)、Moriceau等人的美国专利No.6756286(2004年6月29日授权)、Aspar等人的美国专利No.6809044(2004年10月26日授权)以及Aspar等人的美国专利No.6946365(2005年9月20日授权)，这些美国专利的公开内容通过引用整体并入这里。
简要的说，多种离子(例如，氢、氦或惰性气体离子中的一种或多种)可以沿着离子注入面112注入到半导体材料层104’中。在一些实施方式中，多种离子可以在将半导体材料层104’接合到电气绝缘材料层105和基底106之前注入到半导体材料层104’中。
可以沿着基本上垂直于半导体材料层104’的方向注入离子。如本领域中所公知的，离子被注入到半导体材料层104’中的深度至少部分地是用于将离子注入到半导体材料层104’中的能量的函数。一般来说，利用较少能量注入的离子将被注入在相对较浅的深度，而利用较高能量注入的离子将注入在相对较深的深度。
可以利用被选择为将离子注入到半导体材料层104’内的想要的深度的预定能量来将离子注入到半导体材料层104’中。可以在将半导体材料层104’接合到电气绝缘材料层105和基底106之前将离子注入到半导体材料层104’中。作为一个特定的非限制性示例，离子注入面112可以被布置在半导体材料层104’内且距离半导体材料层104’的表面一定深度，从而相对较薄的半导体材料层104的平均厚度处于从大约1000纳米(1000nm)至大约100纳米(10nm)的范围中。如本领域中所公知的，不可避免的是，至少一些离子会被注入到想要的注入深度之外的深度，并且作为从半导体材料层104’的表面到离子被注入到半导体材料层104’中(例如，在接合之前)的深度的函数的离子的浓度的曲线图可以展示出大致钟形(对称或非对称)的曲线，该曲线在想要的注入深度处具有最大值。
在将离子注入到半导体材料层104’中之后，离子可以限定半导体材料层104’内的离子注入面112(在图2中由虚线示出)。离子注入面112可以包括位于半导体材料层104’内与半导体材料层104’内的最大离子浓度面对齐(例如，以其为中心)的层或区域。离子注入面112可以限定半导体材料层104’内半导体材料层104’在接下来的处理中可能解理或断裂所沿着的薄弱区。例如，半导体材料层104’可以被加热以使得半导体材料层104’沿着离子注入面112解理或断裂。在一些实施方式中，在该解理处理过程中，半导体材料层104’的温度可以被保持在大约400℃或更低，或者甚至保持在大约350℃或更低。然而，在另外的实施方式中，可以在更高的温度执行解理处理。可选地，可以将机械力施加到半导体材料层104’以使得或帮助半导体材料层104’沿着离子注入面112解理。
在另外的实施方式中，可以通过将相对较厚的半导体材料层104’(例如，具有大于大约100微米的平均厚度的层)接合到电气绝缘材料层105和基底106，并且接下来从与基底106相反的一侧薄化相对较厚的半导体材料层104’，来将相对较薄的半导体材料层104设置在电气绝缘材料层105和基底106上。例如，可以通过从相对较厚的半导体材料层104’的暴露的主表面移除材料来薄化相对较厚的半导体材料层104’。例如，可以使用化学处理(例如，湿法或干法化学蚀刻处理)、机械处理(例如，磨削或研磨)或者通过化学-机械抛光(CMP)处理来从相对较厚的半导体材料层104’的暴露的主表面移除材料。在一些实施方式中，可以在大约400℃或更低或者甚至350℃或更低的温度执行这样的处理。然而，在另外的实施方式中，可以在更高的温度执行这样的处理。
在另外的实施方式中，可以在电气绝缘材料层105的表面107上(例如，上面)原位地形成相对较薄的半导体材料层104。例如，可以通过在电气绝缘材料层105的表面107上将诸如硅、多晶硅或者非晶硅的半导体材料沉积到想要的厚度来形成图1的基板100。在一些实施方式中，可以在大约400℃或更低或者甚至大约350℃或更低的温度执行沉积处理。例如，可以通过本领域中公知的等离子增强化学气相沉积处理来执行用于形成相对较薄的半导体材料层104的低温沉积处理。然而，在另外的实施方式中，可以在更高的温度执行沉积处理。
在一些实施方式中，图1的基板100可以包括相对较小的裸片级结构。在另外的实施方式中，基板100可以包括相对较大的晶圆，这样的晶圆具有大约100毫米或更大，大约300毫米或更大，或者甚至大约400毫米或更大的平均直径。在这样的实施方式中，可以在基板100的不同区域中或不同区域上制造多个被处理的半导体结构120，如图3的简化示意图中所示。多个被处理的半导体结构120可以以按顺序的阵列或网格图案布置在基板100上。
下面参考图4至图5描述可以用于使用基板100制造被处理的半导体结构120的方法的示例。
参考图4，多个晶体管122可以形成在半导体材料层104的对应于将要形成被处理的半导体结构120(图3)的区域的所选择的区域中和区域上。在图4中示意性地示出了晶体管122。如本领域中所公知的，每个晶体管122可以包括通过沟道区域分隔的源极区域和漏极区域。这些源极、漏极和沟道区域可以形成在半导体材料层104中。栅极结构可以形成在半导体材料层104上并且位于源极区域和漏极区域之间的沟道区域的垂直上方。虽然为了简化的目的而在图4中仅示出了三个晶体管122，但是实际上，每个被处理的半导体结构122可以包括上千、上百万或者甚至更多的晶体管122。
参考图5，第一金属化层124可以形成在半导体材料层104的与电气绝缘层105相反的第一侧上。第一金属化层124包括多个导电部分126。该多个导电部分126可以包括垂直延伸的导电通孔、横向延伸的导电迹线以及导电接触焊盘中的一种或多种。导电部分126中的至少一些可以与诸如晶体管122的源极区域、漏极区域和栅极结构的晶体管122的对应部分电接触。可以由金属形成导电部分126并且导电部分126可以包括金属。可以在逐层处理中形成第一金属化层124，在逐层处理中，沉积并且图案化交替的金属层和介电材料层125以形成可以嵌入在介电材料125中并且由介电材料125围绕的导电部分126。导电部分126可以用于布线或重分布从晶体管122的各有源组件的位置到远处的其它位置的电气路径。因此，在一些实施方式中，第一金属化层124可以包括本领域中所谓的重分布层(RDL)。
在图5的实施方式中，导电部分126形成在第一金属化层124中并且位于其上已经形成晶体管122的基板100的被统称为有源区域的区域上，并且没有形成在基板100的不包括任何晶体管122的被统称为非有源区域的其它区域上。
图6A至6F示出了图6F中所示的接合半导体结构的制造，该接合半导体包括由基板100的一部分承载的两个或更多被处理的半导体结构(例如，半导体器件)。此外，基板100的该部分用于提供穿过SeOI基板100的该部分并且位于被处理的半导体结构中的两个或更多个之间的直接连续电气路径。
本公开的实施方式的方法可以利用图5的被处理的半导体结构120。
接下来，参考图6A，载具基板140可以可选地被暂时地接合到图5的被处理的半导体结构的第一金属化层124的暴露的主表面128。载具基板140可以用于有利于在接下来的制造处理期间通过处理设备进行的半导体结构的处理。
在将载具基板140接合到第一金属化层124之后，可以移除基板100的基底106和电气绝缘材料层105以形成图6B中所示的结构。可以使用例如化学处理(例如，湿法或干法化学蚀刻处理)、机械处理(例如，磨削或研磨)或者通过化学-机械抛光(CMP)处理来移除基板100的基底106和电气绝缘材料层105。
在移除基底106和电气绝缘材料层105之后，多个贯穿晶圆互连130可以形成为至少部分地穿过半导体材料层104，至少部分地穿过介电材料125并且处于有源器件区域中以形成如图6C中所示的结构。可以通过蚀刻孔或者通孔穿过半导体材料层104，至少部分地穿过介电材料125并且使之处于有源器件区域中，并且接下来利用一种或多种导电材料(例如，铜或铜合金)填充孔或通孔来形成贯穿晶圆互连130，或者可以通过本领域中已知的任何其它方法来形成贯穿晶圆互连130。例如，贯穿晶圆互连130中的一个或多个可以形成为完全延伸穿过第一金属化层124和半导体材料层104中的每一个到达载具基板140。载具基板140可以在用于形成最终填充有一种或多种导电材料以形成贯穿晶圆互连130的孔或通孔的蚀刻处理中用作蚀刻停止层。应注意的是，在本公开的一些实施方式中，导电部分126也可以在用于形成孔或通孔的蚀刻处理中用作蚀刻停止层。
贯穿晶圆互连130中的至少一些可以接触金属化层126的导电部分126，并且因此与晶体管122的一个或多个有源器件部分电接触。
借助于示例并且非限制性地，可以使用一种或多种掩模和蚀刻处理来形成孔或通孔，并且可以使用无电镀处理和电解电镀处理中的一种或多种来利用导电材料填充孔或通孔。在一些实施方式中，可以在大约400℃或更低或者甚至在大约350℃或更低的温度执行用于形成贯穿晶圆互连130的处理中的每一个，所述处理包括形成孔或通孔以及利用导电材料填充孔和通孔。然而，在另外的实施方式中，可以在更高的温度执行这样的处理。例如，在铜可以用在用于形成贯穿晶圆互连的后段制程(BEOL)处理中的实施方式中，温度不可以超过大约400℃，或者在铝可以用在用于形成贯穿晶圆互连的BEOL处理中的实施方式中，温度可以超过大约400℃。
参考图6D，在移除基底106和电气绝缘材料层105，并且限定孔或通孔之后，可以在半导体材料层104的与其上已经形成第一金属化层124的半导体材料层104的第一侧相反的第二侧上形成第二金属化层154。图6D的视角与图6A至6C的视角相反，因为该结构将需要被翻转以有利于在半导体材料层104的相反的第二侧上形成第二金属化层154。
第二金属化层154类似于第一金属化层124，并且包括多个导电部分156。所述多个导电部分156可以包括垂直延伸的导电通孔、横向延伸的导电迹线和导电接触焊盘中的一个或多个。导电部分156中的至少一些可以与贯穿晶圆互连130电接触，并且因此，还可以与晶体管122的诸如源极区域、漏极区域和栅极结构的有源区域和第一金属化层124的导电部分126电接触。导电部分156可以由金属形成并且可以包括金属。与第一金属化层124一样，可以在逐层处理中形成第二金属化层154，例如经由公知的嵌入处理来形成第二金属化层154，其中在所述嵌入处理中，沉积和图案化交替的金属层和介电材料层以形成可以嵌入在介电材料内并且由介电材料围绕的导电部分156。导电部分156可以用于布线或重分布从通过半导体材料层104的第二侧暴露贯穿晶圆互连130的位置到远处的其它位置的电气路径。因此，在一些实施方式中，第二金属化层154可以包括本领域中所谓的重分布层(RDL)。
另外，如图6D中所示，第二金属化层154的一些导电部分156可以提供穿过第二金属化层154并且位于半导体材料层104的第二侧上暴露的两个或更多贯穿晶圆互连130的末端之间的直接连续电连接。
图6E示出了再一次翻转的半导体结构，即从图6D的视角看，第二金属化层154位于半导体结构的底部。在形成第二金属化层154的导电部分156之后，可以移除第一金属化层124的一部分中的介电材料125。将被移除的第一金属化层124的区域可以包括非有源区域中的介电材料125，即其中没有有源器件的区域中的介电材料125。例如，可以经由诸如干法蚀刻(例如，反应离子蚀刻)或湿法蚀刻的蚀刻处理移除介电材料125。为了移除被处理的半导体结构的非有源区域中的介电材料125，可以从载具基板140卸下如图6D中所示的被处理的结构并且将其附接到额外的载具(未示出)。额外的载具可以附接到第二金属化层154。在从被处理的半导体结构的非有源区域移除介电材料125时，第二金属化层154的通孔156’变为暴露，如图6E中所示。
在移除介电材料125的一部分并且暴露通孔156’之后，能够对图6E的被处理的半导体结构进行划片。另外，能够电气地测试裸片并且利用凸块技术将裸片已知合格晶片(KGD)地安装在封装上。接下来，可以使用微凸块技术将(具有类似或不同的功能或者使用类似或不同技术制造的)额外的裸片堆叠在图6E的插入件的顶部上，在有源器件上，即，在有源区域中和在非有源器件上，即，在非有源区域中。
应注意的是，本公开的实施方式中使用的绝缘体上硅(SOI)插入件有助于以性价比高的方式提供通常需要匹配插入件和器件封装之间的电气布线的扇出(或重分布)层。或者，缩小封装布线以匹配器件布线的通常实施显著地增加了器件封装的成本。另外，SOI插入件提供了可以进一步具有堆叠并且通过同一电气布线连接到封装的根据类似或不同技术的裸片(或者进一步地，裸片的堆叠)的非有源区域。
因此，更详细地，在处理的该阶段，一个或多个被处理的半导体结构120可以已经原位地形成在基板100的半导体材料层104(即，基板100的剩余部分)上和中，如图6E中所示。这样的被处理的半导体结构120由半导体材料层104承载。一个或多个被处理的半导体结构120可以例如包括电子信号处理器、电子存储器件和/或光电器件(例如，发光二极管、激光发光二极管、太阳能电池等等)。
参考图6F，诸如被处理的半导体结构160A和被处理的半导体结构160B的一个或多个额外的被处理的半导体结构可以在半导体材料层104的第一侧上结构地且电气地耦合到通孔156’和贯穿晶圆互连130的暴露末端以形成图6F中所示的接合半导体结构。额外的被处理的半导体结构160A、160B可以在其公共侧由半导体材料层104承载，并且被处理的半导体结构120原位地形成在半导体材料层104中和上。
额外的被处理的半导体结构160A、160B中的每一个可以包括诸如电子信号处理器、电子存储器件和/或光电器件(例如，发光二极管、激光发光二极管、太阳能电池等等)的半导体器件。作为一个非限制性示例，原位地形成的被处理的半导体结构120可以包括电子信号处理器装置并且额外的被处理的半导体结构160A、160B中的每一个可以包括电子存储器件、发光二极管、激光发光二极管和太阳能电池中的至少一种。
在一些实施方式中，额外的被处理的半导体结构160A、160B的诸如导电焊盘的导电部分可以使用例如导电焊料微凸块或球162结构性地并且电气地耦合到各贯穿晶圆互连130和通孔156’。另外，额外的被处理的半导体结构160A和160B可以包括由本公开在前面描述的方法制造的插入件和电气布线结构。
通过将额外的被处理的半导体结构160A、160B电耦合到贯穿晶圆互连130和通孔156’，可以提供一个或多个电气路径，该一个或多个电气路径在被处理的半导体结构120与额外的被处理的半导体结构160A、160B中的每一个之间连续地延伸穿过第一金属化层124、基板100的剩余部分(即，经由贯穿晶圆互连130和通孔156’穿过半导体材料层104)，并且穿过第二金属化层154。这样的电气路径可以用于在被处理的半导体结构120、160A和160B之间传输电子信号和/或电力。因此，被处理的半导体结构120、160A、160B可以被设计并且构造为一起作为单个半导体封装器件来操作。
同样如图6F中所示，第二金属化层154的导电部分156可以结构性地并且电气地耦合到另一更高级别的结构(例如另一基板170)的导电部分。基板170可以例如包括有机印刷电路板，并且可以包括封装级别基板。可以使用例如导电焊料凸块或球172将第二金属化层154的导电部分156结构性地并且电气地耦合到基板170的导电部分，如本领域中所公知的那样。同样在被处理的半导体结构120、160A、160B之间提供电气路径，该电气路径穿过第一金属化层124、贯穿晶圆互连130和第二金属化层154到达额外的基板170的导电部分，并且这样的额外的电气路径也可以用于在其间传送电力和/或电气信号。
图7A至7F类似于图6A至6F并且用于示出可以用于形成包括由图5的结构承载的两个或更多被处理的半导体结构的接合半导体结构的本公开的方法的额外的实施方式。然而，在图7A至7F的实施方式中，在处理期间没有如图6A至6F的实施方式中那样移除基板100的电气绝缘材料层105。图7A至7F的方法的处理与上面接合图6A至6F描述的那些基本上相同，并且在下面不重复前面描述过的细节。
如图7A中所示，本公开的额外的实施方式的方法可以再次利用被处理的半导体结构120。
如图7B中所示，载具基板140可以可选地暂时地接合到第一金属化层124的暴露的主表面128。在将载具基板140接合到第一金属化层124之后，可以从该结构移除基板100的基底106，留下半导体材料层104和电气绝缘材料层105。多个贯穿晶圆互连130可以形成为穿过第一金属化层124，穿过半导体材料层104并且还穿过电气绝缘材料层105以形成图7C中所示的结构。在这样的方法中，载具基板140可以用作用于形成最终被填充有一种或多种导电材料以形成贯穿晶圆互连130的孔或通孔的蚀刻处理中的蚀刻停止层。
参考图7D，第二金属化层154可以形成在半导体材料层104的与半导体材料层104的其上已经形成第一金属化层124的第一侧相反的第二侧上。换言之，第二金属化层154可以形成在电气绝缘材料层105上。图7D的视角是图7A至7C的视角的翻转，这是因为该结构将可能被翻转以有利于第二金属化层154的形成。第二金属化层154与第一金属化层124类似，并且包括多个导电部分156，如这里所描述的。
图7E示出了被再一次翻转从而从图7E的视角看，第二金属化层154位于半导体结构的底部的半导体结构。如图7E中所示，可以移除第一金属化层124的一部分和载具基板140。例如，可以移除覆盖半导体材料层104的没有包括任何晶体管122的区域的第一金属化层124的区域，即从被处理的半导体结构的非有源区域移除介电材料125。可以例如经由诸如干法蚀刻(例如反应离子蚀刻)或湿法蚀刻的蚀刻处理来移除介电材料125。为了移除被处理的半导体结构的非有源区域中的介电材料125，可以将如图7D所示的被处理的结构从载具基板140卸下并且附接到额外的载具(未示出)。该额外的载具可以附接到第二金属化层154。在从被处理的半导体结构的非有源区域移除介电材料125时，第二金属化层154的通孔156’变为暴露，如图7E中所示。
在处理中的该阶段，可以在基板100的剩余部分的半导体材料层104中和上原位地形成一个或多个被处理的半导体结构120。图7E的被处理的半导体结构能够被划片(并且移除载具)。另外，能够对裸片进行电气测试并且利用凸块技术将其已知合格晶片(KGD)地安装在封装上。接下来，可以使用微凸块技术将(具有类似或不同的功能或者使用类似或不同技术制造的)额外的裸片堆叠在图7E的插入件的顶部上，在有源器件上，即，在有源区域中和在非有源器件上，即，在非有源区域中。
参考图7F，诸如被处理的半导体结构160A和被处理的半导体结构160B的一个或多个额外的被处理的半导体结构可以在半导体材料层104的第一侧上结构性地并且电气地耦合到通孔156’和贯穿晶圆互连130的暴露端以形成图7F中所示的接合半导体结构。
通过将额外的被处理的半导体结构160A、160B电耦合到贯穿晶圆互连130和通孔156’，可以提供一个或多个电气路径，该一个或多个电气路径在被处理的半导体结构120与额外的被处理的半导体结构160A、160B中的每一个之间连续地延伸穿过第一金属化层124、基板100的剩余部分(即，经由贯穿晶圆互连130和通孔156’穿过半导体材料层104)，并且穿过第二金属化层154。这样的电气路径可以用于在被处理的半导体结构120、160A和160B之间传输电子信号和/或电力。
还如图7F中所示，第二金属化层154的导电部分156可以结构性地并且电气地耦合到另一更高级别的结构(例如另一基板170)的导电部分。同样在被处理的半导体结构120、160A、160B之间提供电气路径，该电气路径穿过第一金属化层124、贯穿晶圆互连130和第二金属化层154到达额外的基板170的导电部分，并且这样的额外的电气路径也可以用于在其间传送电力和/或电气信号。
在本公开的方法的又一实施方式中，第一金属化层124可以包括在不对应于将原位地形成被处理的半导体结构的区域的区域中，并且在处理期间可以不移除第一金属化层的这样的区域。
例如，图8与图5类似并且示出了可以形成在半导体材料层104的与电气绝缘材料层105相反的第一侧上的第一金属化层124’。在图8的实施方式中，导电部分126形成在第一金属化层124中并且位于基板100的其上已经形成晶体管122的区域上，并且额外的导电部分126形成在基板100的不包括任何晶体管122的其它区域上。
图9A至9F示出与前面参考图6A至6F描述的方法类似的形成接合半导体的方法，但是图9A至9F所示出的方法利用了图8中所示的包括第一金属化层124’的结构来代替图5中所示的结构。图9A至9F的方法的处理与接合图6A至6F所描述的处理大致类似，并且下面不重复前面描述的细节。
参考图9A，多个贯穿晶圆互连130可以形成为穿过第一金属化层124’和半导体材料层104中的每一个到达电气绝缘材料层105。在这样的方法中，电气绝缘材料层105可以用作用于形成最终被填充有一种或多种导电材料以形成贯穿晶圆互连130的孔或通孔的蚀刻处理中的蚀刻停止层。
如图9B中所示，在形成穿过第一金属化层124’和半导体材料层104的贯穿晶圆互连130之后，载具基板140可以可选地被暂时地接合到第一金属化层124’的暴露的主表面128。在将载具基板140接合到第一金属化层124’之后，可以从该结构移除基板100的基底106和电气绝缘材料层105，留下半导体材料层104以形成图9C中所示的结构。
应注意的是，也可以替代地通过将图8的半导体结构安装在载具基板上并且通过研磨和抛光中的一种或多种来移除半导体材料层104和电气绝缘材料层105来制造图9C中所示的半导体结构。接下来的处理限定穿过半导体材料层104并且进入第一金属化层124’的贯穿晶圆互连130。
参考图9D，第二金属化层154可以形成在半导体材料层104的与半导体材料层104的其上已经形成第一金属化层124’的第一侧相反的第二侧上。图9D的视角是图9A至9C的视角的翻转，这是因为该结构将可能被翻转以有利于第二金属化层154的形成。第二金属化层154与第一金属化层124’类似，并且包括多个导电部分156，如前面所描述的。
图9E示出了被再一次翻转从而从图9E的视角看，第二金属化层154位于半导体结构的底部的半导体结构。如图9E中所示，可以移除载具基板140。然而，与前述实施方式中不同的是，可以不移除覆盖半导体材料层104的没有包括任何晶体管122的区域的第一金属化层124’的区域。
在处理的该阶段，图9E的被处理的半导体结构能够被划片(并且移除载具)。另外，能够对裸片进行电气测试并且利用凸块技术将其已知合格晶片(KGD)地安装在封装上。接下来，可以使用微凸块技术将(具有类似或不同的功能或者使用类似或不同技术制造的)额外的裸片堆叠在图9E的插入件的顶部上，在有源器件上，即，在有源区域中和在非有源器件上，即，在非有源区域中。
因此，更详细地，参考图9F，诸如被处理的半导体结构160A、被处理的半导体结构160B和被处理的半导体结构160C的一个或多个额外的被处理的半导体结构可以在第一金属化层124’的暴露的主表面处结构性地并且电气地耦合到贯穿晶圆互连130的暴露端以形成图9F中所示的接合半导体结构。额外的被处理的半导体结构160C可以包括前面接合额外的被处理的半导体结构160A和160B描述的被处理的半导体结构的任何类型。因此，可以在被处理的半导体结构120、160A、160B、160C之间设置电气路径，该电气路径穿过第一金属化层124’、贯穿晶圆互连130和第二金属化层154，这样的电气路径可以用于在其间传输电气信号和/或电力。
还如图9F中所示，第二金属化层154的导电部分156可以结构性地并且电气地耦合到另一更高级别的结构(例如另一基板170)的导电部分。同样在被处理的半导体结构120、160A、160B、160C之间提供电气路径，该电气路径穿过第一金属化层124、贯穿晶圆互连130和第二金属化层154到达额外的基板170的导电部分，并且这样的额外的电气路径也可以用于在其间传送电力和/或电气信号。
图10A至10F示出与前面参考图7A至7F描述的方法类似的形成接合半导体的方法，但是图10A至10F中示出的方法利用了图8中所示的包括第一金属化层124’的结构来代替图5中所示的结构。图10A至10F的方法的处理与接合图6A至6F以及图7A至7F所描述的处理大致类似，并且下面不重复前面描述的细节。
参考图10A，多个贯穿晶圆互连130可以形成为穿过第一金属化层124’、半导体材料层104和电气绝缘材料层105中的每一个到达基底106。在这样的方法中，基底106可以用作用于形成最终被填充有一种或多种导电材料以形成贯穿晶圆互连130的孔或通孔的蚀刻处理中的蚀刻停止层。
如图10B中所示，在形成穿过第一金属化层124’、半导体材料层104和电气绝缘材料层105的贯穿晶圆互连130之后，载具基板140可以可选地被暂时地接合到第一金属化层124’的暴露的主表面128。在将载具基板140接合到第一金属化层124’之后，可以从该结构移除基板100的基底106，留下半导体材料层104和电气绝缘材料层105以形成图10C中所示的结构。
应注意的是，也可以替代地通过将图8的半导体结构安装在载具基板上并且通过研磨和抛光中的一种或多种来移除半导体材料层104来制造图10C中所示的半导体结构。接下来的处理限定穿过电气绝缘材料层105，穿过半导体材料层104并且进入第一金属化层124’的贯穿晶圆互连130。
参考图10D，第二金属化层154可以形成在半导体材料层104的与半导体材料层104的其上已经形成第一金属化层124’的第一侧相反的第二侧上。换言之，第二金属化层154可以在与半导体材料层104相反一侧上形成在电气绝缘材料层105上。图10D的视角是图10A至10C的视角的翻转，这是因为该结构将可能被翻转以有利于第二金属化层154的形成。第二金属化层154与第一金属化层124’类似，并且包括多个导电部分156，如前面所描述的。
图10E示出了被再一次翻转从而从图10E的视角看，第二金属化层154位于半导体结构的底部的半导体结构。如图10E中所示，可以移除载具基板140。然而，与前述参考图6A至6F以及7A至7F描述的实施方式中不同的是，可以不移除覆盖半导体材料层104的没有包括任何晶体管122的区域的第一金属化层124’的区域。在处理中的该阶段，在基板100的剩余部分的半导体材料层104上和中可以已经原位地形成一个或多个被处理的半导体结构120。
在处理中的该阶段，图10E的被处理的半导体结构能够被划片。另外，能够对裸片进行电气测试并且利用凸块技术将其已知合格晶片(KGD)地安装在封装上。接下来，可以使用微凸块技术将(具有类似或不同的功能或者使用类似或不同技术制造的)额外的裸片堆叠在图10E的插入件的顶部上，在有源器件上，即，在有源区域中和在非有源器件上，即，在非有源区域中。
因此，更详细地，参考图10F，诸如被处理的半导体结构160A、被处理的半导体结构160B和被处理的半导体结构160C的一个或多个额外的被处理的半导体结构可以在第一金属化层124’的暴露的主表面处结构性地并且电气地耦合到贯穿晶圆互连130的暴露端以形成图10F中所示的接合半导体结构。因此，可以在被处理的半导体结构120、160A、160B、160C之间设置电气路径，该电气路径穿过第一金属化层124’、贯穿晶圆互连130和第二金属化层154，这样的电气路径可以用于在其间传输电气信号和/或电力。
还如图10F中所示，如前所述，第二金属化层154的导电部分156可以结构性地并且电气地耦合到另一更高级别的结构(例如另一基板170)的导电部分。同样在被处理的半导体结构120、160A、160B、160C之间提供电气路径，该电气路径穿过第一金属化层124’、贯穿晶圆互连130和第二金属化层154到达额外的基板170的导电部分，并且这样的额外的电气路径也可以用于在其间传送电力和/或电气信号。
在上述实施方式中，使用导电微凸块或微球162将额外的被处理的半导体结构160A、160B、160C的导电部分(例如导电焊盘)结构性地并且电气地耦合到贯穿晶圆互连130和130’。类似地，使用导电凸块或球172将第二金属化层154的导电部分156结构性地并且电气地耦合到额外的基板170的导电部分。在本公开的额外的实施方式中，可以使用金属到金属直接接合处理将额外的被处理的半导体结构160A、160B、160C的导电部分结构性地并且电气地耦合到贯穿晶圆互连130。类似地，可以使用金属到金属直接接合处理将第二金属化层154的导电部分156结构性地并且电气地耦合到额外的基板170的导电部分。应注意的是，与这里描述的微凸块技术相比，直接接合方法可以具有减小的接合节距，并且可以在本公开的额外的实施方式中使用该直接接合方法。这样的减小的接合节距可以允许接合器件结构之间的更高的输入/输出(I/O)密度。
例如，图11示出了与图10F类似的接合半导体结构的实施方式，但是在图11中的实施方式中，使用金属到金属直接接合处理来将额外的被处理的半导体结构160A、160B、160C的导电部分接合到贯穿晶圆互连130，并且接合到第二金属化层154的接合导电部分156，并且接合到额外的基板170的导电部分。这样的直接接合处理还可以用于形成与图6F、7F和9F中所示的半导体结构类似的接合半导体结构。
在本公开的一些实施方式中，可以在大约400℃以下的温度或者甚至在大约350℃以下的温度执行金属到金属直接接合处理，以避免对于被处理的半导体结构120、160A、160B、160C中的任何器件结构引起热损坏。在一些实施方式中，接合处理可以包括超低温直接接合处理，并且可以包括表面辅助直接接合处理，在前面已经描述了这样的处理。
作为另一示例，图12示出了与图7F的结构类似的接合半导体结构的实施方式，但是在图12中的实施方式中，已经使用氧化物到氧化物直接接合处理来将额外的被处理的半导体结构160A、160B接合到电气绝缘材料层105。如图11中所示，可以使用金属到金属直接接合处理来将第二金属化层154的导电部分156接合到额外的基板170的导电部分。可以使用与前面参考图7A至7F描述的方法类似但是进行了一些修改的方法来形成图12的接合半导体结构。例如，为了形成图12的接合半导体结构，可以如前面参考图7E所描述的那样移除第一金属化层124的一部分。然而，这些处理还可以用于移除这样的区域中的半导体材料层104的一部分，以暴露可以形成为包括氧化物的电气绝缘材料层105。然后可以在氧化物到氧化物直接接合处理中将额外的被处理的半导体结构160A、160B直接接合到电气绝缘材料层105。另外，在氧化物到氧化物直接接合处理中将额外的被处理的半导体结构160A、160B接合到电气绝缘材料层105之后并且在形成第二金属化层154之前，可以至少形成将互连到额外的被处理的半导体结构160A、160B的贯穿晶圆互连130。在直接接合处理之后形成这些贯穿晶圆互连130可以改进在这些贯穿晶圆互连130和贯穿晶圆互连130将耦合到的额外的被处理的半导体结构160A、160B的各导电特征之间建立的电气连接的质量。
在本公开的一些实施方式中，可以在大约400℃以下的温度或者甚至在大约350℃以下的温度执行氧化物到氧化物直接接合处理，以避免对于被处理的半导体结构120、160A、160B中的任何器件结构引起热损坏。在一些实施方式中，接合处理可以包括超低温直接接合处理，并且可以包括表面辅助直接接合处理，在前面已经描述了这样的处理。
也可以使用类似的氧化物到氧化物直接接合处理来形成如图6F、9F和10F中所示的接合半导体结构。
本公开的实施方式可以用于提供由SeOI型基板的至少一部分承载的被处理的半导体结构之间的直接且连续的电气路径，该电气路径仅延伸穿过也由SeOI型基板的所述至少一部分承载的导电部分(例如，焊盘、迹线和通孔)，并且没有穿过SeOI型基板的所述至少一部分附接到的另外的更高级别的基板(例如额外的基板170)的任何部分。与本领域已知的构造相比，这样的电气路径可以更短，并且可以提供信号速度和/或电力效率方面的改进。
在下面描述本公开的额外的非限制性示例实施方式：
实施方式1：一种形成半导体器件的方法，该方法包括：提供基板，该基板包括位于电气绝缘材料层上的半导体材料层；在基板上且在半导体材料层的与电气绝缘层相反的第一侧上形成包括多个导电部分的第一金属化层；形成至少部分地穿过基板的多个贯穿晶圆互连，并且将所述多个贯穿晶圆互连中的至少一个贯穿晶圆互连形成为延伸穿过金属化层和半导体材料层中的每一个；在基板上且在半导体材料层的与半导体材料层的第一侧相反的第二侧上形成包括多个导电部分的第二金属化层；以及提供电气路径，该电气路径在半导体材料层的第一侧上由基板承载的第一被处理的半导体结构与半导体材料层的第一侧上由基板承载的第二被处理的半导体结构之间连续地延伸穿过第一金属化层、基板和第二金属化层。
实施方式2：根据实施方式1的方法，其中，提供基板的步骤包括将基板选择为包括绝缘体上半导体(SeOI)基板。
实施方式3：根据实施方式2的方法，其中，将基板选择为包括绝缘体上半导体(SeOI)基板的步骤包括将基板选择为包括绝缘体上硅(SeOI)基板。
实施方式4：根据实施方式1至3中的任一个的方法，其中，半导体材料层具有大约1微米或更小的平均总厚度，并且其中，电气绝缘材料层包括具有大约300nm或更小的平均总厚度的氧化物材料层。
实施方式5：根据实施方式1至4中的任一个的方法，其中，将所述多个贯穿晶圆互连中的至少一个贯穿晶圆互连形成为延伸穿过金属化层和半导体材料层中的每一个的步骤进一步包括：将所述多个贯穿晶圆互连中的所述至少一个贯穿晶圆互连形成为延伸穿过电气绝缘材料层。
实施方式6：根据实施方式1至5中的任一个的方法，该方法进一步包括：将第一被处理的半导体结构和第二被处理的半导体结构中的至少一个在半导体材料层的第一侧上接合到基板。
实施方式7：根据实施方式6的方法，其中，将第一被处理的半导体结构和第二被处理的半导体结构中的至少一个在半导体材料层的第一侧上接合到基板的步骤包括：在低于大约400℃的温度在金属到金属直接接合处理中将第一被处理的半导体结构和第二被处理的半导体结构中的所述至少一个直接接合到基板。
实施方式8：根据实施方式1至7中的任一个的方法，该方法进一步包括：在基板上且在半导体材料层的第一侧上原位地形成第一被处理的半导体结构和第二被处理的半导体结构中的至少一个。
实施方式9：根据实施方式1至8中的任一个的方法，其中，提供电气路径的步骤进一步包括：将电气路径构造为延伸穿过第一金属化层的至少一个导电部分，穿过所述多个贯穿晶圆互连中延伸穿过金属化层和半导体材料层中的每一个的所述至少一个贯穿晶圆互连，穿过第二金属化层的至少一个导电部分，并且穿过所述多个贯穿晶圆互连中的至少另一贯穿晶圆互连。
实施方式10：根据实施方式1至9中的任一个的方法，该方法进一步包括：将第二金属化层的至少一个导电部分结构性地并且电气地连接到另一基板的导电部分。
实施方式11：根据实施方式1至10中的任一个的方法，该方法进一步包括：从由电子信号处理器装置、电子存储器装置、电磁辐射发射器装置以及电磁辐射接收器装置组成的组中分别地选择第一被处理的半导体结构和第二被处理的半导体结构中的每一个。
实施方式12：根据实施方式11的方法，该方法进一步包括：将第一被处理的半导体结构选择为包括电子信号处理器装置；以及将第二被处理的半导体结构选择为包括电子存储器装置、发光二极管、激光发光二极管和太阳能电池中的至少一个。
实施方式13：一种半导体结构，该半导体结构包括：基板，该基板包括半导体材料层；第一金属化层，该第一金属化层位于基板上并且在半导体材料层的第一侧上；第二金属化层，该第二金属化层位于基板上并且在半导体材料层的与半导体材料层的第一侧相反的第二侧上；多个贯穿晶圆互连，该多个贯穿晶圆互连至少部分地延伸穿过第一金属化层和基板的半导体材料层中的每一个；第一被处理的半导体结构，该第一被处理的半导体结构在半导体材料层的第一侧上由基板承载；以及第二被处理的半导体结构，该第二被处理的半导体结构在半导体材料层的第一侧上由基板承载；其中，电气路径从第一被处理的半导体结构延伸穿过第一金属化层的导电部分，穿过所述多个贯穿晶圆互连中的第一贯穿晶圆互连，穿过第二金属化层的导电部分，并且穿过所述多个贯穿晶圆互连中的第二贯穿晶圆互连到达第二被处理的半导体结构。
实施方式14：根据实施方式13的半导体结构，其中，基板包括绝缘体上半导体(SeOI)基板。
实施方式15：根据实施方式14的半导体结构，其中，绝缘体上半导体(SeOI)基板包括绝缘体上硅(SeOI)基板。
实施方式16：根据实施方式14或15的半导体结构，其中，半导体材料层具有大约1微米或更小的平均总厚度。
实施方式17：根据实施方式14至16中的任一个的半导体结构，其中，所述多个贯穿晶圆互连中的至少一个贯穿晶圆互连至少部分地延伸穿过SeOI基板的电气绝缘材料层。
实施方式18：根据实施方式13至17中的任一个的半导体结构，其中，第一被处理的半导体结构和第二被处理的半导体结构中的至少一个在半导体材料层的第一侧上接合到基板。
实施方式19：根据实施方式18的半导体结构，其中，第一被处理的半导体结构和第二被处理的半导体结构中的至少一个的金属部分被直接接合到所述多个贯穿晶圆互连中的至少一个贯穿晶圆互连。
实施方式20：根据实施方式13至19中的任一个的半导体结构，其中，电气路径在第一被处理的半导体结构和第二被处理的半导体结构之间连续地延伸穿过基板、第一金属化层和第二金属化层。
实施方式21：根据实施方式13至20中的任一个的半导体结构，其中，第二金属化层的至少一个导电部分电耦合到另一基板的导电部分。
实施方式22：根据实施方式13至21中的任一个的半导体结构，其中，第一被处理的半导体结构和第二被处理的半导体结构中的每一个包括电子信号处理器装置、电子存储器装置、电磁辐射发射器装置以及电磁辐射接收器装置中的一种。
实施方式23：根据实施方式22的半导体结构，其中，第一被处理的半导体结构包括电子信号处理器装置；并且第二被处理的半导体结构包括电子存储器装置、发光二极管、激光发光二极管和太阳能电池中的至少一种。
上述本公开的示例实施方式不限制本发明的范围。这些仅是本发明的实施方式的示例，本发明的范围由所附权利要求及其等同物的范围限定。任何等同的实施方式都意在落入本发明的范围内。事实上，除了这里描述和示出的实施方式之外，诸如所述要素的替代使用组合的本公开的各种修改将对于基于这些描述的本领域技术人员来说是显而易见的。这里使用的标题仅是为了清楚和方便的目的，并且不限制所附权利要求的范围。

Claims (20)

1.一种形成半导体器件的方法，所述方法包括：
提供基板，所述基板包括位于电气绝缘材料层上的半导体材料层；
在所述基板上并且在所述半导体材料层的与所述电气绝缘层相反的第一侧上形成包括多个导电部分的第一金属化层；
形成至少部分地穿过所述基板的多个贯穿晶圆互连，并且将所述多个贯穿晶圆互连中的至少一个贯穿晶圆互连形成为延伸穿过所述金属化层和所述基板中的每一个；
在所述半导体材料层的与所述半导体材料层的所述第一侧相反的第二侧上形成包括多个导电部分的第二金属化层；以及
提供电气路径，所述电气路径在所述半导体材料层的所述第一侧上由所述基板承载的第一被处理的半导体结构与所述半导体材料层的所述第一侧上由所述基板承载的第二被处理的半导体结构之间连续地延伸穿过所述第一金属化层、所述基板和所述第二金属化层。
2.根据权利要求1所述的方法，其中，将所述多个贯穿晶圆互连中的所述至少一个贯穿晶圆互连形成为延伸穿过所述金属化层和所述半导体材料层中的每一个的步骤进一步包括：将所述多个贯穿晶圆互连中的所述至少一个贯穿晶圆互连形成为延伸穿过所述电气绝缘材料层。
3.根据权利要求1所述的方法，所述方法进一步包括：将所述第一被处理的半导体结构和所述第二被处理的半导体结构中的至少一个在所述半导体材料层的所述第一侧上接合到所述基板。
4.根据权利要求3所述的方法，其中，将所述第一被处理的半导体结构和所述第二被处理的半导体结构中的至少一个在所述半导体材料层的所述第一侧上接合到所述基板的步骤包括：在低于大约400℃的温度在金属到金属直接接合处理中将所述第一被处理的半导体结构和所述第二被处理的半导体结构中的所述至少一个直接接合到所述基板。
5.根据权利要求1所述的方法，所述方法进一步包括：在所述基板上并且在所述半导体材料层的所述第一侧上原位地形成所述第一被处理的半导体结构和所述第二被处理的半导体结构中的至少一个。
6.根据权利要求1所述的方法，其中，提供电气路径的步骤进一步包括：将所述电气路径构造为延伸穿过所述第一金属化层的至少一个导电部分，穿过所述多个贯穿晶圆互连中延伸穿过所述金属化层和所述半导体材料层中的每一个的所述至少一个贯穿晶圆互连，穿过所述第二金属化层的至少一个导电部分，并且穿过所述多个贯穿晶圆互连中的至少另一贯穿晶圆互连。
7.根据权利要求1所述的方法，所述方法进一步包括：将所述第二金属化层的至少一个导电部分结构性地并且电气地连接到另一基板的导电部分。
8.根据权利要求1所述的方法，所述方法进一步包括：从由电子信号处理器装置、电子存储器装置、电磁辐射发射器装置以及电磁辐射接收器装置组成的组中分别地选择所述第一被处理的半导体结构和所述第二被处理的半导体结构中的每一个。
9.根据权利要求8所述的方法，所述方法进一步包括：
将所述第一被处理的半导体结构选择为包括电子信号处理器装置；以及
将所述第二被处理的半导体结构选择为包括电子存储器装置、发光二极管和太阳能电池中的至少一个。
10.根据权利要求9所述的方法，其中，所述发光二极管是激光发光二极管。
11.一种半导体结构，所述半导体结构包括：
基板，所述基板包括半导体材料层；
第一金属化层，所述第一金属化层位于所述基板上并且在所述半导体材料层的第一侧上；
第二金属化层，所述第二金属化层位于所述基板上并且在所述半导体材料层的与所述半导体材料层的所述第一侧相反的第二侧上；
多个贯穿晶圆互连，所述多个贯穿晶圆互连至少部分地延伸穿过所述第一金属化层和所述基板的所述半导体材料层中的每一个；
第一被处理的半导体结构，所述第一被处理的半导体结构在所述半导体材料层的所述第一侧上由所述基板承载；以及
第二被处理的半导体结构，所述第二被处理的半导体结构在所述半导体材料层的所述第一侧上由所述基板承载；
其中，电气路径从所述第一被处理的半导体结构延伸穿过所述第一金属化层的导电部分，穿过所述多个贯穿晶圆互连中的第一贯穿晶圆互连，穿过所述第二金属化层的导电部分，并且穿过所述多个贯穿晶圆互连中的第二贯穿晶圆互连到达所述第二被处理的半导体结构。
12.根据权利要求11所述的半导体结构，其中，所述基板包括绝缘体上半导体基板。
13.根据权利要求12所述的半导体结构，其中，所述多个贯穿晶圆互连中的至少一个贯穿晶圆互连至少部分地延伸穿过所述绝缘体上半导体基板的电气绝缘材料层。
14.根据权利要求11所述的半导体结构，其中，所述第一被处理的半导体结构和所述第二被处理的半导体结构中的至少一个在所述半导体材料层的所述第一侧上接合到所述基板。
15.根据权利要求14所述的半导体结构，其中，所述第一被处理的半导体结构和所述第二被处理的半导体结构中的所述至少一个的金属部分被直接接合到所述多个贯穿晶圆互连中的至少一个贯穿晶圆互连。
16.根据权利要求11所述的半导体结构，其中，所述电气路径在所述第一被处理的半导体结构和所述第二被处理的半导体结构之间连续地延伸穿过所述基板、所述第一金属化层和所述第二金属化层。
17.根据权利要求11所述的半导体结构，其中，所述第二金属化层的至少一个导电部分电耦合到另一基板的导电部分。
18.根据权利要求11所述的半导体结构，其中，所述第一被处理的半导体结构和所述第二被处理的半导体结构中的每一个包括电子信号处理器装置、电子存储器装置、电磁辐射发射器装置以及电磁辐射接收器装置中的一种。
19.根据权利要求18所述的半导体结构，其中：
所述第一被处理的半导体结构包括电子信号处理器装置；并且
所述第二被处理的半导体结构包括电子存储器装置、发光二极管管和太阳能电池中的至少一种。
20.根据权利要求19所述的半导体结构，其中，所述发光二极管是激光发光二极。
CN201210093008.8A 2011-03-31 2012-03-31 形成接合半导体结构的方法及用该方法形成的半导体结构 Active CN102738026B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/077,364 US8338294B2 (en) 2011-03-31 2011-03-31 Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US13/077,364 2011-03-31
FR1153080 2011-04-08
FR1153080A FR2973943B1 (fr) 2011-04-08 2011-04-08 Procédés de formation de structures semi-conductrices collées comprenant deux structures semi-conductrices traitées ou plus supportées par un substrat commun, et structures semi-conductrices formées par ces procédés

Publications (2)

Publication Number Publication Date
CN102738026A CN102738026A (zh) 2012-10-17
CN102738026B true CN102738026B (zh) 2014-11-05

Family

ID=46993282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210093008.8A Active CN102738026B (zh) 2011-03-31 2012-03-31 形成接合半导体结构的方法及用该方法形成的半导体结构

Country Status (3)

Country Link
KR (1) KR101341373B1 (zh)
CN (1) CN102738026B (zh)
TW (1) TWI517226B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3422415B1 (en) * 2014-02-28 2023-08-02 LFoundry S.r.l. Semiconductor device comprising a laterally diffused mos transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635761A (en) * 1994-12-14 1997-06-03 International Business Machines, Inc. Internal resistor termination in multi-chip module environments
CN1491439A (zh) * 2001-11-22 2004-04-21 ���ṫ˾ 多芯片电路模块及其制造方法
CN101043023A (zh) * 2006-03-21 2007-09-26 台湾积体电路制造股份有限公司 三维集成电路的形成方法
CN101159239A (zh) * 2006-10-02 2008-04-09 恩益禧电子股份有限公司 电子器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2002108A (en) * 1931-12-24 1935-05-21 Hal G Child Exercising device
US6841862B2 (en) 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
TW569416B (en) * 2002-12-19 2004-01-01 Via Tech Inc High density multi-chip module structure and manufacturing method thereof
TWI251916B (en) * 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
TWI355057B (en) 2007-07-10 2011-12-21 Unimicron Technology Corp Wire bonding type package substrate having heat-co

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635761A (en) * 1994-12-14 1997-06-03 International Business Machines, Inc. Internal resistor termination in multi-chip module environments
CN1491439A (zh) * 2001-11-22 2004-04-21 ���ṫ˾ 多芯片电路模块及其制造方法
CN101043023A (zh) * 2006-03-21 2007-09-26 台湾积体电路制造股份有限公司 三维集成电路的形成方法
CN101159239A (zh) * 2006-10-02 2008-04-09 恩益禧电子股份有限公司 电子器件及其制造方法

Also Published As

Publication number Publication date
CN102738026A (zh) 2012-10-17
KR101341373B1 (ko) 2013-12-16
TWI517226B (zh) 2016-01-11
TW201239970A (en) 2012-10-01
KR20120112270A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
US8637995B2 (en) Bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate
US20200168584A1 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
Liu et al. A 300-mm wafer-level three-dimensional integration scheme using tungsten through-silicon via and hybrid Cu-adhesive bonding
US9406561B2 (en) Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
Fukushima et al. New three-dimensional integration technology based on reconfigured wafer-on-wafer bonding technique
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
US7855101B2 (en) Layer transfer process and functionally enhanced integrated circuits produced thereby
US8563396B2 (en) 3D integration method using SOI substrates and structures produced thereby
US9536809B2 (en) Combination of TSV and back side wiring in 3D integration
US9647161B2 (en) Method of manufacturing a device comprising an integrated circuit and photovoltaic cells
CN102738025B (zh) 形成键合半导体结构的方法和用该方法形成的半导体结构
TW201306218A (zh) 最佳化之環型銅直通基板穿孔
US20170271207A9 (en) Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
US20120061794A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
WO2012048973A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
CN102738026B (zh) 形成接合半导体结构的方法及用该方法形成的半导体结构
US20240071970A1 (en) Semiconductor device with volumetrically-expanded side-connected interconnects
TWI640044B (zh) 在三度空間集積製程中使用可回收底材形成接合半導體構造之方法
US20240071823A1 (en) Semiconductor device circuitry formed through volumetric expansion
US20240071989A1 (en) Semiconductor device circuitry formed from remote reservoirs
US20240071968A1 (en) Semiconductor device interconnects formed through volumetric expansion
Deptuch et al. 3d technologies for large area trackers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210113

Address after: Kanagawa Prefecture, Japan

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Fa Guoboerning

Patentee before: SOITEC

TR01 Transfer of patent right