CN108109958A - 基于三极管的tsv转接板及其制备方法 - Google Patents
基于三极管的tsv转接板及其制备方法 Download PDFInfo
- Publication number
- CN108109958A CN108109958A CN201711349158.XA CN201711349158A CN108109958A CN 108109958 A CN108109958 A CN 108109958A CN 201711349158 A CN201711349158 A CN 201711349158A CN 108109958 A CN108109958 A CN 108109958A
- Authority
- CN
- China
- Prior art keywords
- tsv
- triode
- substrates
- preparation
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000010949 copper Substances 0.000 claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- 238000011049 filling Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000001259 photo etching Methods 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 40
- 150000002500 ions Chemical class 0.000 claims description 26
- 239000003292 glue Substances 0.000 claims description 23
- 238000005516 engineering process Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 15
- 229910052681 coesite Inorganic materials 0.000 claims description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052682 stishovite Inorganic materials 0.000 claims description 12
- 229910052905 tridymite Inorganic materials 0.000 claims description 12
- 238000011065 in-situ storage Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 5
- 238000004070 electrodeposition Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000011946 reduction process Methods 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 9
- 238000011161 development Methods 0.000 description 8
- 230000018109 developmental process Effects 0.000 description 8
- 238000004026 adhesive bonding Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种基于三极管的TSV转接板及其制备方法，该方法包括：选取Si衬底；在所述Si衬底内制备三极管；刻蚀所述Si衬底分别在所述三极管两侧形成隔离沟槽和TSV；在所述隔离沟槽填充SiO2形成隔离区；在所述TSV填充铜材料形成TSV区；在所述Si衬底上表面制备所述TSV区的第一端面与所述三极管的互连线；在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。本发明提供的硅通孔转接板通过在硅通孔转接板上设置三极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种基于三极管的TSV转接板及其制备方法。
背景技术
随着计算机、通讯、汽车电子、航空航天工业和其他消费类系统领域的发展，对半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维封装技术的优势不言而喻。
基于硅通孔(Through-Silicon Via，简称TSV)的三维封装(3D-TSV)具有高速互连、高密度集成、小型化等特点，同时表现出同质和异质功能整合等优点，成为近年来半导体技术最热门的研究方向之一。尽管3D-TSV封装技术具有诸多优势，但目前仍存在一些不利因素制约3D-TSV集成封装技术的发展。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高基于TSV工艺的3D集成电路的系统级封装抗静电能力，本发明提供了一种基于三极管的TSV转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种基于三极管的TSV转接板的制备方法，包括：
S101、选取Si衬底；
S102、在Si衬底内制备三极管；
S103、刻蚀Si衬底分别在三极管两侧形成隔离沟槽和TSV；
S104、在隔离沟槽填充SiO2形成隔离区；
S105、在TSV填充铜材料形成TSV区；
S106、在Si衬底上表面制备TSV区的第一端面与三极管的互连线；
S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。
在本发明的一个实施例中，Si衬底(101)的掺杂类型为N型，掺杂浓度为1×1015cm-3，厚度为150～250μm。
在本发明的一个实施例中，S102包括：
S1021、利用光刻工艺形成器件沟槽刻蚀图形；
S1022、利用干法刻蚀工艺，刻蚀Si衬底形成器件沟槽；
S1023、光刻埋层区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成三极管的埋层；
S1024、分别制备三极管的集电极接触区、基区接触区和发射区。
在本发明的一个实施例中，S1024包括：
S10241、利用光刻工艺形成器件沟槽填充图形；
S10242、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，淀积硅材料对器件沟槽填充，并通入掺杂气体进行原位掺杂，原位激活掺杂元素形成三极管的集电区；
S10243、光刻集电极接触区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成集电极接触区；
S10244、光刻基区，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成三极管基区；
S10245、光刻基区接触区，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成基区接触区；
S10246、光刻发射区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成发射区。
在本发明的一个实施例中，器件沟槽的深度为15～25μm。
在本发明的一个实施例中，S103包括：
S1031、利用光刻工艺，在Si衬底的上表面形成TSV和隔离沟槽的刻蚀图形；
S1032、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽。
在本发明的一个实施例中，S105包括：
S1051、利用光刻工艺形成TSV的填充图形；
S1052、利用物理气相淀积方法制作粘附层和种子层；
S1053、通过电化学淀积的方法对TSV进行填充铜材料以形成TSV区。
在本发明的一个实施例中，S107之前还包括：
x1、利用辅助圆片作为Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
在本发明的一个实施例中，TSV区和隔离区的深度为80～120μm。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的TSV转接板通过在TSV转接板上加工三极管，增强了层叠封装芯片的抗静电能力；
2、本发明通过在TSV转接板上加工三极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的TSV转接板的三极管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；
4、本发明提供的基于三极管的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种TSV转接板的制备方法流程示意图；
图2a-图2j为本发明实施例提供的另一种TSV转接板的制备方法流程图；
图3为本发明实施例提供的一种TSV转接板结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于三极管的TSV转接板的制备方法流程示意图，包括：
S101、选取Si衬底；
S102、在Si衬底内制备三极管；
S103、刻蚀Si衬底分别在三极管两侧形成隔离沟槽和TSV；
S104、在隔离沟槽填充SiO2形成隔离区；
S105、在TSV填充铜材料形成TSV区；
S106、在Si衬底上表面制备TSV区的第一端面与三极管的互连线；
S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。
具体地，Si衬底(101)的掺杂类型为N型，掺杂浓度为1×1015cm-3，厚度为150～250μm。
优选地，S102可以包括：
S1021、利用光刻工艺形成器件沟槽刻蚀图形；
S1022、利用干法刻蚀工艺，刻蚀Si衬底形成器件沟槽；
S1023、光刻埋层区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成三极管的埋层；
S1024、分别制备三极管的集电极接触区、基区接触区和发射区。
进一步地，S1024可以包括：
S10241、利用光刻工艺形成器件沟槽填充图形；
S10242、利用CVD工艺，淀积硅材料对器件沟槽填充，并通入掺杂气体进行原位掺杂，原位激活掺杂元素形成三极管的集电区；
S10243、光刻集电极接触区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成集电极接触区；
S10244、光刻基区，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成三极管基区；
S10245、光刻基区接触区，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成基区接触区；
S10246、光刻发射区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成发射区。
优选地，器件沟槽的深度为15～25μm。
优选地，S103可以包括：
S1031、利用光刻工艺，在Si衬底的上表面形成TSV和隔离沟槽的刻蚀图形；
S1032、利用DRIE工艺，刻蚀Si衬底形成TSV和隔离沟槽。
优选地，S105可以包括：
S1051、利用光刻工艺形成TSV的填充图形；
S1052、利用物理气相淀积方法制作粘附层和种子层；
S1053、通过电化学淀积的方法对TSV进行填充铜材料以形成TSV区。
优选地，S107之前还包括：
x1、利用辅助圆片作为Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
优选地，TSV区和隔离区的深度为80～120μm。
本实施例提供的TSV转接板，通过在TSV转接板上加工三极管，增强了层叠封装芯片的抗静电能力；同时，本实施例提供TSV转接板的三极管周围设置有上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
本实施例在上述实施例的基础上，对本发明的TSV转接板的制备方法中具体参数举例描述如下。具体地，请参照图2a-图2j，图2a-图2j为本发明实施例提供的另一种TSV转接板的制备方法流程图。
具体地，包括如下步骤：
S201、如图2a所示，选取Si衬底201；
优选地，Si衬底的晶向可以是(100)、(110)或(111)，掺杂类型为N型，Si衬底的掺杂浓度为1×1015cm-3，厚度为150～250μm。
S202、如图2b所示；利用刻蚀工艺在Si衬底上形成器件沟槽202，再利用离子注入工艺形成三极管的N+埋层203，具体可以包括如下步骤：
S2021、利用CVD工艺，在Si衬底上淀积氮化硅层；
S2022、利用光刻工艺，通过涂胶、光刻、显影等工艺完成器件沟槽刻蚀图形；
S2023、利用干法刻蚀工艺刻蚀氮化硅层及Si衬底形成器件沟槽；器件沟槽的深度为15～25μm；
S2024、利用CMP工艺，去除Si衬底上的氮化硅对衬底表面进行平坦化；
S2025、在器件沟槽底部光刻N+埋层，采用带胶离子注入的方式进行N+离子注入，去除光刻胶，形成三极管的N+埋层；硅掺杂浓度优选5×1018cm-3，掺杂杂质优选磷。
S203、如图2c所示；制备三极管的集电极接触区204，具体可以包括如下步骤：
S2031、利用光刻工艺，通过涂胶、光刻、显影等工艺完成器件沟槽填充图形；
S2032、利用低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)工艺，在600℃～950℃的温度下，利用选择性硅外延生长方法选择性外延生长硅材料，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成三极管的集电区。硅掺杂浓度优选5×1017cm-3，掺杂杂质优选磷；
S2033、利用CMP工艺，对衬底表面进行平坦化；
S2034、光刻集电极接触区，采用带胶离子注入的方式进行N+离子注入，去除光刻胶，形成三极管的集电极接触区；硅掺杂浓度优选1×1019cm-3，掺杂杂质优选磷；
S2035、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S204、如图2d所示；制备三极管的基区接触区205和发射区206，具体可以包括如下步骤：
S2041、光刻基区，采用带胶离子注入的方式进行N+离子注入，去除光刻胶，形成三极管的基区。硅掺杂浓度优选5×1018cm-3，掺杂杂质优选硼；
S2042、光刻基区接触区，采用带胶离子注入的方式进行P+离子注入，去除光刻胶，形成三极管的基区接触区。硅掺杂浓度优选1×1021cm-3，掺杂杂质优选硼；
S2043、光刻N+发射区，采用带胶离子注入的方式进行N+离子注入，去除光刻胶，形成三极管的N+发射区。硅掺杂浓度优选1×1021cm-3，掺杂杂质优选磷；
S2044、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S205、如图2e所示，利用刻蚀工艺在Si衬底上制备四个TSV207及四个隔离沟槽208，可以包括如下步骤：
S2051、在1050℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面生长一层800nm～1000nm的SiO2层；
S2052、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV及隔离沟槽刻蚀图形；
S2053、利用DRIE工艺刻蚀Si衬底，形成深度为80～120μm的TSV及隔离沟槽；
S2054、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
S206、如图2f所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：
S2061、在1050℃～1100℃的温度下，热氧化TSV及隔离沟槽的内壁形成厚度为200nm～300nm的氧化层；
S2062、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域；
S2063、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S2064、在690℃～710℃的温度下，利用LPCVD工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；可以理解的是，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代；
S2065、利用CMP工艺，对衬底表面进行平坦化。
S207、如图2g所示；利用电镀铜工艺对TSV进行填充，具体可以包括如下步骤：
S2071、利用物理气相淀积方法制作粘附层和种子层，粘附层的材料为钛或钽，种子层的材料为铜；
S2072、通过电化学淀积的方法在TSV内填充铜材料；
S2073、利用CMP工艺，去除衬底表面多余的金属层。
S208、如图2h所示；利用电镀工艺在Si衬底上表面形成铜互连线209，具体可以包括如下步骤：
S2081、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在衬底表面淀积SiO2层；
S2082、在TSV区的第一端以及三极管的集电极接触区、基区接触区和发射区，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S2083、利用CVD工艺，在三极管的集电极接触区、基区接触区和发射区淀积Ti膜、TiN膜和钨以形成钨插塞；
S2084、利用CMP工艺对衬底表面进行平坦化；
S2085、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与三极管串接铜互连线；
S2086、利用CMP工艺对衬底表面进行平坦化。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
S209、如图2i所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S2091、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2092、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2093、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；
S210、如图2j所示；在Si衬底下表面利用电镀的方法形成铜凸点210，具体可以包括如下步骤：
S2101、利用PECVD工艺，在衬底下表面淀积SiO2层；
S2102、在TSV区的第二端，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S2103、利用CVD工艺，在TSV区的第二端淀积Ti膜、TiN膜和钨以形成钨插塞；
S2104、利用CMP工艺对衬底表面进行平坦化；
S2105、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S2106、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的硅通孔转接板的制备方法，采用三极管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗静电放电(Electro-Static Discharge，简称ESD)能力的同时扩大了ESD保护电路的工作范围。
实施例三
请参照图3，图3为本发明实施例提供的一种TSV转接板结构示意图；本实施例在上述实施例的基础上对TSV转接板的结构进行详细描述，其中该TSV转接板利用上述如图2a-图2j所示的制备工艺制成。具体地，TSV转接板包括：
Si衬底301、TSV区302、隔离区303、器件沟槽304、三极管的埋层305、三极管的集电极接触区306、三极管的基区接触区307、三极管的发射区308、互连线309和铜凸点310；其中，
器件沟槽304、三极管的埋层305、三极管的集电极接触区306、三极管的基区接触区307和三极管的发射区308形成三极管器件区；隔离区303位于器件区的两侧；TSV区302位于器件区和器件区两侧的隔离区303形成区域的两侧；互连线309连接TSV区302的第一端面和三极管的集电极接触区306、三极管的基区接触区307和三极管的发射区308；铜凸点310位于TSV区302的第二端面上。
具体地，TSV区302填充的材料为铜；隔离区303填充的材料SiO2。
具体地，还包括三极管集电区，在器件沟槽304中淀积硅材料形成三极管集电区，三极管的集电极接触区306位于三极管集电区内。
具体地，还包括三极管基区311，三极管基区311位于三极管的集电区内，三极管的基区接触区307位于三极管基区311内。
具体地，互连线309与三极管的集电极接触区306、三极管的基区接触区307和三极管的发射区308之间设置有钨插塞。
进一步地，Si衬底301上下表面均设置有绝缘层。
具体地，隔离区303用于和Si衬底301上下表面的绝缘层形成封闭的隔离区域以隔离三极管。
优选地，互连线309为铜互连线。
本实施例提供的硅通孔转接板，结构简单，具有较大的驱动电流，能够较好的耗散电流利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；在硅通孔转接板的三极管周围设置上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。例如，本发明中提及的多个隔离区仅仅是依据本发明提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本发明所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于三极管的TSV转接板的制备方法，其特征在于，包括：
S101、选取Si衬底；
S102、在所述Si衬底内制备三极管；
S103、刻蚀所述Si衬底分别在所述三极管两侧形成隔离沟槽和TSV；
S104、在所述隔离沟槽填充SiO2形成隔离区；
S105、在所述TSV填充铜材料形成TSV区；
S106、在所述Si衬底上表面制备所述TSV区的第一端面与所述三极管的互连线；
S107、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。
2.根据权利要求1所述的制备方法，其特征在于，所述Si衬底(101)的掺杂类型为N型，掺杂浓度为1×1015cm-3，厚度为150～250μm。
3.根据权利要求1所述的制备方法，其特征在于，S102包括：
S1021、利用光刻工艺形成器件沟槽刻蚀图形；
S1022、利用干法刻蚀工艺，刻蚀所述Si衬底形成所述器件沟槽；
S1023、光刻埋层区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成三极管的埋层；
S1024、分别制备三极管的集电极接触区、基区接触区和发射区。
4.根据权利要求3所述的制备方法，其特征在于，S1024包括：
S10241、利用光刻工艺形成器件沟槽填充图形；
S10242、利用CVD工艺，淀积硅材料对所述器件沟槽填充，并通入掺杂气体进行原位掺杂，原位激活掺杂元素形成三极管的集电区；
S10243、光刻集电极接触区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成所述集电极接触区；
S10244、光刻基区，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成三极管基区；
S10245、光刻基区接触区，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成所述基区接触区；
S10246、光刻发射区，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成所述发射区。
5.根据权利要求3所述的制备方法，其特征在于，所述器件沟槽的深度为15～25μm。
6.根据权利要求1所述的制备方法，其特征在于，S103包括：
S1031、利用光刻工艺，在所述Si衬底的上表面形成所述TSV和所述隔离沟槽的刻蚀图形；
S1032、利用DRIE工艺，刻蚀所述Si衬底形成所述TSV和所述隔离沟槽。
7.根据权利要求1所述的制备方法，其特征在于，S105包括：
S1051、利用光刻工艺形成所述TSV的填充图形；
S1052、利用物理气相淀积方法制作粘附层和种子层；
S1053、通过电化学淀积的方法对所述TSV进行填充铜材料以形成所述TSV区。
8.根据权利要求1所述的制备方法，其特征在于，S107之前还包括：
x1、利用辅助圆片作为所述Si衬底上表面的支撑件；
x2、利用机械磨削减薄工艺对所述Si衬底下表面进行减薄，再利用CMP工艺，对所述Si衬底的下表面进行平整化处理，直到露出所述TSV区的第二端面。
9.根据权利要求1所述的制备方法，其特征在于，所述TSV区和所述隔离区的深度为80～120μm。
10.一种基于三极管的TSV转接板，其特征在于，所述TSV转接板由权利要求1～9任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711349158.XA CN108109958B (zh) | 2017-12-15 | 2017-12-15 | 基于三极管的tsv转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711349158.XA CN108109958B (zh) | 2017-12-15 | 2017-12-15 | 基于三极管的tsv转接板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108109958A true CN108109958A (zh) | 2018-06-01 |
| CN108109958B CN108109958B (zh) | 2020-12-22 |
Family
ID=62216191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711349158.XA Active CN108109958B (zh) | 2017-12-15 | 2017-12-15 | 基于三极管的tsv转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109958B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US20110068387A1 (en) * | 2009-09-23 | 2011-03-24 | Denso Corporation | Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN104205345A (zh) * | 2012-02-07 | 2014-12-10 | 索菲克斯公司 | 具有交替导电类型的区域的用于静电放电保护的半导体装置 |
-
2017
- 2017-12-15 CN CN201711349158.XA patent/CN108109958B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US20110068387A1 (en) * | 2009-09-23 | 2011-03-24 | Denso Corporation | Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| CN104205345A (zh) * | 2012-02-07 | 2014-12-10 | 索菲克斯公司 | 具有交替导电类型的区域的用于静电放电保护的半导体装置 |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108109958B (zh) | 2020-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109960B (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| CN208385403U (zh) | 用于系统级封装的防静电装置 | |
| CN108122889B (zh) | 基于横向二极管的tsv转接板 | |
| CN108010853A (zh) | 基于硅通孔的转接板及其制备方法 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN108109958A (zh) | 基于三极管的tsv转接板及其制备方法 | |
| CN108122818A (zh) | 用于系统级封装的防静电装置及其制备方法 | |
| CN208385399U (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN108091624B (zh) | 用于系统级封装的硅通孔转接板 | |
| CN208256663U (zh) | 用于系统级封装的tsv转接板 | |
| CN108074923A (zh) | 用于系统级封装的防静电装置 | |
| CN108321154A (zh) | 基于scr管的tsv转接板及其制备方法 | |
| CN108321117A (zh) | 基于mos管的tsv转接板及其制备方法 | |
| CN108054155A (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN208256667U (zh) | 用于系统级封装的防静电转接板 | |
| CN207753012U (zh) | 用于系统级封装的防静电转接板 | |
| CN207753005U (zh) | 用于系统级封装的tsv转接板 | |
| CN208570599U (zh) | 基于横向二极管的tsv转接板 | |
| CN108054134A (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108063114B (zh) | 基于横向二极管的tsv转接板及其制备方法 | |
| CN107946240A (zh) | Tsv转接板及其制备方法 | |
| CN208507665U (zh) | 用于系统级封装的硅通孔转接板 | |
| CN207753013U (zh) | 用于系统级封装的防静电装置 | |
| CN108063115B (zh) | 用于系统级封装的tsv转接板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201201 Address after: 314000 Floor 15 of Block B of Zhejiang Tsinghua Yangtze River Delta Research Institute, Nanhu District, Jiaxing City, Zhejiang Province Applicant after: INSTITUTE OF FLEXIBLE ELECTRONICS TECHNOLOGY OF THU, ZHEJIANG Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: Xi'an Cresun Innovation Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |