CN102819232A - 一种飞控计算机的便携式监控调试系统 - Google Patents

Abstract

本发明公开的一种飞控计算机的便携式监控调试系统，涉及飞行器的监控调试技术领域，包括PC机(101)、调试模块(102)和连接电缆；调试模块的FPGA电路单元(204)与USB接口电路单元(202)和电平转换接口电路单元相连，建立PC机与飞控计算机的通信，实现PC机监测飞控计算机系统的运行状态和调试飞控计算机；当飞控计算机改变时，PC机向调试模块下载相应的FPGA程序，修改FPGA电路单元中的控制逻辑，使调试模块输出的信号与飞控计算机的调试接口信号定义相对应，无需作任何硬件上的改动，从而达到系统设计的通用性和应用上的可扩展性；该监控调试系统适用于基于DSP处理器的飞控计算机系统软硬件联调和外场实验等场合。

Description

一种飞控计算机的便携式监控调试系统

技术领域

本发明涉及飞行器的监控调试技术领域，具体涉及一种飞控计算机的监控调试系统。

背景技术

飞控计算机是战术飞行武器控制系统的核心部件，用来实现综合信息处理、制导律计算、驾驶仪控制、舵系统控制、对准与导航计算、制导-引爆一体化信息处理等，其信息处理能力直接影响战术飞行武器的控制性能，一般采用高性能的DSP（数字信号处理器）芯片完成繁重的信息交互和数据处理工作。飞控计算机作为一个完整的数字信号处理系统，一般由DSP芯片CPU模块、时钟电路、程序存储器ROM、数据存储器RAM、I/O接口和电源模块等组成。

集成开发环境可以帮助设计者开发基于DSP的飞控计算机应用系统，它可以在飞控计算机整个生命周期内，尤其在设计研制阶段，为设计者提供一个灵活、方便的监控调试工具，帮助设计者检测硬件电路及软件程序中存在的问题，完成对飞控计算机软件、硬件的调试和系统的综合。

目前，基于DSP的飞控计算机开发系统主要有两种实现方式：仿真器在线仿真方式和计算机内插卡方式。其中，仿真器在线仿真方式是将仿真器的CPU仿真插头插在目标板上，利用仿真器的CPU、存储器等硬件资源，以及调试软件资源，完成对用户目标板软硬件的调试。这种方式的仿真器一般由厂家提供，价格较为昂贵，且无法借助仿真器排除目标板的硬件故障，同时，由于DSP的高速性要求仿真头电缆尽量短，这就给在实际联调或外场实验中监控调试飞控计算机系统带来极大的不便。计算机内插卡方式采用最普及的PC及其兼容机来开发DSP，形成以PC机为主机、以DSP为从机的主从式开发系统，PC机与DSP采用共享存储器方式交换信息，并能利用PC机的软硬件资源和外围设备。这种主从式开发系统不能脱离主机，调试时需要打开计算机机箱，仿真头电缆不能太长，这些问题使得其运输携带困难，限制了其在外场调试中的使用。

发明内容

本发明所要解决的技术问题是利用FPGA技术为飞控计算机提供一种便携式监控调试系统，该系统结构紧凑，体积较小，运输携带方便，并且造价经济，适合于在线联调或外场实验中使用。

本发明为解决其技术问题所采用的技术方案为：

一种飞控计算机的便携式监控调试系统，包括PC机、调试模块和连接电缆，调试模块连接在PC机和被调试的飞控计算机之间；

连接电缆包括USB电缆、USB-Blaster电缆和调试电缆；

调试模块包括FPGA电路单元、JTAG配置电路单元、USB接口电路单元和电平转换接口电路单元，其中，PC机与调试模块的USB接口电路单元通过USB电缆连接，且通过USB电缆连接的USB接口实现PC机与调试模块间的通信；PC机与调试模块的JTAG配置电路单元通过USB-Blaster电缆连接，且通过USB-Blaster电缆连接的USB接口实现PC机向调试模块下载编译好的FPGA程序；飞控计算机的调试接口与调试模块的电平转换接口电路单元通过调试电缆连接，且通过调试电缆实现飞控计算机与调试模块间的通信；FPGA电路单元与USB接口电路单元和电平转换接口电路单元相连，建立PC机与飞控计算机的通信，实现PC机监测飞控计算机系统的运行状态和调试飞控计算机；

当飞控计算机改变时，PC机向调试模块下载相应的FPGA程序，修改FPGA电路单元中的控制逻辑，使调试模块输出的信号与飞控计算机的调试接口信号定义相对应。

进一步，调试模块还包括SRAM电路单元、EPCS串行配置电路单元、电源和复位电路单元和时钟输入和配置电路单元。

进一步，PC机与飞控计算机通信时，FPGA电路单元通过USB接口电路单元接收PC机的命令，对命令解析，并且将解析结果通过电平转换接口电路单元发送到飞控计算机；FPGA电路单元通过电平转换接口电路单元接收飞控计算机返回的数据，通过USB接口电路单元上传到PC机。

进一步，FPGA电路单元对对命令解析时，将命令判断为编程调试命令和运行调试命令。

进一步，编程调试命令包括ROM读、ROM写、RAM读、RAM写、I/O读和数据擦除。

进一步，运行调试命令包括断点设置、断点运行、单步停止、单步运行和调试复位。

进一步，执行编程调试命令时，调试模块将飞控计算机处理器设置为挂起状态；执行运行调试命令时，调试模块将飞控计算机处理器设置为单步状态。

在本发明创造中，硬件部分仅用来实现信号的连接和电气转换，而信号的监控、调试和显示等功能主要由系统软件实现，这种功能软件化使得系统研制开发灵活，修改方便。同时，通过在一体化设计的调试模块中采用可配置连接的FPGA电路单元，当飞控计算机采用不同的微处理器时，只需要修改FPGA电路单元中的控制逻辑，使得所输出的信号与被调试对象的接口信号定义相对应，而无需作任何硬件上的改动，从而达到系统设计的通用性和应用上的可扩展性。

在本发明创造中，PC机与调试模块使用USB接口交换数据，采用USB接口是考虑到其通信速度快、支持即插即用和热插拔、连接简单且使用方便。PC机上的用户监控程序通过USB接口实现监测飞控计算机系统的运行状态和向调试模块传输调试控制命令。调试模块上的飞控调试程序通过USB接口接收调试控制命令实现对飞控计算机的调试，并向PC机上传调试结果。

在本发明创造中，FPGA调试操作飞控计算机处理器是通过程序流来实现的，其中，编程调试操作类型包括ROM读、ROM写、RAM读、RAM写、I/O读和数据擦除等，运行调试操作类型包括断点设置、断点运行、单步停止、单步运行和调试复位等。飞控计算机处理器内部程序流状态包括正常状态、挂起状态和单步状态，相应的编程调试在挂起状态下完成，而运行调试在单步状态下完成。

与现有的技术相比，本发明创造提供的监控调试系统具有以下优点：

1、系统架构简单，体积小巧，便于携带，适用于基于DSP处理器的飞控计算机系统软硬件联调和外场实验等场合。

2、系统监控调试功能软件化，配置灵活，对于不同的被调试对象，只需要修改FPGA电路单元中的控制逻辑，而无需作任何硬件上的改动，从而达到系统设计的通用性和应用上的可扩展性。

3、PC机与调试模块通信采用多功能高速USB2.0控制芯片，内部集成有USB协议引擎，工作于同步FIFO模式，使用了FIFO机制数据交换，从而提高了数据的传输速度，减轻了处理器的负担，优化了FPGA的资源。

4、本系统监控调试功能齐全，便于检测飞控计算机的硬件电路及软件程序中存在的问题。其中，编程调试操作类型包括ROM读、ROM写、RAM读、RAM写、I/O读和数据擦除等，运行调试操作类型包括断点设置、断点运行、单步停止、单步运行和调试复位等。

附图说明

此处所说明的附图用来提供对本发明创造的进一步理解，构成本申请的一部分。示意性实施例及其说明用于解释本发明创造，并不构成对本发明创造的不当限定。所给附图中：

图1为本发明创造一个实施例的飞控计算机监控调试系统结构框图；

图2为本发明创造一个实施例的监控调试系统调试模块结构示意图；

图3为本发明创造一个实施例的调试模块USB接口电路原理图；

图4为本发明创造一个实施例的FPGA内USB接口控制状态机转移图；

图5为本发明创造一个实施例的PC机上用户监控程序流程图；

图6为本发明创造一个实施例的FPAG中飞控调试程序流程图。

具体实施方式

以下将结合附图和具体实施例，来进一步说明本发明。

图1给出了根据本发明一个实施例的飞控计算机监控调试系统组成情况，包括：PC机（笔记本式）101、调试模块102、被调试的飞控计算机系统103以及连接电缆。其中，调试模块102连接在PC机101和被调试的飞控计算机系统103之间，调试模块102包括与调试对象可配置连接的FPGA电路单元204，PC机101与调试模块102之间通过USB电缆211通信、通过USB-Blaster电缆212下载已编译好的FPGA程序，调试模块102与飞控计算机103之间采用调试电缆213连接。同时，系统用户监控软件在PC机上实现，FPGA调试软件下载到调试模块上运行。

优选地，PC机101与调试模块102之间通过USB电缆211进行数据通信，位于PC机101端为A型USB接口，而位于调试模块102端为B型USB接口201；两者通过USB-Blaster电缆212下载已编译好的FPGA程序，位于PC机101端为A型USB接口，而调试模块102端与FPGA的10芯JTAG（Joint TestAction Group，联合测试行动组织）接口相连。调试模块102与被调试的飞控计算机103之间采用调试电缆213连接，实现地址、数据和控制信号的交互，调试模块102端为间距1.27mm双排分布的64芯接插件206，型号为JL10B64Z/JL10H64T；飞控计算机103端为间距1.27mm三排分布的96芯接插件301，型号为JL10B96Z/JL10H96T。

在本实施例中，通过在一体化设计的调试模块102中采用可配置连接的FPGA电路单元204，当飞控计算机103采用不同的微处理器时，只需要修改FPGA电路单元204中的控制逻辑，使得所输出的信号与被调试对象的接口信号定义相对应，而无需作任何硬件上的改动，从而达到系统设计的通用性和应用上的可扩展性。

图2给出了根据本发明一个实施例的监控调试系统调试模块结构示意图，包括：FPGA电路单元204、USB接口电路单元202、FPGA配置电路单元中的JTAG配置电路单元210、SRAM电路单元209、复位电路单元即EPCS串行配置电路单元203、电源和复位电路单元208、时钟输入和配置电路单元205、电平转换接口单元207。

优选地，FPGA电路单元204采用Altera公司高性能的Cyclone Ⅲ FPGA芯片EP3C25Q240C8。该芯片拥有25K的逻辑单元(LE)，66个M9K嵌入式存储器模块，66个18×18乘法器，4个锁相环(PLL)，215个用户I/O等丰富的硬件资源。因此，其内部嵌入式乘法器能用于完成高速的乘法运算，加强了器件的数字处理能力；嵌入式存储器可以用于进行跨时钟域的数据传输操作，极大地提高了系统的灵活性，降低了设计的复杂性；众多的用户I/O可实现与外围器件的灵活连接。该FPGA芯片为分布式架构，其在线可编程特性和数目众多的用户I/O为系统开发和数字信号处理提供极大方便。

优选地，FPGA配置电路单元包括JTAG在线可编程配置、EPCS串行配置和配置方式选择，一个器件完整的配置过程将经历复位、配置和初始化等3个过程。JTAG配置方式可实现对FPGA的在线编程，即用.SOF（SRAM Object File）文件来配置FPGA，但其配置信息掉电即丢失，适合于FPGA程序调试。JTAG接口是一个业界标准，使用IEEE Std 1149.1联合边界扫描接口引脚，包括TDI（数据输入）管脚、TDO（数据输出）管脚、TMS（模式控制）管脚和TCK（信号时钟）管脚，JTAG配置信息直接由QuartusⅡ软件产生，经由下载电缆下载。Altera FPGA基本上都支持JTAG命令来配置FPGA的方式，而且JTAG配置方式比其他任何方式优先级都高。EPCS串行配置方式采用16MB串行配置芯片EPCS16，通过JTAG接口把FPGA的配置数据.JIC（JTAG Indirect ConfigurationFile）文件下载到EPCS存储器中，然后在上电的时候FPGA会自动地从EPCS中获得数据来配置FPGA。这种方式配置后，配置信息存储于配置存储器EPCS中，掉电不丢失，适合于FPGA程序调试完成后程序固化。配置方式选择部分通过设置FPGA器件管脚MSEL[2:0]的信号状态，用来确定配置方式和上电复位时间。由于在JTAG模式下可忽略MSEL配置，为了保证配置信息的上电自动加载，将FPGA配置方式设置为Active serial(AS)主动串行配置，即将管脚MSEL[2:0]的电平设置为低/高/低状态。

优选地，SRAM电路单元209采用芯片IS61LV25616AL，为FPGA数字信号处理提供数据暂存。复位电路单元203通过手动触发方式产生一个脉宽不小于100ms的有效复位脉冲，作为调试模块的手动异步复位信号。电源供给电路单元208既可以通过USB供电，也可以外接5V DC电源，为调试模块提供各种工作电压如3.3V、2.5V、1.2V等。时钟输入电路单元205采用24M有源晶振，为FPGA提供高精度时钟。电平转换电路单元207采用电平转换芯片74LVX4245，实现3.3V与5.0V电平转换，保证了调试模块与飞控计算机系统的信号电平匹配。

图3给出了根据本发明一个实施例的调试模块USB接口电路原理图，采用FTDI公司的多功能高速USB2.0控制芯片FT2232H。FT2232H芯片主要用来在内部硬件逻辑的作用下实现USB串行数据格式与并行数据格式的双向转换。PC机通过USB接口与FT2232H进行数据交换，FT2232H则通过并行方式与FPGA芯片通信。电路采用+3.3V供电，电源端增加了去耦和旁路电容以提高电路的抗干扰性能。时钟电路采用一个12MHz晶振及两个27pF电容组成。附接一片EEPROM芯片93C46，用于存储设备参数信息，可将每个器件的通道独立配置为异步串行模式、同步FIFO模式或高速串口。本接口将FT2232H设置为同步FIFO模式，仅涉及A通道，此时管脚CLKOUT输出60MHz时钟，同步其他信号，D0～D7为数据线，RXF#、TXE#、RD#、WR#、OE#为读写控制线。通过PWREN#的状态可以获知当前USB是否处于挂起状态，在挂起状态下不可以进行读写操作。

优选地，FT2232H是FTDI公司推出的第五代USB-to-UART/FIFO器件，单芯片提供了两个支持USB2.0高速规范且可配置的并行/串行接口，并可工作在异步串口、同步245FIFO、同步位宽等9种模式下；内部集成有USB协议引擎，无需针对USB规范的固件编程；提供经微软认证的免版税的驱动程序，省去了开发驱动的时间；传输速度因配置模式的不同而不同，在单通道同步FIFO模式下传输速度大于25MB/s。

优选地，当USB设备插入PC机时操作系统会请求安装设备驱动程序，FTDI公司提供了USB驱动程序D2XX，能获得更好的数据传输性能。PC机在编写应用程序时，只需调用动态连接库FT2232H.DLL中的函数，便可完成对USB接口设备的读写操作。

优选地，FT2232H与FPGA之间的数据交互是通过查询的方式进行的，图4给出了根据本发明一个实施例的FPGA内USB接口控制状态机转移图。接口控制状态机共有6个状态，包括空闲状态Idle、读USB FIFO状态Read_fifo、写USB FIFO状态Write_fifo、命令解析状态Command_check、读Flash状态Read_flash和写Flash状态Write_flash，其复位信号模式为异步复位。通过查询或控制信号RXF#、TXE#的状态，FT2232H器件工作于同步FIFO模式，与FPGA中的Flash存储器进行数据交换。USB接口控制由于使用了FIFO机制，从而提高数据的传输速度，并减轻处理器的负担，优化了FPGA的资源。

优选地，PC机通过用户程序向调试模块下达调试控制命令和监测飞控计算机处理器的工作状态，图5给出了根据本发明一个实施例的PC机上用户监控程序流程图，包括打开/关闭USB设备、飞控编程调试命令和飞控运行调试命令。其中，飞控编程调试命令包括ROM读、ROM写、RAM读、RAM写、I/O读、数据擦除和数据校验等；飞控运行调试命令包括断点设置、断点运行、单步停止、单步运行和调试复位等。优选地，PC机用户监控程序采用NI公司的LabWindows/CVI软件平台开发，将用汇编语言编写的程序(asm文件)转换成可执行的二进制文件(BIN文件)，先通过USB通信下传至FPGA，然后再由FPGA写命令操作，将其传送给飞控计算机系统。

优选地，采用Verilog HDL硬件描述语言实现了对飞控计算机的调试时序，并在QuartusⅡ软件开发工具中综合编译然后下载到FPGA中运行。图6给出了根据本发明一个实施例的FPAG中飞控调试程序流程图。FPGA飞控调试程序通过USB接口获得到PC机的调试命令，然后对调试命令进行解析，判断调试命令类型和相应的调试操作，其中可处理的编程调试操作类型包括ROM读、ROM写、RAM读、RAM写、I/O读和数据擦除等，运行调试操作类型包括断点设置、断点运行、单步停止、单步运行和调试复位等。相应的调试操作通过操作和控制飞控计算机处理器的程序流来实现的，其内部程序流状态包括正常状态、挂起状态和单步状态，相应的编程调试在挂起状态下完成，而运行调试在单步状态下完成，飞控计算机处理器在正常模式下，一直按照正常顺序连续地执行。

优选地，FPGA调试模块通过飞控计算机处理器HOLD/HOLDA协议使其进入挂起状态，实现编程调试过程：首先通过HOLD/HOLDA协议取得处理器的总线控制权；第二步将EPROM的编程电压按由低到高的顺序供电；第三步EPROM的空白检查；第四步编程；第五步校验；第六步将EPROM的编程电压按由高到低的顺序取消；最后放弃总线控制权。

优选地，FPGA调试模块通过飞控计算机处理器STOP等待状态使其进入单步状态，实现运行调试过程：首先建立断点条件，将设定的断点地址写入地址存储器中；其次当条件符合时，立即产生STOP信号，使处理器处于等待状态；然后进行现场处理，监视处理器的运行状态，查看相关寄存器的内容与变化情况；最后撤消STOP信号，解除处理器的等待状态，恢复其正常运行。

Claims (7)

1.一种飞控计算机的便携式监控调试系统，包括PC机(101)、调试模块(102)和连接电缆，调试模块(102)连接在PC机(101)和被调试的飞控计算机(103)之间；其特征是：

连接电缆包括USB电缆(211)、USB-Blaster电缆(212)和调试电缆(213)；

调试模块(102)包括FPGA电路单元(204)、JTAG配置电路单元(210)、USB接口电路单元(202)和电平转换接口电路单元(207)，其中，PC机(101)与调试模块的USB接口电路单元(202)通过USB电缆(211)连接，且通过USB电缆连接的USB接口实现PC机(101)与调试模块(102)间的通信；PC机(101)与调试模块的JTAG配置电路单元(210)通过USB-Blaster电缆(212)连接，且通过USB-Blaster电缆连接的USB接口实现PC机向调试模块下载编译好的FPGA程序；飞控计算机的调试接口与调试模块的电平转换接口电路单元(207)通过调试电缆(213)连接，且通过调试电缆(213)实现飞控计算机与调试模块间的通信；FPGA电路单元(204)与USB接口电路单元(202)和电平转换接口电路单元(207)相连，建立PC机(101)与飞控计算机(103)的通信，实现PC机监测飞控计算机系统的运行状态和调试飞控计算机；

当飞控计算机(103)改变时，PC机(101)向调试模块(102)下载相应的FPGA程序，修改FPGA电路单元(204)中的控制逻辑，使调试模块输出的信号与飞控计算机的调试接口信号定义相对应。

2.根据权利要求1所述的飞控计算机的便携式监控调试系统，其特征是：调试模块还包括SRAM电路单元(209)、EPCS串行配置电路单元(203)、电源和复位电路单元(208)和时钟输入和配置电路单元(205)。

3.根据权利要求1所述的飞控计算机的便携式监控调试系统，其特征是：PC机(101)与飞控计算机(103)通信时，FPGA电路单元(204)通过USB接口电路单元(202)接收PC机(101)的命令，对命令解析，并且将解析结果通过电平转换接口电路单元(207)发送到飞控计算机(103)；FPGA电路单元(204)通过电平转换接口电路单元(207)接收飞控计算机(103)返回的数据，通过USB接口电路单元(202)上传到PC机(101)。

4.根据权利要求3所述的飞控计算机的便携式监控调试系统，其特征是：FPGA电路单元(204)对对命令解析时，将命令判断为编程调试命令和运行调试命令。

5.根据权利要求4所述的飞控计算机的便携式监控调试系统，其特征是：编程调试命令包括ROM读、ROM写、RAM读、RAM写、I/O读和数据擦除。

6.根据权利要求4所述的飞控计算机的便携式监控调试系统，其特征是：运行调试命令包括断点设置、断点运行、单步停止、单步运行和调试复位。

7.根据权利要求4、5或6所述的飞控计算机的便携式监控调试系统，其特征是：执行编程调试命令时，调试模块(102)将飞控计算机的处理器设置为挂起状态；执行运行调试命令时，调试模块(102)将飞控计算机的处理器设置为单步状态。

Images