CN102800625B - 内存装置的制造方法 - Google Patents

内存装置的制造方法 Download PDF

Info

Publication number
CN102800625B
CN102800625B CN201110212335.6A CN201110212335A CN102800625B CN 102800625 B CN102800625 B CN 102800625B CN 201110212335 A CN201110212335 A CN 201110212335A CN 102800625 B CN102800625 B CN 102800625B
Authority
CN
China
Prior art keywords
layer
manufacture method
memory device
polysilicon
polysilicon plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110212335.6A
Other languages
English (en)
Other versions
CN102800625A (zh
Inventor
许平
陈逸男
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102800625A publication Critical patent/CN102800625A/zh
Application granted granted Critical
Publication of CN102800625B publication Critical patent/CN102800625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种内存装置的制造方法。该内存装置的制造方法包含：提供形成于基板上的多个栅极结构，该栅极结构包含栅极导体和配置于该栅极导体的上表面上的覆盖层，且每两个相邻栅极结构被间隙所分隔；在该基板上坦覆地形成多晶硅层以填满该间隙；对该多晶硅层进行平坦化制程，形成多晶硅插塞；以及在该平坦化制程后进行氧化制程，将一部分该多晶硅插塞以及位于该栅极结构上的残留多晶硅层转换成氧化硅。

Description

内存装置的制造方法
技术领域
本发明涉及一种内存装置的制造方法，特别涉及一种避免位线-位线短路的内存装置的制造方法。
背景技术
在制作动态随机存取内存(DRAM)的过程中，需要形成许多接触孔，包括位线接触孔、基板接触孔与门极接触孔。接着，通过这些接触孔形成与汲极、基板与门极接触的导线。
在110nm的制程技术中，一个位线接触孔的宽度大约为140nm到160nm，位线的节距(pitch)为220nm。因此，随着制程的微型化，每个位线或位线接触孔的距离很短，容易形成短路而造成漏电。举例来说，在使用化学机械研磨技术后所产生擦痕(scratch)、多晶硅层中的细脉(stringer)、或是位线接触孔的偏移都可能会造成漏电。这些细脉在不同的地方形成，会造成不同形式的漏电，包含：位线到位线的漏电、位线接触孔到位线接触孔的漏电及位线到位线接触孔的漏电。
图1及图2显示了传统内存装置的制造方法。请参照图1，在基板10上形成多个栅极结构12。该栅极结构包含氮覆盖层14、栅极导体16、栅极介电层20、以及间隙壁18，其中两相邻栅极结构12被间隙22所分离。接着，在该基10之上坦覆地形成多晶硅层24以填入该间隙22。请参照图2，化学机械研磨(CMP)制程用来将形成于该栅极结构12之上的该多晶硅层24移除，形成多晶硅插塞26。然而，形成于该栅极结构12之上的该多晶硅层不容易被化学机械研磨所完全移除，使得多晶硅残留在该栅极结构12之上。因此，会发生多晶硅细脉(stringer)，使得后续形成的导电层与该多晶硅插塞26接触，导致位线-位线短路。
为了避免多晶硅细脉发生，已知移除该栅极结构12之上的多晶硅层24的方法是经由过化学机械研磨(over CMP)制程。虽然由多晶硅细脉所引起的位线-位线短路可以通过上述方法避免，但是该过化学机械研磨制程同样会将一部分的该氮覆盖层14(薄化该氮覆盖层)移除，导致在后续蚀刻制程后会露出该栅极导体16。因此，使得后续形成的导电层易与该多晶硅插塞26接触，导致字符线-位线短路。
基于上述，目前业界亟需一种内存装置的制造方法，来避免已知技术所造成的问题。
发明内容
本发明提供一种内存装置的制造方法，包含：提供形成于基板上的多个栅极结构，该栅极结构包含栅极导体和配置于栅极导体的上表面的覆盖层，且每两相邻栅极结构被间隙所分隔；在该基板之上坦覆地形成多晶硅层以填满该间隙；对该多晶硅层进行平坦化制程，形成多晶硅插塞；以及，在该平坦化制程后进行氧化制程，将一部分该多晶硅插塞以及位于该栅极结构上的残留多晶硅层转换成氧化硅。
根据本发明另一实施例，本发明所述的内存装置的制造方法，可包含以下步骤：提供形成于基板上的多个栅极结构，其中该栅极结构包含栅极导体合配置于栅极导体的上表面的覆盖层，且每两相邻栅极结构被间隙所分隔；在该基板之上坦覆地形成多晶硅层以填满该间隙；对该多晶硅层进行平坦化制程，形成多晶硅插塞；在该平坦化制程后进行氧化制程，将一部分该多晶硅插塞以及位于该栅极结构上的残留多晶硅层转换成氧化硅；在该基板上形成氧化层；在该氧化层上形成图形化光刻胶层，露出直接位于该多晶硅插塞之上的该氧化层的上表面；利用该图形化光刻胶层作为罩幕蚀刻该氧化层，以露出该多晶硅插塞的该上表面；以及，形成导电层与该多晶硅插塞达到电性连结。
以下通过数个实施例及比较实施例，以更进一步说明本发明的方法、特征及优点，但并非用来限制本发明，本发明的范围应以权利要求书所限定的范围为准。
附图说明
图1及图2图为一系列剖面结构图，用以说明传统内存装置的制造方法；以及
图3-10图为一系列剖面结构图，显示本发明实施例所述的内存装置的制造方法。
主要组件符号说明
已知技术：
10～基板；
12～栅极结构；
14～氮覆盖层；
16～栅极导体；
18～间隙壁；
20～栅极介电层；
22～间隙；
24～多晶硅层；以及
26～多晶硅插塞。
本发明实施例：
100～基板；
102～栅极结构；
104～覆盖层；
106～栅极导体；
108～间隙壁；
110～栅极介电层；
112～间隙；
113～多晶硅层；
114～氧化硅；
115～多晶硅插塞；
116～氧化层；
118～光刻胶层；
120～图形化介电层；以及
122～导电层。
具体实施方式
图3-10为一系列剖面结构图，显示本发明实施例所述的内存装置的制造方法。
首先，请参照图3，提供基板100，多个栅极结构102形成于该基板100之上。该基板100可为包含有不同单元已成于其上的基板，为了简化图示，在此以平整基板表示。该栅极结构102可包含配置于该基板100之上的栅极介电层110、配置于该栅极介电层110之上的栅极导体106、配置于该栅极导体106之上的覆盖层104、以及覆盖该氮覆盖层104以及该栅极导体106的侧壁的间隙壁108。该覆盖层104以及该间隙壁108可同时为氮化硅层。此外，该两相邻栅极结构102由间隙112所分隔。
接着，请参照图4，多晶硅层113坦覆性形成于该基板100之上，以填满该间隙112。接着，请参照图5，对形成于该栅极结构102之上的该多晶硅层112进行平坦化制程(例如一化学机械研磨(CMP))并以该覆盖层104作为停止层，留下多晶硅插塞115。值得注意的是，由于没有使用过化学机械研磨(over CMP)制程来移除位于该栅极结构102之上的该多晶硅层112，因此该覆盖层104不会被该化学机械研磨制程所伤害。由于该覆盖层104具有充份的厚度，可避免该栅极导体106与后续形成的导电层误接触，从而避免导致短路。
接着，请参照图6，为了消除该多晶硅细脉的问题，本发明的技术特征在于在进行该平坦化制程之后，对残留于该栅极结构之上的多晶硅层进行氧化制程，以将残留多晶硅层转换成氧化硅。因此，可确保没有残留多晶硅层位于该栅极结构之上(移除多晶硅细脉)。此外，在该氧化制程中，该多晶硅插塞115的上部份还可以被转换成该氧化硅114。因此，当后续形成导电层(用来与对应的多晶硅插塞115电性连结)时，不会造成位线-位线短路。
接着，请参照图7，氧化层116可以进一步形成于该基板100以确保该覆盖层104在后续蚀刻制程中不会被损伤。
接着，请参照图8，将图形化光刻胶层118形成于该氧化层116，露出该氧化层116的上表面，该露出的氧化层116直接位于该多晶硅插塞115之上。
接着，请参照第图9，以该图形化光刻胶层作为罩幕对该氧化层进行蚀刻制程，露出该多晶硅插塞115。由于该覆盖层104并未在该平坦化制程时被移除，该栅极导体106可以被该覆盖层104完全覆盖，且在蚀刻制程后仍不会有栅极导体106外露出来。
接着，请参照图10，移除该光刻胶层118，并在该结构之上形成图形化介电层120。最后，请参照图10，形成导电层122与该多晶硅插塞115达到电性连结。值得注意的是，本发明在该化学机械研磨制程中确保该覆盖层104不被移除，因此该覆盖层104具有足够的厚度，可避免位线-位线短路的发生。
虽然本发明已公开了上述的较佳实施，但本发明并不限于此，本领域技术人员应当理解，在不脱离本发明的精神和范围的情况下，可对本发明作些许更动与润饰，因此本发明的保护范围应当以权利要求书所限定的范围为准。

Claims (15)

1.一种内存装置的制造方法，其特征在于：
提供形成于基板上的多个栅极结构，所述栅极结构包含栅极导体和配置于所述栅极导体的上表面上的覆盖层，且每两个相邻栅极结构被间隙所分隔；
在所述基板上坦覆地形成多晶硅层以填满所述间隙；
对所述多晶硅层进行平坦化制程，形成多晶硅插塞；以及
在所述平坦化制程后进行氧化制程，将一部分所述多晶硅插塞以及位于所述栅极结构上的残留多晶硅层转换成氧化硅。
2.根据权利要求1所述的内存装置的制造方法，其特征在于所述栅极结构还包含间隙壁，覆盖所述栅极导体的侧壁。
3.根据权利要求1所述的内存装置的制造方法，其特征在于在进行所述平坦化制程时并没有移除所述覆盖层。
4.根据权利要求1所述的内存装置的制造方法，其特征在于所述覆盖层为氮覆盖层。
5.根据权利要求1所述的内存装置的制造方法，其特征在于在进行所述氧化制程后，还包含：
在所述基板之上形成氧化层。
6.根据权利要求1所述的内存装置的制造方法，其特征在于所述平坦化制程包含化学机械研磨制程。
7.根据权利要求5所述的内存装置的制造方法，其特征在于：
在所述氧化层上形成图形化光刻胶层，露出直接位于所述多晶硅插塞之上的所述氧化层的上表面。
8.根据权利要求7所述的内存装置的制造方法，其特征在于：
利用所述图形化光刻胶层作为罩幕来蚀刻所述氧化层，露出所述多晶硅插塞的上表面。
9.根据权利要求5所述的内存装置的制造方法，其特征在于所述氧化层包含氧化硅层。
10.根据权利要求7所述的内存装置的制造方法，其特征在于：
形成导电层与所述多晶硅插塞达到电性连结。
11.一种内存装置的制造方法，其特征在于：
提供形成于基板上的多个栅极结构，所述栅极结构包含栅极导体和配置于所述栅极导体的上表面上的覆盖层，且每两个相邻栅极结构被间隙所分隔；
在所述基板之上坦覆地形成多晶硅层以填满所述间隙；
对所述多晶硅层进行平坦化制程，形成多晶硅插塞；
在所述平坦化制程后进行氧化制程，将一部分所述多晶硅插塞以及位于所述栅极结构上的残留多晶硅层转换成氧化硅；
在所述基板之上形成氧化层；
在所述氧化层上形成图形化光刻胶层，露出直接位于所述多晶硅插塞之上的所述氧化层的上表面；
利用所述图形化光刻胶层作为罩幕蚀刻所述氧化层，以露出所述多晶硅插塞的所述上表面；以及
形成导电层与所述多晶硅插塞达到电性连结。
12.根据权利要求11所述的内存装置的制造方法，其特征在于所述栅极结构还包含间隙壁，覆盖所述栅极导体的侧壁。
13.根据权利要求11所述的内存装置的制造方法，其特征在于进行所述平坦化制程时并未移除所述覆盖层。
14.根据权利要求11所述的内存装置的制造方法，其特征在于所述覆盖层为氮覆盖层。
15.根据权利要求11所述的内存装置的制造方法，其特征在于所述平坦化制程包含化学机械研磨制程。
CN201110212335.6A 2011-05-24 2011-07-21 内存装置的制造方法 Active CN102800625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/115,039 2011-05-24
US13/115,039 US8486834B2 (en) 2011-05-24 2011-05-24 Method for manufacturing memory device

Publications (2)

Publication Number Publication Date
CN102800625A CN102800625A (zh) 2012-11-28
CN102800625B true CN102800625B (zh) 2015-02-18

Family

ID=47199693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110212335.6A Active CN102800625B (zh) 2011-05-24 2011-07-21 内存装置的制造方法

Country Status (3)

Country Link
US (1) US8486834B2 (zh)
CN (1) CN102800625B (zh)
TW (1) TWI424554B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158621B (zh) * 2015-04-16 2019-09-03 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
CN105655343A (zh) * 2016-03-03 2016-06-08 上海格易电子有限公司 一种闪存存储器及其制作方法
US10672613B2 (en) * 2017-11-22 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming semiconductor structure and semiconductor device
US20230253209A1 (en) * 2022-02-09 2023-08-10 Nanya Technology Corporation Semiconductor device with protection layer and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573174B2 (en) * 2000-09-22 2003-06-03 Hyundai Electronics Industries Co., Ltd. Method for reducing surface defects of semiconductor substrates
TW200418143A (en) * 2003-03-04 2004-09-16 Taiwan Semiconductor Mfg Method to increase coupling ratio of source to floating gate in split-gate flash and the structure thereof
CN100533708C (zh) * 2006-05-24 2009-08-26 海力士半导体有限公司 使用改进自动校准接触工艺在半导体中形成电接触的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184129B1 (en) * 1998-09-29 2001-02-06 Texas Instruments Incorporated Low resistivity poly-silicon gate produced by selective metal growth
TWI223393B (en) * 2003-04-15 2004-11-01 Nanya Technology Corp Method of filling bit line contact via
KR100699865B1 (ko) * 2005-09-28 2007-03-28 삼성전자주식회사 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법
JPWO2007111109A1 (ja) * 2006-03-29 2009-08-06 住友ベークライト株式会社 ゴム配合用樹脂、及びゴム組成物
JP2011129566A (ja) * 2009-12-15 2011-06-30 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573174B2 (en) * 2000-09-22 2003-06-03 Hyundai Electronics Industries Co., Ltd. Method for reducing surface defects of semiconductor substrates
TW200418143A (en) * 2003-03-04 2004-09-16 Taiwan Semiconductor Mfg Method to increase coupling ratio of source to floating gate in split-gate flash and the structure thereof
CN100533708C (zh) * 2006-05-24 2009-08-26 海力士半导体有限公司 使用改进自动校准接触工艺在半导体中形成电接触的方法

Also Published As

Publication number Publication date
TWI424554B (zh) 2014-01-21
TW201248839A (en) 2012-12-01
US8486834B2 (en) 2013-07-16
CN102800625A (zh) 2012-11-28
US20120302060A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
CN108389861B (zh) 半导体元件及其形成方法
CN108257919B (zh) 随机动态处理存储器元件的形成方法
CN109494192B (zh) 半导体元件以及其制作方法
KR101910129B1 (ko) 반도체 소자 및 그 형성 방법
CN102800625B (zh) 内存装置的制造方法
CN110061001A (zh) 半导体元件及其制作方法
US9257436B2 (en) Semiconductor device with buried gates and fabrication method thereof
CN108461449A (zh) 半导体元件及其制作方法
US9142454B1 (en) Semiconductor structure and method for manufacturing the same
US10438842B2 (en) Method of fabricating contact hole
CN107731730B (zh) 半导体结构的形成方法
US20180233451A1 (en) Pad structure and method for fabricating the same
CN209487515U (zh) 功率晶体管装置
US20120286353A1 (en) Trench mos structure and method for forming the same
US9349813B2 (en) Method for fabricating semiconductor device
US11610892B2 (en) Buried word line structure and manufacturing method thereof
TWI413180B (zh) 半導體製程
CN108281423A (zh) 制作半导体元件的方法
KR100709448B1 (ko) 반도체소자의 저장전극 형성방법
CN105720039B (zh) 互连结构及其形成方法
KR100745057B1 (ko) 반도체 소자의 제조 방법
CN104425358A (zh) 插塞的形成方法
CN115117060A (zh) 埋入式字线结构及其制造方法
CN113496991A (zh) 半导体结构及半导体结构的形成方法
KR100843903B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant