CN102790031A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102790031A
CN102790031A CN2012102513135A CN201210251313A CN102790031A CN 102790031 A CN102790031 A CN 102790031A CN 2012102513135 A CN2012102513135 A CN 2012102513135A CN 201210251313 A CN201210251313 A CN 201210251313A CN 102790031 A CN102790031 A CN 102790031A
Authority
CN
China
Prior art keywords
inductor
semiconductor device
signal transmission
acceptance division
bonding welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102513135A
Other languages
English (en)
Other versions
CN102790031B (zh
Inventor
中柴康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102790031A publication Critical patent/CN102790031A/zh
Application granted granted Critical
Publication of CN102790031B publication Critical patent/CN102790031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种半导体器件，包括：基板；键合焊盘，提供在所述基板上方；第一信号传送/接收部，提供在所述基板上方并且在所述键合焊盘下方；内部电路，提供在所述基板上；其中所述内部电路连接到所述第一信号传送/接收部。

Description

半导体器件
本申请是中国发明专利申请的分案申请，原案的发明名称是“半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置”，原案的申请号是200910003767.9，原案的申请日是2009年2月1日。
技术领域
本发明涉及一种半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置。
背景技术
近年来，通过无线通信来进行数据通信的半导体器件是公知的。
日本专利申请特开No.2007-134694公开了通过电磁感应系统用于通信数据的半导体器件。该半导体器件具有线圈天线及连接到该线圈天线的半导体集成电路。当将连接到读取器/写入器的线圈天线接近半导体器件时，连接到读取器/写入器的线圈天线产生AC磁场。该AC磁场穿过半导体器件中的线圈天线。通过电磁感应，在天线的端子之间产生电动势，并且使半导体器件中的半导体集成电路工作。
日本专利申请特开No.2005-311331公开了以下结构，在所述结构中，集成电路和天线形成在同一基板上，并且包括在天线中的导电线或导电膜形成在两个层中，以将在其上形成有集成电路的基板夹在中间。在其中，描述了以下示例，在所述示例中，两层导电线分别是用于给集成电路供电的天线和用于传送/接收信号的天线。
日本专利申请特开No.2005-228785公开了以下结构，在所述结构中，在半导体芯片的电路的外围之外的区域中设置线圈天线。日本专利申请特开No.2005-30877公开了以下技术，在所述技术中，在半导体集成电路器件中安装内置测试电路和无线通信电路，并且该内置测试电路由无线电信号控制以进行测试。
另一方面，日本专利译文公布No.2006-504274公开了其中提供导电结构作为无源组件的结构，该无源组件用于抵抗在键合导电键合焊盘层时的机械力，以机械地稳定绝缘层。在此，在键合焊盘层下提供包括在模拟电路中的无源组件，并且在无源组件和键合焊盘层之间提供用于阻止无源组件和键合焊盘层耦合的屏蔽层。
本发明人已经意识到以下问题。传统地，为了以半导体器件的晶片级对内部电路进行测试，通过利用探针的探测，对半导体器件的芯片表面上的用于电源的焊盘供电，并且，利用经由探针的用于信号的焊盘来传送/接收信号，以测试内部电路的操作。然而，在探针测试期间，探针的针会划伤焊盘，这将导致在之后的焊盘键合中的不良连接，或者，导致由于焊盘的削屑而产生的污染。此外，随着芯片尺寸减小以及随着每个芯片的焊盘数的增加，焊盘尺寸和在焊盘之间的间隔变小，并且因此，相应地，变得难以在多个焊盘与相应的多个探针之间实现符合要求的电连接。
为了避免这些问题，优选地以非接触方式，来相对于内部电路执行供电以及信号的传送/接收。然而，为了使用，例如，电磁感应来从/向内部电路执行各种信号的传送/接收，以代替多个焊盘，以便对应于向/从多个焊盘输入/输出信号，需要多个电感器，并且因此，电感器需要较大的覆盖区。如日本专利申请特开No.2007-134694、No.2005-311331以及No.2005-228785中所公开的，在芯片的外围上设置用于信号传送/接收的线圈天线的结构中，不能设置多个天线。此外，在日本专利申请特开No.2005-30877公开的技术中，仅仅在假设相对于一个芯片设置用于天线的一个线圈的情况下，而且使用从外部输入的无线电信号的载波来产生功率。此外，在日本专利译文公布No.2006-504274中公开的无源组件中，不采取将无线电信号从/向外部输入/输出，并且在无源组件和键合焊盘层之间提供屏蔽层使得信号不能从/向外部输入/输出。
发明内容
根据本发明的一方面，提供一种半导体器件，包括：
基板；
焊盘，其提供在基板上方；以及
第一信号传送/接收部，其提供在基板上方并且在键合焊盘下方，用于通过电磁感应，以非接触方式向/从外部执行信号传送/接收。
根据本发明的另一方面，提供一种信号传送/接收的方法，包括：
以非接触方式使外部器件接近半导体器件，该半导体器件包括基板、提供在基板上方的键合焊盘以及第一信号传送/接收部，所述第一信号传送/接收部提供在基板上方并且在键合焊盘下方，用于通过电磁感应，以非接触方式向/从外部执行信号传送/接收，该外部器件包括第一外部信号传送/接收部，所述第一外部信号传送/接收部提供在与第一信号传送/接收部相对应的位置处，用于通过电磁感应，以非接触方式向/从第一信号传送/接收部执行信号传送/接收；以及
在第一外部信号传送/接收部和第一信号传送/接收部之间，执行信号传送/接收。
根据本发明的又一方面，提供一种半导体器件的制造方法，包括：
以非接触方式使外部器件接近半导体器件，该半导体器件包括基板、提供在基板上方的键合焊盘以及第一信号传送/接收部，所述基板具有芯片形成区域以及提供在芯片形成区域外围上的划线区域，所述第一信号传送/接收部提供在基板上方并且在键合焊盘下方，用于通过电磁感应，以非接触方式向/从外部执行信号传送/接收，该外部器件包括第一外部信号传送/接收部，所述第一外部信号传送/接收部提供在与第一信号传送/接收部相对应的位置处，用于通过电磁感应，以非接触方式向/从第一信号传送/接收部执行信号传送/接收；
在第一外部信号传送/接收部和第一信号传送/接收部之间，执行信号传送/接收；
沿着划线区域将半导体器件切割成芯片；以及
在通过切割半导体器件而形成的每个芯片中，经由键合引线将键合焊盘连接到外部端子。
利用该结构，不需要增加芯片尺寸以便提供信号传送/接收部。此外，可以有效地设置信号传送/接收部以及键合焊盘，并且可以抑制芯片尺寸的增加。在此，当以晶片级对半导体器件的内部电路进行测试时，可以提供信号传送/接收部代替用于利用探针的探测的焊盘。传统地，需要在键合焊盘中提供用于探针的区域和用于引线键合的区域，这就增加了键合焊盘的尺寸。然而，根据本发明的结构，因为不需要提供用于探针的区域，所以可以减小键合焊盘的面积，并且，整体地，可以极大地抑制芯片尺寸的增加。
根据本发明的又一方面，提供一种用于测试半导体器件的测试器装置，该半导体器件包括基板、提供在该基板上方的键合焊盘以及第一信号传送/接收部，所述第一信号传送/接收部提供在基板上方并且在键合焊盘下方，用于通过电磁感应，以非接触方式向/从外部执行信号传送/接收，该测试器装置包括第一外部信号传送/接收部，所述第一外部信号传送/接收部提供在与第一信号传送/接收部相对应的位置处，用于通过电磁感应，以非接触方式向/从第一信号传送/接收部执行信号传送/接收。
通过使用具有此结构的测试器，当以晶片级进行内部电路测试时，可以使用提供的信号传送/接收部代替用于利用探针的探测的焊盘，以非接触方式进行半导体器件的测试。
注意，上述组件的任意组合，以及以方法、装置等形式的本发明的实现作为本发明的实施例也是有效的。
根据本发明，当以非接触方式向/从外部执行信号传送/接收时，可以抑制芯片尺寸的增加。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其他目的、优点和特征将更加明显，其中：
图1是示出根据本发明的第一实施例的半导体器件的示例性结构的截面图；
图2是在图1中所示的半导体器件的平面图；
图3是在图1中所示的半导体器件的另一个平面图；
图4是示出在图1中所示的半导体器件和用于向/从该半导体器件传送/接收信号的测试器的结构的截面图；
图5是示出半导体器件和测试器的示例性结构的框图；
图6是示出根据本发明第二实施例的半导体器件的示例性结构的截面图；
图7是示出在图6中所示的半导体器件和用于向/从该半导体器件传送/接收信号的测试器的结构的截面图；
图8A和图8B示出了根据本发明第三实施例的半导体器件的示例性结构；
图9A和图9B示出了根据本发明第四实施例的半导体器件的示例性结构；
图10是示出根据本发明第五实施例的半导体器件的示例性结构的平面图；
图11A和图11B是沿着图10的线B-B’截取的截面图。
具体实施方式
现在将参考附图，描述本发明的实施例。注意，整个附图中，相似或相同的组成元件由相似的附图标号来表示，并且适当地省略其的描述。
在本发明的实施例中，当以晶片级对半导体器件的内部电路进行测试时，将其中提供信号传送/接收部代替出于利用探针进行探测的目的而提供焊盘的情况描述为示例。当以晶片级对半导体器件的内部电路进行测试时，以非接触方式，通过短距离通信，信号传送/接收部向/从外部测试器传送/接收各种测试信号。在本发明的实施例中，信号传送/接收部可以是电感器。
图1到图3示出了根据本发明第一实施例的半导体器件100的示例性结构。图1是半导体器件100的截面图，并且图2和图3是半导体器件100的平面图。图1是沿着图2和图3中的线A-A’截取的截面图。
如图1所示，半导体器件100包括半导体基板102（基板）和提供在半导体基板102上的绝缘膜104。半导体器件100还包括提供在半导体基板102上的绝缘膜104中的电感器112（第一信号传送/接收部）以及提供在半导体基板102上方的键合焊盘110，以便叠置在电感器112上。在此，半导体器件100可以处于在将半导体基板102分割成芯片之前的状态。半导体基板102可以是，例如，诸如硅晶片的半导体晶片。
通过电磁感应，以非接触方式，电感器112向/从外部执行信号传送/接收。当以晶片级对内部电路进行测试时，可以提供电感器112代替传统半导体器件中出于利用探针进行探测的目的而提供的焊盘。传统地，当利用探针进行探测时，焊盘被划伤，并且，当在划伤位置处执行键合时，可以导致不良的键合连接。因此，需要提供用于探针的区域和用于引线键合的区域，这增加了焊盘的尺寸。另一方面，根据该实施例，键合焊盘110仅仅需要包括用于引线键合的区域，并且因此焊盘的尺寸可以小于传统焊盘的尺寸。此外，在平面图中，形成的电感器112小于键合焊盘110，并且因此，不需要将芯片尺寸变得更大以便提供电感器112。注意，根据该实施例，电感器112可以由单层形成的导体形成。这能够减少电感器112的尺寸。
在半导体器件100的表面上提供键合焊盘110，来为随后执行的引线键合做准备。在将半导体基板102切割成芯片之后，键合焊盘110被安装在诸如主板的另一种基板上，并且经由键合引线（未示出）连接到基板的端子。经由键合引线，来自外部的信号被输入到键合焊盘110。在该实施例中，键合焊盘110被提供在绝缘膜104上，并且暴露在半导体器件100的表面上。
图2是示意性示出半导体器件100表面的平面图。
注意，在此仅仅示出了一个芯片形成区域，但是半导体器件100可以包括由划线围绕的多个相似的芯片形成区域。
半导体器件100进一步包括形成在半导体基板102上的内部电路124和供电电路120。内部电路124包括多个输入/输出端子124a。在该实施例中，电感器112以及在电感器112上叠置的相应键合焊盘110可以适于连接到内部电路124的相同的输入/输出端子124a。此外，供电电路120连接到内部电路124的输入/输出端子124a中的任何一个。
在此，通过实线示出电感器112，以便在平面图中明确键合焊盘110和电感器112之间的关系。然而，实际上，电感器112提供在与其中提供键合焊盘110的层不同的层中。此外，供电电路120和内部电路124也通过实线示出，但是，实际上，供电电路120和内部电路124也可以提供在与其中提供了键合焊盘110的层不同的层中。内部电路124可以适于包括，例如，晶体管。
图3是示意性示出了其中提供半导体器件100的电感器112的层的结构的平面图。电感器112可以是线圈状的。在此，为了在平面图中明确键合焊盘110和电感器112之间的关系，通过虚线来示出键合焊盘110。此外，通过实线来示出供电电路120和内部电路124，但是，实际上，供电电路120和内部电路124可以提供在与其中提供电感器112的层不同的层中。
例如，在图2和图3示出的示例中,在半导体器件110的表面上提供了九个键合焊盘,并且在每个键合焊盘110下提供一个电感器112。内部电路124的输入/输出端子124a分别连接键合焊盘110和电感器112的对。
在平面图中，电感器112的尺寸可以基本上与键合焊盘110的尺寸相同。具体地，可以提供电感器112使得其尺寸相对于键合焊盘110的尺寸而言不过分的大。这可以抑制由于提供电感器112而引起的芯片尺寸的增加。在该实施例中，由每个电感器112占据的面积小于由每个键合焊盘110占据的面积。注意，键合焊盘110仅仅需要包括用于引线键合的区域，并且因此键合焊盘110的尺寸可以小于传统键合焊盘的尺寸。以上描述的该结构使得可以有效地设置键合焊盘110和电感器112，并且可以抑制芯片尺寸的增加。
图4是示出了半导体器件100和用于给半导体器件100提供信号的测试器200的结构的截面图。
测试器200包括在测试器侧的基板202以及在测试器侧的多个电感器210。分别在与半导体器件100的多个电感器112相对应的位置处，提供在测试器200侧的多个电感器210。
图5是示出半导体器件100和测试器200的示例性结构的框图。
内部电路124可以包括与多个电感器112相对应的多个晶体管126。晶体管126的栅极分别被连接到键合焊盘110和电感器112的对。在此，可以提供键合焊盘110以便被叠置在电感器112上，电感器112由围绕键合焊盘110的同一虚线围绕。晶体管126的栅极分别对应于输入/输出端子124a。
每个晶体管126的源极和漏极中的一个接地，并且另一个经由电源线128连接到供电电路120。可以将半导体基板102的后表面接地使得每个晶体管126的源极和漏极中的一个通过连接到半导体基板102的后表面而接地。
接下来，参考图4和图5，描述在该实施例中当以晶片级对半导体器件100的内部电路124进行测试时的操作。
首先，以非接触方式使测试器200接近半导体器件100的一个芯片，使得在测试器200侧的电感器210分别与半导体器件100的电感器112相对。然后，将具有预定频率的无线电波分别从在测试器200的测试器侧上的电感器210输出到半导体器件100。在此，从测试器侧上的电感器210输出测试信号，以及将电源电压从供电电路120提供给内部电路124。
半导体器件100的电感器112将从测试器侧上的电感器210输出的信号转换为AC电信号。虽然在图4和图5中未示出，但是半导体器件100可以适于包括分别与电感器112相对应的转换电路。在该情况下，电感器112可以适于经由转换电路分别连接到输入/输出端子124a。转换电路解调由电感器112转换的AC电信号以及将所解调的信号提供给内部电路124。当将信号从半导体器件100输出到测试器200时，由内部电路124提供的电信号通过转换电路调制并被提供到电感器112。电感器112将所调制的信号作为无线电波分别输出到测试器200的测试器侧上的相应的电感器210。以此方式，在半导体器件100和测试器200之间传送/接收数据。
当如上所述，以晶片级进行内部电路124的测试之后，沿着划线区域将半导体器件100切割为芯片。在通过切割半导体器件100所形成的每个芯片中，通过将键合焊盘110经由键合引线连接到外部端子，形成半导体封装。在那之后，分别经由键合引线从外部输入信号，以及将信号输入内部电路124。在该实施例中，电感器112和在电感器112上叠置的相应的键合焊盘110连接到内部电路124的相同的输入/输出端子124a。因此，当以晶片级进行内部电路124的测试时，信号可以适于经由电感器112分别向/从输入/输出端子124a输入/输出，并且，在形成芯片形成之后，信号可以适于经由键合焊盘110分别向/从输入/输出端子124a输入/输出。这使得可以当以晶片级进行内部电路的测试时，使用电感器112代替出于利用探针进行探测的目的而传统地提供的焊盘。
如上所述，根据该实施例，当以晶片级进行内部电路124的测试时，不同于其中探针用于探测键合焊盘110的传统情况，包括在测试器侧上的电感器210的测试器200被用于以非接触方式，向/从半导体器件100的电感器112传送/接收信号。将在测试器200和半导体器件100的电感器112之间传送/接收的信号经由电感器112向/从内部电路124输入/输出。在测试完成并且将半导体器件100切割成芯片之后，经由键合引线，将键合焊盘110分别连接到外部端子。向/从外部端子传送/接收的信号经由键合引线和键合焊盘110分别向/从内部电路124输入/输出。具体地，在该实施例中，出于将向/从诸如测试器200的外部器件传送/接收的信号向/从内部电路124输入/输出的目的，提供电感器112。因此，使电感器112适于以非接触方式向/从外部器件传送/接收信号。更具体地，在该实施例中，中断向/从电感器112进行信号传送/接收的构件不能适于提供在键合焊盘110和电感器112之间。
接下来，描述根据该实施例的半导体器件100的效果。
根据该实施例的半导体器件100的结构，可以有效地设置电感器112和键合焊盘110，其可以抑制芯片尺寸的增加。具体地，不需要将芯片尺寸做更大以便设置用作端子的电感器，该端子仅仅用于晶片级的非接触测试。此外，键合焊盘110的尺寸也可以做得更小，并且，整体上，可以极大地抑制芯片尺寸的增加。
此外，根据该实施例的电感器112可以由单层形成的导体形成，这就使得能够紧密。在该实施例中，将电感器112用于短距离通信，并且因此不需要非常高的Q值，并且因此，即使电感器112由单层形成的导体形成，也能够毫无任何问题地传送/接收信号。
接下来，将描述根据本发明的半导体器件100的其他实施例。
图6是示出了根据本发明第二实施例的半导体器件100的示例性结构的截面图。
该实施例与参考图1至图5描述的实施例的不同之处在于多个电感器被提供在每个键合焊盘110下。
电感器112c、电感器112b以及电感器112a在半导体基板102上方以该次序堆叠。电感器112c、电感器112b以及电感器112a可以是相互独立的电感器，使得由各个电感器检测到的信号的相位相互不同。在此，在每个键合焊盘110下类似地提供多个电感器（电感器112c、电感器112b以及电感器112a）。
图7是示出了根据本发明第二实施例的半导体器件100和用于将信号提供给半导体器件100的测试器200的结构的截面图。
当半导体器件100具有如图6中所示的结构时，测试器200也包括所提供的多个电感器，以便在与半导体器件100的堆叠电感器相对应的位置处堆叠。具体地，测试器200包括多个电感器，即，在测试器侧上的电感器210c、在测试器侧上的电感器210b以及在测试器侧上的电感器210a，其以该次序堆叠在基板202中，以便在平面图中彼此叠置。在此，在测试器侧上的电感器210c、在测试器侧上的电感器210b以及在测试器侧上的电感器210a可以适于分别与半导体器件100的电感器112c、电感器112b以及电感器112a相对应。更具体地，在测试器侧上的电感器210c和电感器112c可以适于传送/接收具有相同相位的信号，在测试器侧上的电感器210b和电感器112b可以适于传送/接收具有相同相位的信号，以及在测试器侧上的电感器210a和电感器112a可以适于传送/接收具有相同相位的信号。即使在上述的其中设置多个电感器以便将其堆叠的情况下，通过移动要被传送/接收的信号的相位，也可以防止电感器之间的干扰。
注意，如在该实施例中所示，当多个电感器112a到112c适于被堆叠在每个键合焊盘110下时，不需要将所有的堆叠电感器112a到112c分别与连接到相应键合焊盘110的内部电路124的输入/输出端子124a连接。当经由与形成在其上方的键合焊盘110连接的输入/输出端子124a来进行内部电路124的测试时，可以仅仅使用堆叠的多个电感器112a到112c的一部分，同时剩余的电感器可以用于向/从其他端子输入/输出信号。
还是在该实施例中，电感器112a到112c中的每个可以由单层形成的导体形成。堆叠的电感器112a到112c没有相互电连接。在该实施例中，电感器112a到112c用于短距离通信，并且因此不需要非常高的Q值。因此，即使电感器由单层形成的导体形成，也能够毫无任何问题地传送/接收信号。
图8A是示出了根据本发明第三实施例的半导体器件100的示例性结构的截面图。
在该实施例中，类似于图6中所示的情况，在每个键合焊盘110下方提供多个电感器，但是该实施例与参考图6描述的实施例的不同在于，在平面图中，在相互移位的位置处提供电感器。
图8B是示出根据本发明第三实施例的用于将信号提供给半导体器件100的测试器200的结构的截面图。
当半导体器件100具有如图8A中所示的结构时，在与半导体器件100的电感器112a、电感器112b以及电感器112c相对应的位置处，提供测试器200的电感器，在平面图中，其被相互移位。在此，在测试器侧上的电感器210c、在测试器侧上的电感器210b以及在测试器侧上的电感器210a可以适于分别向/从半导体器件100的电感器112c、电感器112b以及电感器112a输入/输出信号。上述的此种结构可以更容易地在半导体器件100的电感器与测试器200的电感器之间进行通信，其传送/接收具有相同相位的信号。
图9A是示出根据本发明第四实施例的半导体器件100的示例性结构的平面图。
在该实施例中，类似于在图8A和图8B中所示的实施例，在平面图中相互移位的位置处提供多个电感器，但是该实施例与参考图8A和图8B描述的实施例的不同在于，电感器被提供使得在平面图中其不相互重叠。此外，在平面图中，部分电感器与每个键合焊盘的外边缘保持距离。
图9B也是示出根据本发明第四实施例的用于将信号提供给半导体器件100的测试器200的结构的截面图。
当半导体器件100具有如图9A中所示的结构时，在与半导体器件100的电感器112a、电感器112b以及电感器112c相对应的位置处提供测试器200的电感器。在此，在测试器侧上的电感器210c、在测试器侧上的电感器210b以及在测试器侧上的电感器210a可以适于分别向/从半导体器件100的电感器112c、电感器112b以及电感器112a输入/输出信号。上述的此种结构可以更容易地在半导体器件100的电感器与测试器200的电感器之间进行通信，其传送/接收具有相同相位的信号。此外，还是在该情况下，因为将电感器提供为叠置在半导体器件100中的每个键合焊盘110上，所以还能够抑制芯片尺寸的增加。
图10是示出了根据本发明第五实施例的半导体器件100的示例性结构的平面图。图11A和图11B是沿着图10中的线B-B’截取的截面图。
在该实施例中，在每个键合焊盘110下形成多个（四个）电感器，即，电感器112d、电感器112e、电感器112f以及电感器112g。在同一层中形成电感器112d、电感器112e、电感器112f以及电感器112g。
图11B也是示出了根据本发明第五实施例的用于将信号提供给半导体器件100的测试器200的结构的截面图。
在此，仅仅示出了分别与电感器112f和112d相对应的测试器侧上的电感器210f和测试器侧上的电感器210d，但是测试器200包括在分别与半导体器件100的电感器112d、电感器112e、电感器112f以及电感器112g相对应的位置处提供多个（四个）电感器。当电感器的尺寸小于键合焊盘110的尺寸时，上述的这种设置可以进一步抑制芯片尺寸的增加。
以上已经参考附图描述了根据本发明的实施例，但是那些实施例仅仅用于示例本发明，并且还可以采用除了上述之外的各种结构。
此外，在上述的实施例中，描述了以下情况，在该情况中，当以晶片级进行半导体器件的内部电路测试时，使用诸如电感器的信号传送/接收部，以非接触方式从/向外部测试器接收/传送不同的测试信号，但是也可以在形成芯片之后使用本发明，以非接触方式传送/接收各种信号。
此外，不需要在半导体器件100中包括的所有键合焊盘110下提供信号传送/接收部。此外，可以仅仅在部分键合焊盘110下提供多个堆叠或重叠的信号传送/接收部。此外，不需要将在键合焊盘110下提供的诸如电感器的所有信号传送/接收部用于与诸如测试器200的外部器件进行无线通信。在该情况下，理所当然地，测试器200也不包括在测试器侧上的与信号传送/接收部相对应的电感器，该信号传送/接收部不用于无线通信。
显然，本发明不限于以上的实施例，而是可以在不脱离本发明的范围和精神的情况下进行修订和修改。

Claims (12)

1.一种半导体器件，包括：
基板；
键合焊盘，提供在所述基板上方；
第一信号传送/接收部，提供在所述基板上方并且在所述键合焊盘下方；
内部电路，提供在所述基板上；其中
所述内部电路连接到所述第一信号传送/接收部。
2.根据权利要求1所述的半导体器件，其中所述第一信号传送/接收部通过电磁感应，以非接触方式向/从外部执行信号传送/接收。
3.根据权利要求1所述的半导体器件，其中所述键合焊盘连接到所述第一信号传送/接收部。
4.根据权利要求1所述的半导体器件，进一步包括第二信号传送/接收部，所述第二信号传送/接收部提供在所述基板上方并且在所述键合焊盘下方，用于通过电磁感应，以非接触方式向/从外部执行信号传送/接收。
5.根据权利要求4所述的半导体器件，其中，在同一层中提供所述第一信号传送/接收部和所述第二信号传送/接收部。
6.根据权利要求4所述的半导体器件，其中，在不同层中提供所述第一信号传送/接收部和所述第二信号传送/接收部。
7.根据权利要求6所述的半导体器件，其中，以一个处于另一个上方地提供所述第一信号传送/接收部和所述第二信号传送/接收部。
8.根据权利要求4所述的半导体器件，其中，所述第一信号传送/接收部和所述第二信号传送/接收部检测不同相位的信号。
9.根据权利要求4所述的半导体器件，其中，所述第一信号传送/接收部和所述第二信号传送/接收部中的每个由单层形成的导体形成。
10.根据权利要求4所述的半导体器件，其中，所述第一信号传送/接收部和所述第二信号传送/接收部包括电感器。
11.根据权利要求1所述的半导体器件，其中，所述第一信号传送/接收部由单层形成的导体形成。
12.根据权利要求1所述的半导体器件，其中，所述第一信号传送/接收部包括电感器。
CN201210251313.5A 2008-01-29 2009-02-01 半导体器件 Active CN102790031B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-017285 2008-01-29
JP2008017285A JP5442950B2 (ja) 2008-01-29 2008-01-29 半導体装置、その製造方法、当該半導体装置を用いた信号送受信方法、およびテスタ装置
CN2009100037679A CN101499472B (zh) 2008-01-29 2009-02-01 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009100037679A Division CN101499472B (zh) 2008-01-29 2009-02-01 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置

Publications (2)

Publication Number Publication Date
CN102790031A true CN102790031A (zh) 2012-11-21
CN102790031B CN102790031B (zh) 2015-11-18

Family

ID=40898661

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009100037679A Active CN101499472B (zh) 2008-01-29 2009-02-01 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
CN201210251313.5A Active CN102790031B (zh) 2008-01-29 2009-02-01 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009100037679A Active CN101499472B (zh) 2008-01-29 2009-02-01 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置

Country Status (3)

Country Link
US (3) US8334759B2 (zh)
JP (1) JP5442950B2 (zh)
CN (2) CN101499472B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681537A (zh) * 2015-01-06 2015-06-03 武汉新芯集成电路制造有限公司 三维堆叠封装芯片中的变压器及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578797B2 (ja) 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
IT1404233B1 (it) 2010-12-29 2013-11-15 St Microelectronics Srl Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US8982574B2 (en) 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
JP5780498B2 (ja) * 2011-01-25 2015-09-16 独立行政法人国立高等専門学校機構 Ｃｍｏｓ論理ｉｃパッケージの検査方法および検査装置
CN107924870B (zh) 2015-07-16 2022-04-05 Pezy计算股份有限公司 半导体装置
KR102581480B1 (ko) * 2016-07-27 2023-09-21 삼성전자주식회사 반도체 패키지를 위한 테스트 보드, 테스트 시스템 및 반도체 패키지의 제조 방법
US10930535B2 (en) * 2016-12-02 2021-02-23 Applied Materials, Inc. RFID part authentication and tracking of processing components
US10852344B2 (en) 2017-12-12 2020-12-01 Micron Technology, Inc. Inductive testing probe apparatus for testing semiconductor die and related systems and methods
US11677312B2 (en) * 2018-01-26 2023-06-13 Mitsubishi Electric Corporation Semiconductor device and power converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048930A1 (en) * 1998-12-21 2002-04-25 Mou-Shiung Lin Top layers of metal for high performance IC'S
TW506045B (en) * 2000-08-14 2002-10-11 Megic Corp Method for forming high performance system-on-chip using post passivation process
US20050173532A1 (en) * 2004-02-10 2005-08-11 Takehiko Hasebe Semiconductor chip with coil antenna and communication system
JP2007073600A (ja) * 2005-09-05 2007-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW200802120A (en) * 2006-03-10 2008-01-01 Semiconductor Energy Lab Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969512B1 (fr) * 1998-06-30 2009-05-13 Asulab S.A. Capteur inductif
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
JP5005856B2 (ja) * 2001-02-05 2012-08-22 メギカ・コーポレイション 半導体基板の表面をオーバーレイする高性能集積回路のためのインダクターを形成する方法
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
JP2005030877A (ja) 2003-07-11 2005-02-03 Hitachi Ltd 無線制御テスト機能を備えた半導体集積回路装置
EP1673812A2 (de) 2003-07-19 2006-06-28 Infineon Technologies AG Integrierte sensor-chip-einheit
JP4566794B2 (ja) 2004-03-26 2010-10-20 株式会社半導体エネルギー研究所 半導体装置
JP4592542B2 (ja) 2005-09-08 2010-12-01 三菱電機株式会社 半導体装置
JP4907292B2 (ja) 2005-10-14 2012-03-28 株式会社半導体エネルギー研究所 半導体装置及び前記半導体装置を用いた通信システム
JP2007221036A (ja) * 2006-02-20 2007-08-30 Fujikura Ltd 半導体パッケージ及びその製造方法
US20070296055A1 (en) 2006-06-23 2007-12-27 Albert Kuo Huei Yen Rf integrated circuit with esd protection and esd protection apparatus thereof
US7479698B2 (en) * 2007-05-24 2009-01-20 Faraday Technology Corp. Bonding pad structure disposed in semiconductor device and related method
JP5403903B2 (ja) * 2007-12-04 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法
US8120142B2 (en) * 2008-04-18 2012-02-21 Alpha & Omega Semiconductor, Ltd. Applying trenched transient voltage suppressor (TVS) technology for distributed low pass filters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048930A1 (en) * 1998-12-21 2002-04-25 Mou-Shiung Lin Top layers of metal for high performance IC'S
TW506045B (en) * 2000-08-14 2002-10-11 Megic Corp Method for forming high performance system-on-chip using post passivation process
US20050173532A1 (en) * 2004-02-10 2005-08-11 Takehiko Hasebe Semiconductor chip with coil antenna and communication system
CN1655185A (zh) * 2004-02-10 2005-08-17 株式会社日立制作所 具有线圈状天线的半导体芯片及使用它的通信系统
JP2007073600A (ja) * 2005-09-05 2007-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW200802120A (en) * 2006-03-10 2008-01-01 Semiconductor Energy Lab Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681537A (zh) * 2015-01-06 2015-06-03 武汉新芯集成电路制造有限公司 三维堆叠封装芯片中的变压器及其制备方法
CN104681537B (zh) * 2015-01-06 2017-07-11 武汉新芯集成电路制造有限公司 三维堆叠封装芯片中的变压器及其制备方法

Also Published As

Publication number Publication date
US20130099340A1 (en) 2013-04-25
US20140246743A1 (en) 2014-09-04
JP2009181990A (ja) 2009-08-13
US8334759B2 (en) 2012-12-18
US8729651B2 (en) 2014-05-20
CN101499472B (zh) 2012-09-05
CN102790031B (zh) 2015-11-18
US20090189745A1 (en) 2009-07-30
CN101499472A (zh) 2009-08-05
US9105501B2 (en) 2015-08-11
JP5442950B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
CN101499472B (zh) 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
CN103487743B (zh) 半导体装置
US10366969B2 (en) Integrated electronic device with transceiving antenna and magnetic interconnection
US9154188B2 (en) RF identification device with near-field-coupled antenna
US8399960B2 (en) Semiconductor device
US20110267086A1 (en) Test circuit of an integrated circuit on a wafer
US10991654B2 (en) Inductive connection structure for use in an integrated circuit
CN203192791U (zh) 半导体器件和包括半导体器件的通信系统
JP5990617B2 (ja) 半導体装置
JP5756506B2 (ja) 半導体装置
JP5705955B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation