CN102789099A

CN102789099A - 一种液晶显示器像素结构、阵列基板以及液晶显示器

Info

Publication number: CN102789099A
Application number: CN2012102458725A
Authority: CN
Inventors: 曲连杰; 郭建
Original assignee: Beijing BOE Optoelectronics Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Beijing BOE Optoelectronics Technology Co Ltd
Priority date: 2012-07-16
Filing date: 2012-07-16
Publication date: 2012-11-21
Also published as: WO2014012317A1; US20140078436A1

Abstract

本发明公开了一种液晶显示器像素结构、阵列基板及液晶显示器，用以提高液晶显示器画面质量的稳定性。该液晶显示器像素结构包括：栅极线、公共电极、薄膜晶体管、数据线、以及像素电极，其中，所述像素电极呈条状分布，并且，至少一条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置。

Description

一种液晶显示器像素结构、阵列基板以及液晶显示器

技术领域

本发明涉及液晶显示器技术领域，特别涉及一种液晶显示器像素结构、阵列基板以及液晶显示器。

背景技术

薄膜晶体管液晶显示器（TFT-LCD）具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。其中，高级超维场转换技术（ADvanced Super Dimension Switch，简称ADS），通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。

ADS模式的TFT-LCD阵列基板一般是通过多次构图工艺来完成，每一次构图工艺中有分别包括：掩膜、曝光、显影、刻蚀和剥离等工艺，其中，刻蚀工艺包括干法刻蚀和湿法刻蚀。例如：通过五次构图工艺完成TFT-LCD阵列基板的过程包括：通过第一次构图工艺在玻璃基板上形成透明的公共（ITOCommon）电极；通过第二次构图工艺形成栅极线和偶数条数据线。通过第三次构图工艺形成有源层、薄膜晶体管TFT的源漏金属电极，以及奇数条数据线；通过第四次构图工艺形成钝化层以及过孔；沉积透明导电层，通过第五次构图工艺形成像素（ITO Piex）电极。形成的TFT-LCD阵列基板像素结构的截面图如图1所示，包括：玻璃基板1、公共电极2、栅极3、金属绝缘层4、有源层5、源漏金属电极6、钝化层7、过孔8和像素电极9。而TFT-LCD阵列基板像素结构的平面图如图2所示，包括：公共电极2，栅极线3，栅极线上3的源漏金属电极6，过孔8、像素电极9。其中，像素电极9呈条状分布。每条像素电极的宽度为a。

这种TFT-LCD阵列基板结构中包括公共电极，因此，存储电容一般在公共电极线上，即存储电容是由公共电极与像素电极构成。

在TFT-LCD工作的时候，像素电极充电结束后会出现一个像素点位差，即跳变电压Δvp，该跳变电压为：

{ΔV}_{p} = \frac{(V_{gh} - V_{gl}) \times C_{gs}}{(C_{st} + C_{lc})}

（设定C_gs＜＜C_st+C_lc）（1）

其中，V_gh为栅电极的开启电压，V_gl为栅电极的关断电压，C_gs为寄存电容，C_lc为液晶电容，C_st为存储电容，并且，C_gs＜＜C_st+C_lc。

由公式（1）可知，当TFT-LCD的存储电容C_st不同时，会造成跳变电压ΔV_p不同，从而引起TFT-LCD的面板上亮度不同。而阵列基板上像素电极呈条状分布，当像素电极的宽度a不同时，覆盖在公共电极上的像素电极的面积不同，从而，TFT-LCD面内的存储电容不同。

可见，跳变电压ΔV_p随着像素电极的宽度a的变化而变化，即跳变电压ΔV_p对像素电极的宽度a的变化比较敏感。而现有的形成TFT-LCD阵列基板的工艺中，由于设备的原因，还不能确保每次形成的阵列基板中像素电极的宽度a都是一样的，都是不变的。因此，现有的ADS模式的TFT-LCD还可能存在面板亮度不均的问题，画面质量还不是很稳定。

发明内容

本发明实施例提供一种液晶显示器像素结构、阵列基板及液晶显示器，用以提高液晶显示器画面质量的稳定性。

本发明实施例提供一种液晶显示器像素结构，包括：栅极线、公共电极、薄膜晶体管、数据线、以及像素电极，其中，

所述像素电极呈条状分布，并且，至少一条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置。

本发明实施例提供一种液晶显示器阵列基板，包括至少一个上述像素结构。

本发明实施例提供一种液晶显示器，包括上述阵列基板。

本发明实施例中，液晶显示器阵列基板的像素结构中，像素电极呈条状分布，并且，至少一条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置。这样，像素电极与栅极线之间的存储电容C_gs1与像素电极与公共电极之间的存储电容C_st可根据像素电极的宽度a变化同步增大或减少，从而，降低跃变电压ΔV_p对工艺中像素电极的宽度a变化的敏感度，进一步降低了TFT-LCD因工艺出现的面板亮度不均的几率，提高画面质量的稳定性。

附图说明

图1为现有技术中TFT-LCD阵列基板像素结构的截面图；

图2为现有技术中TFT-LCD阵列基板像素结构的平面图；

图3为本发明实施例中TFT-LCD阵列基板像素结构的平面图；

图4为本发明实施例中形成TFT-LCD阵列基板的流程图。

具体实施方式

本发明实施例中，对于存储电容在公共电极线上TFT-LCD阵列基板像素结构，为减少跳变电压ΔV_p对像素电极的宽度a变化的敏感度，增加像素电极的覆盖面积，将像素电极延伸到与栅线对应的位置上，使得一条、两条、或多条像素电极的部分区域或全部区域与栅极线的部分区域重叠放置，这样，在像素电极与栅极线之间产生一个额外的存储电容C_gsl，该像素电极与栅极线之间的存储电容C_gsl与像素电极与公共电极之间的存储电容C_st可根据像素电极的宽度变化同步增大或减少，从而，降低跃变电压ΔV_p对工艺中像素电极的宽度变化的敏感度，进一步降低了TFT-LCD因工艺出现的面板亮度不均的几率，提高液晶显示器画面质量的稳定性。

参见图3，TFT-LCD阵列基板的像素结构包括：公共电极2，栅极线3，栅极线上3的源漏金属电极6，过孔8、像素电极9。

其中，像素电极9呈条状分布，并且，有一条，两条，或多条像素电极的部分区域或全部区域与栅极线的部分区域重叠放置。即至少一条像素电极的部分区域或全部区域与栅极线的部分区域重叠放置。

本发明实施例中，可只有一条像素电极的部分区域或全部区域与栅极线的部分区域重叠放置。当两条或两条以上的像素电极的部分区域或全部区域与栅极线的部分区域重叠放置时，包括：第一像素电极的部分区域或全部区域与栅极线的第一区域重叠放置，第二像素电极的部分区域或全部区域与栅极线的第二区域重叠放置。即第一像素电极的部分区域与栅极线的第一区域重叠放置，第二像素电极的部分区域与栅极线的第二区域重叠放置；或，第一像素电极的部分区域与栅极线的第一区域重叠放置，第二像素电极的全部区域与栅极线的第二区域重叠放置；或，第一像素电极的全部区域与栅极线的第一区域重叠放置，第二像素电极的部分区域与栅极线的第二区域重叠放置；或，第一像素电极的全部区域与栅极线的第一区域重叠放置，第二像素电极的全部区域与栅极线的第二区域重叠放置。其中，第一区域与第二区域的面积之和小于栅极线的面积。

因此，本发明实施例中，在与栅极线对应位置上并未全部覆盖像素电极，即在与栅极线对应位置上至少有一个空隙。

在图3所示的阵列基板像素结构中，每条像素电极平行放置，相邻的两条像素电极之间有间隔，且相邻的两条像素电极的两端分别相连。其中，每条像素电极的宽度为a。

这里，有两条像素电极的部分区域与栅极线的部分区域重叠放置，该两条两条像素电极在与栅极线对应位置上的间隔为b。

此时的跳变电压为：

{ΔV}_{p} = \frac{(V_{gh} - V_{gl}) \times (C_{gs} + C_{gs 1})}{(C_{st} + C_{lc})}

（设定C_gs＜＜C_st+C_lc+C_gs1）（2）

当像素电极的宽度a增大了后，不仅像素电极与公共电极之间的存储电容C_st增加了，同时相邻的两条像素电极之间的间隔减少了，其中，相邻的两条像素电极在与栅极线对应位置上的间隔b也减少了，即像素电极覆盖在栅极线对应位置上的区域增大了，则对应的像素电极与栅极线之间的存储电容C_gs1增大。

当像素电极的宽度a减少了后，不仅像素电极与公共电极之间的存储电容C_st减少了，同时相邻的两条像素电极之间的间隔变大了，其中，相邻的两条像素电极在与栅极线对应位置上的间隔b也变大了，即像素电极覆盖在栅极线对应位置上的区域减少了，则对应的像素电极与栅极线之间的存储电容C_gs1也减少了。

可见，C_st和C_gs1根据像素电极的宽度变化同步增大或减少，从而，当由于工艺使得像素电极的宽度变化了，根据公式（2）获得跳变电压之差要小于根据公式（1）获得跳变电压之差，即降低跃变电压ΔV_p对工艺中像素电极的宽度变化的敏感度。

下面结合说明书附图对本发明实施例作进一步详细描述。

本实施例中，制图工艺包括：光刻胶涂覆、曝光、显影、刻蚀等工艺。阵列基板中每个像素结构如图3所示。

该阵列基板的制作过程参见图4，包括：

步骤401：在基板上形成栅电极和公共电极。

首先在基板上面沉积一层金属薄膜，然后使用制图工艺，形成栅电极和公共电极。

这里，基板一般为玻璃基板。金属薄膜可是使用钕铝AlNd、铝Al、钼Mo、铜Cu、钨钼MoW、铬Cr等单层膜，也可以使用上述材料任意组合的复合膜。即栅电极和公共电极材质分别包括：Al、Mo、Cu、MoW、和Cr中的一种或多种。

步骤402：在形成了栅电极和公共电极的基板上形成栅极绝缘层以及有源层。

首先在形成了栅电极和公共电极的基板上面形成栅极绝缘层，该栅极绝缘层覆盖整个基板、栅电极和公共电极，然后在栅极绝缘层上面依次形成半导体层和掺杂半导体层构成有源层，有源层的面积远远小于栅极绝缘层，即只在栅极绝缘层上与栅电极对应的位置形成有源层。

这里，栅极绝缘层和有源层都是通过沉积薄膜后再进行制图工艺而形成的。

其中，栅极绝缘层可以采用氮化硅SiNx、硅基氧化物SiOx、氮氧化矽SiOxNy的单层膜，也可以使用上述材料的复合膜。半导体层采用a-Si非晶硅薄膜，掺杂半导体层采用N+a-Si非晶硅薄膜。因此，栅极绝缘层的材质分别包括：SiNx、SiOx、和SiOxNy中的一种或多种。有源层的材质包括：半导体层a-Si非晶硅，和，欧姆接触层N+a-Si非晶硅。

步骤403：在栅极绝缘层以及有源层上形成数据线、源电极和漏电极。

在形成了有源层的基板上面沉积一层源金属薄膜和漏金属薄膜，然后，源使用数据线、源电极、漏电极的制图工艺形成数据线、源电极和漏电极，同时使用刻蚀工艺刻蚀掉暴露在外的掺杂半导体层，形成TFT沟道。

其中，金属薄膜，以及漏金属薄膜可以使用Al、Mo、Cu、MoW、Cr等单层膜，或上述材料的复合膜。即数据线、TFT的源电极和漏电极的材质分别包括：Al、Mo、Cu、MoW、和Cr中的一种或多种。

栅电极和漏电极之间包括：栅极绝缘层和有源层，而公共电极和漏电极之间只包括栅极绝缘层。

步骤404：在完成了数据线、原电极、和漏电极的基板上形成钝化层。

在完成了数据线、源电极、漏电极的基板上面沉积一层钝化层薄膜，然后，制图工艺形成形成钝化层。并且，在该钝化层中位于漏电极上的位置形成过孔。

其中，钝化层薄膜可以采用SiNx、SiOx、SiOxNy的单层膜，也可以使用上述材料的复合膜。即钝化层的材质分别包括：SiNx、SiOx、和SiOxNy中的一种或多种。

步骤405：形成像素电极，完成阵列基板。

在完成了钝化层的基板上面沉积一层透明导电薄膜，然后，使用像素电极的制图工艺形成覆盖钝化层过孔的像素电极，这样，像素电极通过钝化层上的过孔和漏电极相连。

其中，透明导电薄膜可以使用氧化铟锡（ITO）和氧化铟锌（IZO）单层膜，或上述材料的多层膜。即导电薄膜的材质包括：氧化铟锡（ITO），氧化铟锌（IZO）中的一种或两种。

本发明实施例中，像素电极呈条状分布，每条像素电极平行放置，相邻的两条像素电极之间有间隔，且相邻的两条像素电极的两端分别相连，并且，至少一条像素电极的部分区域或全部区域与对应的栅极线的部分区域重叠放置。

通过上述实施例阵列基板的制作工艺，在每个像素结构中，将像素电极延伸到与栅线对应位置上，使得一条、两条、或多条像素电极的部分区域或全部区域与栅极线的部分区域重叠放置，这样，在像素电极与栅极线之间产生一个额外的存储电容C_gs1，该像素电极与栅极线之间的存储电容C_gs1与像素电极与公共电极之间的存储电容C_st可根据像素电极的宽度变化同步增大或减少，从而，可以有效减小跳变电压ΔV_p对工艺中像素电极的宽度a变化的敏感度，进一步降低了TFT-LCD因工艺出现的出现面板亮度不均的几率。并且，由于提高了跳变电压Δvp的稳定度，还可消除数据线之间的串扰，减小了Flicker和残像的发生率，提高了画面质量。

上述实施例中，采用四次构图工艺形成阵列基板，但是本发明实施例不限于此，还可采用五次，六次，或更多次构图工艺形成阵列基板。例如：通过五次构图工艺完成TFT-LCD阵列基板的过程包括：通过第一次构图工艺在玻璃基板上形成透明的公共电极；通过第二次构图工艺形成栅极线和偶数条数据线。通过第三次构图工艺形成有源层、薄膜晶体管TFT的源漏金属电极，以及奇数条数据线；通过第四次构图工艺形成钝化层以及过孔；沉积透明导电层，通过第五次构图工艺形成像素电极。其中，第五次构图工艺形成的像素电极呈条状分布，每条像素电极平行放置，相邻的两条像素电极之间有间隔，且相邻的两条像素电极的两端分别相连，并且，至少一条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置。其他具体的制作流程就不再累述。

当然本发明实施例中，液晶显示器阵列基板可只包括一个上述像素结构，其他像素结构与现有技术中一致；也可以包括两个，三个或多个上述像素结构。

本发明实施例中，液晶显示器阵列基板的像素结构中，像素电极呈条状分布，并且，至少一条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置。这样，像素电极与栅极线之间的存储电容C_gsl与像素电极与公共电极之间的存储电容C_st可根据像素电极的宽度a变化同步增大或减少，从而，降低跃变电压ΔV_p对工艺中像素电极的宽度a变化的敏感度，进一步降低了TFT-LCD因工艺出现的面板亮度不均的几率，提高画面质量的稳定性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种液晶显示器像素结构，包括：栅极线、公共电极、薄膜晶体管、数据线、以及像素电极，其特征在于，

2.如权利要求1所述的像素结构，其特征在于，每条像素电极平行放置，相邻的两条像素电极之间有间隔，且相邻的两条像素电极的两端分别相连。

3.如权利要求1或2所述的像素结构，其特征在于，至少两条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置包括：

第一像素电极的部分区域或全部区域与所述栅极线的第一区域重叠放置，第二像素电极的部分区域或全部区域与所述栅极线的第二区域重叠放置，其中，所述第一区域和第二区域的面积之和小于所述栅极线的面积。

4.如权利要求1所述的像素结构，其特征在于，所述栅极线与所述像素电极之间包括：栅极绝缘层和钝化层。

5.如权利要求1所述的像素结构，其特征在于，所述公共电极与所述像素电极之间包括：栅极绝缘层和钝化层。

6.如权利要求4或5所述的像素结构，其特征在于，所述栅极绝缘层，以及钝化层的材质分别包括：SiNx、SiOx、和SiOxNy中的一种或多种。

7.如权利要求1所述的像素结构，其特征在于，所述公共电极、栅极线、数据线、以及薄膜晶体管的源电极和漏电极的材质分别包括：Al、Mo、Cu、MoW、和Cr中的一种或多种。

8.如权利要求1所述的像素结构，其特征在于，所述像素电极的材质包括：氧化铟锡ITO，氧化铟锌IZO中的一种或两种。

9.一种液晶显示器阵列基板，其特征在于，包括至少一个如权利要求1-8任一权利要求所述的像素结构。

10.一种液晶显示器，其特征在于，包括如权利要求9所述的阵列基板。