CN102782843B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN102782843B CN102782843B CN201180007989.3A CN201180007989A CN102782843B CN 102782843 B CN102782843 B CN 102782843B CN 201180007989 A CN201180007989 A CN 201180007989A CN 102782843 B CN102782843 B CN 102782843B
- Authority
- CN
- China
- Prior art keywords
- gnd
- pattern
- semiconductor device
- sides
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000009434 installation Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000006698 induction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Inverter Devices (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
提供一种不会限制控制基板的IC的安装方向且可抑制该控制基板的GND电位的变动并能够防止IC的误动作的半导体装置。作为在壳体(19)内上下设置了设有功率开关元件(24)的绝缘基板(31)、和设有控制所述功率开关元件(24)的IC(50)的控制基板22的半导体装置的功率模块(10)中,在所述IC(50)两侧设置GND管脚(61),并且在所述控制基板(22)上设置连接所述IC(50)的GND管脚(61)的GND图案(51),在GND图案(51)中设置了作为断绝部的GND环断绝缝隙(70),该断绝部断开所述IC(50)、所述IC(50)两侧的GND管脚(61)及所述GND图案(51)电连接而形成的GND环。
Description
技术领域
本发明涉及具备功率开关元件的半导体装置,特别是涉及防止因进行开关动作时所产生的磁场引起的误动作的技术。
背景技术
在现有技术中,作为逆变器等在电力变换中所使用的半导体装置,公知有将MOSFET或IGBT等功率开关元件、和驱动该功率开关元件的IC(集成电路)模块化的半导体装置(也称作功率模块)。这种半导体装置一般在同一框体内配置安装了功率开关元件的绝缘基板、和安装了控制功率开关元件的IC的控制基板来实现模块化。
近几年,随着功率开关元件的高性能化,推进了流过该功率开关元件的电流的大电流化、开关速度的高速化,但是另一方面,在进行开关动作时产生磁场强度大的磁场,因该磁场而导致控制基板的IC或各种电路进行误动作逐渐成为问题。
详细而言,在控制基板中设有用于确保接地电位(以下,称作GND电位)的GND(GND:接地)图案,而且在IC的两侧对置配置GND管脚,在安装IC时,各GND管脚与GND图案连接。IC两侧的GND管脚通过IC的内部电路被电连接,因此在GND图案上设置了该IC时,形成连接IC的内部电路、该IC两侧的GND管脚、以及GND图案的GND环。该GND环与在功率开关元件进行开关动作时所产生的磁场互连时,由于会在GND环中感应出感应电流,因此GND电位会变动,其结果,有可能IC或各种电路进行误动作。
因此,在现有技术中,提出了如下技术:相对于在安装了功率开关元件的绝缘基板中流过的主电流的方向,大致垂直地配置控制基板的包括GND环的平面,使得因该主电流产生的磁场不会导致在该GND环中产生感应电流(例如,参照专利文献1)。
在先技术文献
专利文献
专利文献1:日本专利第4073621号公报
发明内容
(发明想要解决的课题)
但是,在现有技术中,流过绝缘基板的主电流的方向限制了控制基板的IC的安装方向,因此存在控制基板中的基板图案布局的自由度锐减的问题。
本发明鉴于上述的情况而完成,其目的在于提供一种在不限制控制基板的IC的安装方向的情况下抑制该控制基板的GND电位的变动,由此可防止IC的误动作的半导体装置。
(用于解决课题的手段)
为了达成上述目的,本发明是一种在框体内上下设置了设有功率开关元件的绝缘基板、和设有控制所述功率开关元件的IC的控制基板的半导体装置,其特征在于,在所述IC两侧设置了GND管脚,并且在所述控制基板中设置了连接所述IC的GND管脚的GND图案,所述半导体装置具有断绝部,其断开所述IC、所述IC两侧的GND管脚及所述GND图案电连接而形成的GND环。
根据本发明,由于在控制基板中设置了断开GND环的断绝部,因此即使在控制基板暴露于伴随功率开关元件的开关动作的磁场中的情况下,在控制基板中,与磁场互连的GND环也不受限于IC的安装方向而不会存在。由此,在GND图案中不会感应出感应电流,可抑制GND电位的变动,并能够防止IC的误动作。
此外,本发明的特征在于,在上述半导体装置中,由GND环断绝缝隙构成了所述断绝部,所述GND环断绝缝隙在所述GND图案的被所述IC覆盖的区域中被设置成横向截断在所述IC两侧设置的GND管脚之间。
根据本发明,由于是在GND图案中设置了缝隙的构成,因此不需要对安装到控制基板上的IC或各种电路的图案进行变更,能够简单地构成上述断绝部。
此外,本发明的特征在于,在上述半导体装置中,在所述IC两侧的每一侧,在规定长度的范围内配置夹着所述IC对置的多个所述GND管脚,将所述GND环断绝缝隙的缝隙长度设置成等于设置了所述GND管脚的规定长度。
根据本发明,可最小化GND环断绝缝隙引起的GND图案的缺损部分的同时,能够断绝GND环。
此外,本发明的特征在于,在上述半导体装置中,所述控制基板由通过通孔连接层间的电路的多层基板构成,在所述GND环断绝缝隙的边缘部设置了所述通孔。
根据本发明,即使在因进行开关动作时的磁场在GND环断绝缝隙的两侧感应出电位的情况下,也能够通过通孔将该电位引导至其他层,因此能够提高GND电位稳定性。
此外,本发明的特征在于,在上述半导体装置中,在所述控制基板中设置电源图案、和连接该电源图案和所述GND图案的旁路电容器,按照所述IC两侧的GND管脚以所述旁路电容器为起点被布线成星形的方式,设置了所述GND环断绝缝隙。
根据本发明,由于将旁路电容器至IC两侧的各GND管脚为止的电路阻抗设置成大致相等,因此可抑制GND管脚之间的电位差。
此外,本发明的特征在于,在上述半导体装置中,避开连接在所述IC的一侧设置的GND管脚的位置来形成所述GND图案,从而构成所述断绝部。
根据本发明,不会削减位于IC正下方的GND图案的区域,因此不会减少IC与GND图案的接触面积,可期待散热效果。
此外,本发明的特征在于,在上述半导体装置中,在所述IC的内部设置电性断绝所述IC两侧的GND管脚的开放部,从而构成了所述断绝部。
根据本发明,不会削减位于IC正下方的GND图案的区域,因此不会减少IC与GND图案的接触面积,可期待散热效果。此外,不需要对控制基板的GND图案进行变更,因此即使在安装到具有任意的GND图案的控制基板中的情况下,也能够可靠地达到不形成GND环的目的。
(发明效果)
根据本发明,由于在控制基板中设置了断开GND环的断绝部,因此即使在控制基板暴露于伴随功率开关元件的开关动作的磁场中的情况下,在控制基板中,与磁场互连的GND环也不受限于IC的安装方向而不会存在。由此,在GND图案中不会感应出感应电流,可抑制GND电位的变动,并能够防止IC的误动作。
在此,通过在GND图案的由IC覆盖的区域中设置成横向截断设于IC两侧的GND管脚之间的GND环断绝缝隙来构成所述断绝部,因此不需要对安装在控制基板上的IC或各种电路的图案进行变更,能够简单构成上述断绝部。
此外,通过在IC两侧分别在规定长度的范围内配置夹着所述IC而对置的多个所述GND管脚,将所述GND环断绝缝隙的缝隙长度设成等于设置了所述GND管脚的规定长度,从而能够将GND环断绝缝隙引起的GND图案的缺损部分最小化的同时,能够断绝GND环。
此外,所述控制基板由利用通孔连接层间电路的多层基板构成,在所述GND环断绝缝隙的边缘部设置所述通孔,从而即使在因进行开关动作时的磁场而在GND环断绝缝隙的两侧感应出电位的情况下,由于该电位经过通孔而被引导至其他层,因此能够提高GND电位稳定性。
此外,通过在所述控制基板中设置电源图案、和连接该电源图案和所述GND图案的旁路电容器,且将所述GND环断绝缝隙设置成使所述IC两侧的GND管脚以所述旁路电容器为起点星形布线,从而从旁路电容器到IC两侧的各GND管脚为止的电路阻抗大致相等,所以能够抑制GND管脚之间的电位差。
此外,避开在所述IC的一侧设置的GND管脚被连接的位置来形成所述GND图案,由此构成了所述断绝部,因此不会削减位于IC正下方的GND图案的区域,不会削减IC与GND图案之间的接触面积,可期待散热效果
此外,通过在所述IC的内部设置电性断绝所述IC两侧的GND管脚的开放部来构成所述断绝部,从而不会削减位于IC正下方的GND图案的区域,因此不会削减IC与GND图案之间的接触面积,可期待散热效果。此外,不需要对控制基板的GND图案进行变更,因此即使在安装到具有任意的GND图案的控制基板中的情况下,也能够可靠地达到不形成GND环的目的。
附图说明
图1是本发明的第1实施方式所涉及的半导体装置即功率模块的分解立体图。
图2是三相逆变器电路的电路图。
图3是示意性表示控制基板的安装状态的图。
图4是表示图3的A-A’线处的截面的图。
图5是用于说明伴随绝缘基板的主电流的磁场产生与由磁场在控制基板中感应出的感应电流之间的关系的等效电路图。
图6是表示GND图案的等效电路的图。
图7是表示GND环断绝缝隙的其他方式的图。
图8是表示GND环断绝缝隙的其他方式的图。
图9是示意性表示本发明的第2实施方式所涉及的控制基板的安装状态的图。
图10是表示图9的A-A’线处的截面的图。
图11是示意性表示本发明的第3实施方式所涉及的控制基板的安装状态的图。
图12是表示图11的A-A’线处的截面的图。
具体实施方式
以下,参照附图说明本发明的实施方式。
<第1实施方式>
图1是本实施方式所涉及的功率模块10的分解立体图。
功率模块10是将搭载在电车或汽车等车辆中的直流电源的直流电流变换为交流电流,并提供给作为搭载在该车辆上的动力源的电动机来进行驱动的电力变换装置等中所使用的半导体装置。图1示出用于驱动作为电动机的三相感应电动机的功率模块10。
如图1所示,功率模块10具有由上部罩16及下部罩18构成的箱形的框体即壳体19,在该壳体19中容纳包括构成三相逆变器电路30(图2)的绝缘基板31在内的半导体模块20、和安装了驱动该三相逆变器电路的电路的控制基板22,从而形成了一个模块。在下部罩18的外侧面,横向并排设置了三相的输出端子23,这些输出端子23与三相感应电动机连接,而且从下部罩18的相反侧的外侧面引出后述的直流输入端子40,该直流输入端子40经由平滑用电容器与车辆的直流电源连接。
图2是半导体模块20所包含的三相逆变器电路30的电路图。
如图2所示,三相逆变器电路30构成为包括:彼此串联连接的2个功率开关元件24、与这些功率开关元件24分别逆向并联连接的飞轮二极管25。串联连接的2个功率开关元件24的一端侧的节点N1与输入电源的正侧的直流输入端子40连接,另一端的节点N2与负侧的直流输入端子40连接,由此2个功率开关元件24的连接点N3构成为与交流输出1相对应的交流输出端子41。该交流输出端子41与下部罩18的输出端子23一起构成交流输出用端子部。
此外,在三相逆变器电路30中,为了获得驱动三相感应电动机所需的3相的交流输出,并联设置了3组彼此串联连接的2个功率开关元件24,通过各组的连接点N3构成三相的交流输出端子41。另外,功率开关元件24可使用IGBT或MOSFET等功率元件。
如图1所示,对于三相逆变器电路30,按每个交流输出1相的电路将三相逆变器电路30划分为3个封装体20A来实现封装,横向并排设置这些封装体20A来构成上述半导体模块20。各封装体20A在壳体32内容纳安装了上述的2个功率开关元件24、和飞轮二极管25的与交流输出一相对应的绝缘基板31,利用树脂材料33封装该绝缘基板31,由此构成各封装体20A。各封装体20A的一侧面上设置有与上述节点N1、N2对应的一对直流输入端子40,而且在相反侧的对置的侧面上设置有与上述连接点N3对应的交流输出端子41,各封装体20A使直流输入端子40朝向同一侧并将它们并排配置。
控制基板22安装了使三相逆变器电路30的各功率开关元件24进行开关动作的驱动电路和基于在车两侧搭载的电动机ECU(electronic controlunit)所输出的控制信号来驱动驱动电路的IC50(图1)。
如图1所示,该控制基板22以覆盖横向并排配置的各封装体20A的大致整体的方式被螺纹固定于下部罩18,经过设置在这些封装体20A中的针状的连接部38而被电连接。
图3是示意性表示控制基板22的安装状态的图,图4是示意性表示图3的A-A’线处的截面的图。
如图4所示,控制基板22层叠在表面及背面形成了GND图案51和各种电路的多层绝缘层52而成,如图3所示,控制基板22由通过通孔55连接了层间电路的作为贯通多层板的多层基板53构成。在该多层基板53中作为各种电路而图案化形成了驱动电路等控制电路布线,并且在表层设置了上述GND图案51和IC50、电源图案56、连接该电源图案56和GND图案51的旁路电容器57等。旁路电容器57是为了抑制直流电源电压的变动来实现电路动作稳定化而设置的。
IC50是在从上面看时呈矩形的板状的壳体中被封装的芯片,在IC50的两侧设有多个连接管脚。这些连接管脚包括与电源图案56连接的电源管脚60、与GND图案51连接的GND管脚61。GND管脚61在IC50的两侧分别多根对置地设置,且经由散热片63与GND图案51连接。IC50的两侧的GND管脚61经过IC50的内部电路而导通,在IC50中形成有以从一侧的GND管脚61向另一侧的GND管脚61横向截断IC50的方式连接的GND线64。
设置在控制基板22上的GND图案51设置在安装IC50时被该IC50覆盖的区域上。在本实施方式中,GND图案51形成为包括:在被IC50覆盖的区域中设置的主区域51A、从主区域51A向IC50的设有GND管脚61的两侧延伸的连接管脚用区域51B、和用于将主区域51A连接到旁路电容器57的旁路电容器连接用区域51C。
如上所述,控制基板22被配置成覆盖半导体模块20的各封装体20A,因此如图4所示,被容纳在各封装体20A中的绝缘基板31和控制基板22上下层叠配置。如上所述,在绝缘基板31上设置功率开关元件24,并夹着该功率开关元件24分别对置设置直流输入端子40及交流输出端子41。因此,在功率开关元件24进行开关动作时,在直流输入端子40到交流输出端子41的朝向X(交流/直流变换时是逆向)上流过大的主电流。
若在绝缘基板31中流过主电流,则因该主电流而产生磁场,但是由于在绝缘基板31上配置了控制基板22,因此该控制基板22暴露于磁场中。此时,若在控制基板22中形成连接IC50的GND线64、GND管脚61及GND图案51的GND环,则在该GND环与磁场互连的情况下,由于在该GND环中感应出感应电流,因此GND电位会变动,有可能IC50或控制基板22的各种电路会进行误动作。
因此,在本实施方式中,如图3所示,在控制基板22的GND图案51中的被IC50覆盖的上述主区域51A中设置以断绝IC50两侧的GND管脚61之间的方式切除而成的GND环断绝缝隙70,由此不会形成GND环。
图5是用于说明伴随绝缘基板31的主电流的磁场产生和由磁场在控制基板22上感应出的感应电流之间的关系的等效电路图。
如该图所示,在绝缘基板31的电路与控制基板22的包括GND图案51的电路之间存在互感系数M。在通过绝缘基板31的主电流产生了磁场时,若在控制基板22中存在由IC50的GND线64、GND管脚61及GND图案51构成的与磁场互连的GND环,则会因互感系数M而在该GND环中感应出感应电流,但是在本实施方式中,上述GND环断绝缝隙70构成为断绝GND环的断绝部,因此不存在该GND环,所以不会在GND图案51中感应出感应电流。
由此,在进行开关动作时即使在绝缘基板31上产生了强大的磁场,也能够抑制GND电位的变动,能够防止IC50或控制基板22的各种电路的误动作。此外,由于不受相对于绝缘基板31的主电流朝向X的IC50的安装方向(更准确来说,是GND线64的方向)的限制,可抑制感应电流的产生,因此不会降低控制基板22中的基板图案布局的自由度。
上述GND环断绝缝隙70只要是横向截断IC50两侧的GND管脚61之间的区域的尺寸形状即可。即,如图3所示,GND环断绝缝隙70的长度(缝隙长度)La是在从其长边方向的一端部即切除开口端70A至另一端部即底部70B之间包括两侧的全部GND管脚61。将该长度La设置成等于排列了一侧的各GND管脚61的范围的规定的排列长度Lb,从而将由GND环断绝缝隙70引起的GND图案51的缺损部分最小化的同时,能够断绝GND环。
在此,在本实施方式的控制基板22中,沿着设置在GND图案51的主区域51A中的GND环断绝缝隙70的边缘部而配置多个通孔55。由此,即使在因进行开关动作时的磁场在GND环断绝缝隙70的两侧感应出电位的情况下,该电位经过通孔55而被引导至其他层的GND图案51中,因此也能够提高GND电位稳定性。另外,通孔55设置在夹着GND环断绝缝隙70而对置的位置、即与GND环的断绝点对应的位置上是很有效的。
图6是表示GND图案51的等效电路的图。
如该图所示,GND图案51通过旁路电容器57与作为电源的VDD连接,而且该旁路电容器57分别连接了IC50两侧的GND管脚61。此外,在旁路电容器57到IC50两侧的各GND管脚61之间,包括旁路电容器连接用区域51C的电路阻抗Z1、和主区域51A中的到各GND管脚61为止的电路阻抗Z1、Z2。此时,如图3所示,在主区域51A中,从GND管脚61看时,GND环断绝缝隙70的切除开口端70A设置在旁路电容器57的相反侧,因此从旁路电容器57看时,IC50两侧的GND管脚61成为被GND环断绝缝隙70分成两部分的形状,如图6所示,IC50两侧的各GND管脚61以旁路电容器57为起点连接成星形布线形状。由此,主区域51A中的GND环断绝缝隙70的分支点Y(相当于图3的底部70B)到IC50两侧的各GND管脚61为止的电路阻抗Z2、Z2’大致相等,可抑制GND管脚61之间的电位差。
相对于此,如图7(A)所示,在将GND环断绝缝隙70的切除开口端70A设置在GND管脚61与旁路电容器57之间时,如图7(B)所示,从旁路电容器57看时,IC50两侧的GND管脚61成为分别串联连接的形状。在该形状中,从旁路电容器57到IC50两侧的GND管脚61中的每个管脚的电路阻抗互不相同。因此,此时,优选在GND图案51中使用低阻抗的材料等,减小电路阻抗的差异。
由此,根据本实施方式,构成为在控制基板22中设置作为断开GND环的断绝部的GND环断绝缝隙70。根据该构成,即使控制基板22暴露于伴随功率开关元件24的开关动作的磁场中,在控制基板22中与磁场互连的GND环也不会受限于IC50的安装方向而不会存在。由此,在GND图案51中不会感应出感应电流,可抑制GND电位的变动,能够防止IC的误动作。
特别是,根据本实施方式,在GND图案51的被IC50覆盖的主区域51A中,按照横向截断在IC50两侧设置的GND管脚61之间的方式,设置了作为上述断绝部的GND环断绝缝隙70。根据该构成,不需要对安装在控制基板22上的IC50或各种电路的图案进行变更,能够简单地构成上述断绝部
此外,根据本实施方式,由于将GND环断绝缝隙70的缝隙长度La设置成等于设置了GND管脚61的排列长度Lb,因此可最小化GND环断绝缝隙70引起的GND图案51的缺损部分的同时,能够断绝GND环。
此外,根据本实施方式,由通过通孔55连接层间的电路的多层基板53构成了控制基板22,且在GND环断绝缝隙70的边缘部设置了上述通孔55。根据该构成,即使因进行开关动作时的磁场在GND环断绝缝隙70的两侧感应出电位的情况下,也由于该电位经过通孔55而被引导至其他层,因此可提高GND电位稳定性。
此外,根据本实施方式,按照IC50两侧的GND管脚61以旁路电容器57为起点布线成星形的方式设置了GND环断绝缝隙70。根据该构成,由于设置成从旁路电容器57到IC50两侧的各GND管脚61为止的电路阻抗大致相等,因此可抑制GND管脚61之间的电位差。
另外,相对于本实施方式,可进行如下的变形。
例如,在本实施方式中,在GND图案51的主区域51A的范围内设置了GND环断绝缝隙70,但是并不限于此,如图8(A)所示,也可以将GND环断绝缝隙70延长至旁路电容器连接用区域51C,使其端部71位于旁路电容器57附近。此时,从旁路电容器57看时,以将IC50两侧的GND管脚61分为两部分的方式设置了GND环断绝缝隙70,因此如图8(B)所示,IC50两侧的各GND管脚61以旁路电容器57为起点连接成星形布线形状。
<第2实施方式>
图9是示意性表示本实施方式的控制基板22的安装状态的图,图10是表示图9的A-A’线处的截面的图。另外,在图9及图10中,对在第1实施方式中说明的部件附加同一符号,并省略说明。
在本实施方式中,通过如下方式,而不形成连接IC50的GND线64、GND管脚61及GND图案51的GND环。
即,如图9所示,为了避开连接设在IC50一侧的GND管脚61的位置而形成GND图案51,在该GND图案51中,仅在IC50一侧设置连接管脚用区域51B。根据该构成,如图10所示,在IC50与GND图案51之间,按照禁止GND管脚61与GND图案51的连接的方式,在IC50的一侧形成GND图案51缺损的GND图案缺损部73。
通过该GND图案缺损部73,使连接IC50的GND线64、GND管脚61及GND图案51的GND环被断绝,因此与第1实施方式相同,即使在进行开关动作时产生了磁场,也能够抑制GND电位的变动,能够防止IC50或控制基板22的各电路的误动作。
此外,不需要在位于IC50的正下方的GND图案51的主区域51A中设置上述GND环断绝缝隙70,所以不会减少IC50与主区域51A的接触面积,可期待散热效果。
<第3实施方式>
图11是示意性表示本实施方式所涉及的控制基板22的安装状态的图,图12是表示图11的A-A’线处的截面的图。另外,在图11及图12中,对在第1实施方式中说明的部件附加同一符号,并省略说明。
在本实施方式中,通过如下方式,而不形成连接IC50的GND线64、GND管脚61及GND图案51的GND环。
即,在本实施方式中,如图11所示,并不是在GND图案51中设置GND环断绝缝隙70,而是如图12所示那样,在由IC50的内部电路构成的GND线64上设置断绝IC50两侧的GND管脚61彼此的导通的开放部75。通过该开放部75,断绝了连接IC50的GND线64、GND管脚61及GND图案51的GND环,因此与第1及第2实施方式相同,即使在进行开关动作时产生了磁场,也能够抑制GND电位的变动,能够防止IC50或控制基板22的各电路的误动作。
上述开放部75并不是通过内部电路连接IC50两侧的GND管脚61,而是以分别电独立的方式分开内部电路而构成。根据该构成,与第2实施方式相同,不需要在位于IC50的正下方的GND图案51的主区域51A中设置上述GND环断绝缝隙70,因此不会减少IC50与主区域51A的接触面积,可期待散热效果。并且,不需要对控制基板22的GND图案51进行变更,即使被安装到具有任意的GND图案51的控制基板22中,也能够可靠地达到不会形成GND环的目的。
另外,上述的各实施方式仅仅是本发明的一个方式,在不超出本发明的宗旨的范围内,当然可进行任意的变形及应用。
符号说明:
10功率模块(半导体装置)
19壳体(框体)
20半导体模块
22控制基板
24功率开关元件
30三相逆变器电路
31绝缘基板
40直流输入端子
41交流输出端子
51GND图案
51A主区域
51B连接管脚用区域
51C旁路电容器连接用区域
53多层基板
55通孔
57旁路电容器
61GND管脚
64GND线
70GND环断绝缝隙(断绝部)
73GND图案缺损部
75开放部
Z1、Z2、Z2’电路阻抗
Claims (8)
1.一种半导体装置,其在框体内上下设置了设有功率开关元件的绝缘基板和设有控制所述功率开关元件的IC的控制基板,该半导体装置的特征在于,
在所述IC两侧设置有GND管脚,并且在所述控制基板上设置有连接所述IC的GND管脚的GND图案,
所述半导体装置具有断绝部,该断绝部断开所述IC、所述IC两侧的GND管脚及所述GND图案电连接而在与伴随所述功率开关元件的开关的磁场互连的朝向上形成的GND环。
2.根据权利要求1所述的半导体装置,其特征在于,
由在所述GND图案的被所述IC覆盖的区域中以横向截断所述IC两侧设置的GND管脚之间的方式设置的GND环断绝缝隙构成所述断绝部。
3.根据权利要求2所述的半导体装置,其特征在于,
在所述IC两侧,分别在规定长度的范围内配置夹着所述IC对置的多个所述GND管脚,所述GND环断绝缝隙的缝隙长度与设置有所述GND管脚的规定长度相等。
4.根据权利要求2或3所述的半导体装置,其特征在于,
所述控制基板由利用通孔连接层间的电路的多层基板构成,所述通孔设置在所述GND环断绝缝隙的边缘部。
5.根据权利要求2或3所述的半导体装置,其特征在于,
在所述控制基板上设置有电源图案和连接该电源图案及所述GND图案的旁路电容器,
按照使所述IC两侧的GND管脚以所述旁路电容器为起点星形布线的方式设置所述GND环断绝缝隙。
6.根据权利要求4所述的半导体装置,其特征在于,
在所述控制基板上设置有电源图案和连接该电源图案及所述GND图案的旁路电容器,
按照使所述IC两侧的GND管脚以所述旁路电容器为起点星形布线的方式设置所述GND环断绝缝隙。
7.根据权利要求1所述的半导体装置,其特征在于,
避开连接所述IC的一侧设置的GND管脚的位置来形成所述GND图案,从而构成所述断绝部。
8.根据权利要求1所述的半导体装置,其特征在于,
在所述IC的内部设置断绝所述IC两侧的GND管脚的电连接的开放部,从而构成所述断绝部。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-022116 | 2010-02-03 | ||
JP2010022116 | 2010-02-03 | ||
PCT/JP2011/000275 WO2011096164A1 (ja) | 2010-02-03 | 2011-01-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102782843A CN102782843A (zh) | 2012-11-14 |
CN102782843B true CN102782843B (zh) | 2015-05-20 |
Family
ID=44355185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180007989.3A Expired - Fee Related CN102782843B (zh) | 2010-02-03 | 2011-01-20 | 半导体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8917522B2 (zh) |
JP (1) | JP5524986B2 (zh) |
CN (1) | CN102782843B (zh) |
WO (1) | WO2011096164A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9839146B2 (en) * | 2015-10-20 | 2017-12-05 | Cree, Inc. | High voltage power module |
JP6686663B2 (ja) * | 2016-04-19 | 2020-04-22 | 株式会社デンソー | 電力変換装置 |
CN105931998B (zh) * | 2016-06-17 | 2018-07-20 | 扬州国扬电子有限公司 | 一种绝缘基板结构及使用该基板的功率模块 |
JP6549200B2 (ja) * | 2017-10-03 | 2019-07-24 | 三菱電機株式会社 | 電力変換回路 |
JP7081294B2 (ja) * | 2018-05-11 | 2022-06-07 | トヨタ自動車株式会社 | 電子ユニット |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008593A (en) * | 1997-02-12 | 1999-12-28 | International Rectifier Corporation | Closed-loop/dimming ballast controller integrated circuits |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338970A (en) | 1993-03-24 | 1994-08-16 | Intergraph Corporation | Multi-layered integrated circuit package with improved high frequency performance |
JP3280823B2 (ja) | 1995-04-21 | 2002-05-13 | 株式会社東芝 | 半導体装置 |
JP3769115B2 (ja) * | 1997-02-12 | 2006-04-19 | インターナショナル・レクチファイヤー・コーポレーション | 閉ループ/調光の安定制御用集積回路 |
JP4073621B2 (ja) * | 2000-12-14 | 2008-04-09 | 三菱電機株式会社 | パワーモジュール |
JP2005032912A (ja) * | 2003-07-10 | 2005-02-03 | Hitachi Industrial Equipment Systems Co Ltd | 電力変換装置 |
JP2006165381A (ja) * | 2004-12-09 | 2006-06-22 | Toshiba Corp | 半導体装置 |
-
2011
- 2011-01-20 CN CN201180007989.3A patent/CN102782843B/zh not_active Expired - Fee Related
- 2011-01-20 WO PCT/JP2011/000275 patent/WO2011096164A1/ja active Application Filing
- 2011-01-20 US US13/576,225 patent/US8917522B2/en active Active
- 2011-01-20 JP JP2011552678A patent/JP5524986B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008593A (en) * | 1997-02-12 | 1999-12-28 | International Rectifier Corporation | Closed-loop/dimming ballast controller integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011096164A1 (ja) | 2013-06-10 |
JP5524986B2 (ja) | 2014-06-18 |
WO2011096164A1 (ja) | 2011-08-11 |
US8917522B2 (en) | 2014-12-23 |
US20120300418A1 (en) | 2012-11-29 |
CN102782843A (zh) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102142783B (zh) | 电力转换装置 | |
CN101510727B (zh) | 带有到基片的直接dc连接件的电容器 | |
CN102782843B (zh) | 半导体装置 | |
CN102025319B (zh) | 低电感电力电子组件 | |
US8884719B2 (en) | Noise filter device | |
WO2016152312A1 (ja) | 電力変換用回路基板及び電動圧縮機 | |
CN104160501B (zh) | 开关元件单元 | |
JP6288769B2 (ja) | 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体 | |
CN105957859A (zh) | 半导体功率组件及使用其的电力转换装置 | |
JP5378683B2 (ja) | 回路装置およびその製造方法 | |
CN105682358A (zh) | 包括印刷电路板和金属工件的器件 | |
CN109427720A (zh) | 具有多层基底的功率模块 | |
JP2008136333A (ja) | 電力変換装置 | |
JP4538474B2 (ja) | インバータ装置 | |
WO2016152313A1 (ja) | 電力変換用回路基板及び電動圧縮機 | |
WO2016170826A1 (ja) | 電力変換用回路基板及び電動圧縮機 | |
JP4055643B2 (ja) | インバータ装置 | |
US9866102B2 (en) | Power conversion device | |
KR20020021127A (ko) | 저인덕턴스 반도체 소자 | |
JP5872223B2 (ja) | 半導体制御装置 | |
JP5846929B2 (ja) | パワー半導体モジュール | |
CN104218821B (zh) | 逆变器装置以及电动机驱动装置 | |
US20240213886A1 (en) | Power conversion device | |
CN109496386A (zh) | 载板与电路板之间布置有器件的电路板设施、带有该电路板设施的逆变器和机动车驱动系统 | |
US20240032260A1 (en) | Power electronics module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150520 |
|
CF01 | Termination of patent right due to non-payment of annual fee |