CN102750246A - 串行数据流的取样频率选择模块 - Google Patents

串行数据流的取样频率选择模块 Download PDF

Info

Publication number
CN102750246A
CN102750246A CN2011102152113A CN201110215211A CN102750246A CN 102750246 A CN102750246 A CN 102750246A CN 2011102152113 A CN2011102152113 A CN 2011102152113A CN 201110215211 A CN201110215211 A CN 201110215211A CN 102750246 A CN102750246 A CN 102750246A
Authority
CN
China
Prior art keywords
signal
logical
sampling frequency
circuit
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102152113A
Other languages
English (en)
Other versions
CN102750246B (zh
Inventor
黄仁锋
苗蕙雯
左克扬
赵晋杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Ruichuangsin Electronics Co ltd
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Publication of CN102750246A publication Critical patent/CN102750246A/zh
Application granted granted Critical
Publication of CN102750246B publication Critical patent/CN102750246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明为一种串行数据流的取样频率选择模块。该取样频率选择模块包含一多组相位产生电路、一取样电路、一比较单元和一逻辑运算单元。该多组相位产生电路产生一参考频率信号的多个不重迭的频率相位。该相位选择电路选择一校正模式下的取样频率相位。该取样电路根据该取样频率相位对该串行数据流进行多次取样以产生多个取样值。该比较单元比较这些取样值与该串行数据流的差异，以此更新多个旗标信号。该逻辑运算单元根据这些旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。

Description

串行数据流的取样频率选择模块
技术领域
本发明是有关于一种串行数据流的取样频率选择模块。
背景技术
在对高速串行数据进行传输时，频率信号和数据之间的数据抖动(jitter)或相位扭曲(skew)会大幅降低有效位的取样区间。图1示出一典型的高速串行数据流的眼图(eye diagram)。在图1中有效位的取样区间，也就是位数据为稳定的区间，比位宽度T还要短。此外，如果考虑电路制程的变动、操作温度和供应电压的变化，将进一步降低有效位的取样区间，使得取样后的数据位的准确度变差。
为了解决上述问题，一种直接的方法为对接收的串行数据流进行过取样(oversampling)。图2示出一传统三倍过取样的示意图。三倍过取样的运作方式为以三倍于位数据率的频率对串行数据流中的位数据进行取样。接着，利用取样出来的数据状态，将两两相邻的状态做互斥(XOR)运算，并经过一组数字电路计算后，获得数据位的边缘信息。
然而，使用传统三倍过取样的方法需要三个取样电路，以根据各个取样频率取得信息状态。假如想提高取样后的数据位的准确度，则需要更多个取样电路，其将大幅增加电路的成本和设计难度。
据此，有必要提出一种改良的串行数据流的取样频率选择模块以解决上述问题。
发明内容
本发明公开一种串行数据流的取样频率选择模块，该串行数据流由多个位周期所组成。该取样频率选择模块包含一多组相位产生电路、一相位选择电路、一取样电路、一比较单元和一逻辑运算单元。该多组相位产生电路用以产生一参考频率信号的多个不重迭的频率相位。该相位选择电路用以根据一相位选择信号自这些频率相位中选择一校正模式下的取样频率相位。该取样电路用以根据该相位选择电路所产生的取样频率相位对该串行数据流的这些位周期进行多次取样以产生多个取样值。该比较单元用以比较这些取样值与该串行数据流的位数据，以此更新该取样频率相位下的该相位选择信号和一旗标信号。该逻辑运算单元用以根据该比较单元所产生的多个对应个别取样频率相位的旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。
换句话说，本发明为一种串行数据流的取样频率选择模块，该串行数据流由多个位周期所组成，该取样频率选择模块包含：
一多组相位产生电路，用以产生一参考频率信号的多个不重迭的频率相位；
一相位选择电路，用以根据一相位选择信号自这些频率相位中选择一校正模式下的取样频率相位；
一取样电路，用以根据该相位选择电路所产生的取样频率相位对该串行数据流的这些位周期进行多次取样以产生多个取样值；
一比较单元，用以比较这些取样值与该串行数据流的位数据，以此更新该取样频率相位下的该相位选择信号和一旗标信号；以及
一逻辑运算单元，用以根据该比较单元所产生的多个对应个别取样频率相位的旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。
本发明所述的取样频率选择模块，其中该比较单元包含：
一判断电路，用以判断该取样电路的取样值是否不同于该串行数据流的位数据，如果为是，产生一第一计数信号至一第一计数电路，如果为否，产生一第二计数信号至一第二计数电路；
该第一计数电路，用以根据该第一计数信号累加一计数值以产生一第一累加值；
一第一比较电路，用以在该第一累加值超过一第一阈值时，产生一第一比较信号；
该第二计数电路，用以根据该第二计数信号累加一计数值以产生一第二累加值；
一第二比较电路，用以在该第二累加值超过一第二阈值时，产生一第二比较信号；以及
一逻辑电路，用以根据该第一和该第二比较信号更新该旗标信号和该相位选择信号。
本发明所述的取样频率选择模块，其中该逻辑运算单元包含：
一第一逻辑运算电路，用以对多个的旗标信号进行多次逻辑运算以产生一第一逻辑信号和多个第二逻辑信号，其中该第一逻辑信号的逻辑位准不同于这些第二逻辑信号的逻辑位准，且每一逻辑信号对应个别的频率相位；以及
一第二逻辑运算电路，用以根据逻辑运算的次数和该第一逻辑信号选择这些第二逻辑信号所对应的频率相位的其中之一，以产生该正常运作模式下的该取样频率相位。
本发明所述的取样频率选择模块，其中这些逻辑运算为一和(AND)运算。
本发明所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为偶数时，选择该第一逻辑信号位移x/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
本发明所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为偶数时，选择该第一逻辑信号位移(x/2)+1次或(x/2)-1次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
本发明所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为奇数时，选择该第一逻辑信号位移(x-1)/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
本发明所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为奇数时，选择该第一逻辑信号位移(x+1)/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
本发明所述的取样频率选择模块，其中该串行数据流的传送符合一点对点迷你型低电压差动信号(point to point mini-LVDS)通讯协议。
附图说明
图1示出一典型的高速串行数据流的眼图。
图2示出一传统三倍过取样的示意图。
图3显示本发明一实施例的取样频率选择模块的方块示意图。
图4显示本发明一实施例的多组相位产生电路的波形图。
图5显示本发明一实施例的该串行数据流的数据信号的眼图。
图6显示本发明一实施例的该比较单元的方块示意图。
图7显示本发明一实施例的旗标信号的产生方式。
图8显示本发明一实施例的逻辑运算单元的方块示意图。
图9显示本发明一实施例的逻辑运算单元的运作方式。
图10显示本发明又一实施例的逻辑运算单元的运作方式。
附图标记的说明
30 取样频率选择模块
32 多组相位产生电路
33 相位选择电路
34 取样电路
36 比较单元
361 判断电路
362 第一计数电路
363 第二计数电路
364 第一比较电路
365 第二比较电路
366 逻辑电路
38 逻辑运算单元
382 第一逻辑运算电路
384 第二逻辑运算电路
具体实施方式
图3显示本发明一实施例的取样频率选择模块30的方块示意图。该取样频率选择模块30建构为对具有抖动的一串行数据流提供一较佳的取样频率。该取样频率选择模块30可用于任一数据传送界面中，例如一点对点迷你型低电压差动信号(point to point mini-LVDS)界面中。此时该串行数据流的传送符合一点对点迷你型低电压差动信号通讯协议。参照图3，该取样频率选择模块30包含一多组相位产生电路32、一相位选择电路33、一取样电路34、一比较单元36和一逻辑运算单元38。该多组相位产生电路32用以产生一参考频率信号clk_ref的多个不重迭的频率相位PH[0]-PH[n]。该相位选择电路33用以根据一相位选择信号PH_SEL自这些频率相位中选择一校正模式下的取样频率。该取样电路34用以根据该相位选择电路33所产生的取样频率对一串行数据流S_DIN的m个位周期进行取样以产生多个取样值S[0]-S[m]。该比较单元36用以比较该取样电路的多个取样值S[0]-S[m]与该串行数据流S_DIN的位数据，以此更新该相位选择信号PH_SEL和一对应该相位选择电路33所产生的取样频率的旗标信号。该逻辑运算单元38用以根据该比较单元36所产生的多个对应个别取样频率相位PH[0]-PH[n]的旗标信号flag[0]-flag[n]以进行一逻辑运算，以此自这些频率相位PH[0]-PH[n]中选择一正常运作模式下的取样频率相位，也就是一最终取样频率相位。
该多组相位产生电路32是设计以产生该参考频率信号clk_ref的多个不重迭的频率相位，其中每一频率相位相对于该参考频率信号clk_ref具有不同的相位差。在图4所示的实施例中，该多组相位产生电路32产生8个不重迭的相位PH[0]-PH[7]。每一相位与前一相位具有45°的相位差。这些频率相位PH[0]-PH[7]传送至该相位选择电路33，其根据该相位选择信号PH_SEL自这些频率相位PH[0]-PH[7]中选择该校正模式下的取样频率。
图5显示本发明一实施例的该串行信息流S_DIN的眼图。该眼图显示重迭的数据周期(时间T0和T6之间)，或一有效位可以被检测的期间。在本实施例中，该串行数据流S_DIN在校正模式时是由重复的“0”和“1”位所组成。在理想状况下，数据流S_DIN中的位在整个位周期，也就是数据产生变迁(transition)的时间点T1和T5之间，为位“0”和位“1”其中之一。然而如该眼图所示，抖动、扭曲或是其它因素会使数据产生变迁的时间点延后至T2，或是提前至T4，以致缩短了有效位可获得的区间。由于有效位可获得的区间变小，在本实施例中较佳取得数据位的位置为数据周期的中间点T3。
由于位周期的边界处容易受到信号抖动的影响，在边界处所取样的位值常常不太稳定。因此，需要一机制来判断有效的数据位区间。图6显示本发明一实施例的该比较单元36的方块示意图。该比较单元36包含一判断电路361、一第一计数电路362、一第二计数电路363、一第一比较电路364、一第二比较电路365和一逻辑电路366。该判断电路361用以判断该取样电路34的取样值S[0]-S[m]是否不同于该串行数据流S_DIN的位数据，以此分别产生计数信号CNT1和CNT2至该第一计数电路362和该第二计数电路363。该第一比较电路364和该第二比较电路365分别接收该第一计数电路362和该第二计数电路363的输出信号ACM1和ACM2以产生比较信号CMP1和CMP2。该逻辑电路366根据比较信号CMP1和CMP2以更新该旗标信号flag和该相位选择信号PH_SEL。请注意图6所示的该比较单元36的方块图仅为一示例，本发明不应以此示例为限。
图7显示本发明一实施例的旗标信号flag[0]-flag[7]的产生方式。首先，在校正模式下该取样电路34根据该相位选择电路33所产生的第一个取样频率相位，例如PH[0]，对该数据流S_DIN的第一位周期进行取样以产生取样值S[1，0]。接着，该比较单元36中的该判断电路361判断该取样值S[1，0]是否不同于该第一位周期的位数据(此处为位“0”)。如果为是，则该判断电路361产生该计数信号CNT1至该第一计数电路362；如果为否，该判断电路361产生该计数信号CNT2至该第二计数电路363。之后，该取样电路34以该频率相位PH[0]对该数据流S_DIN的m个位周期进行取样以产生取样值S[2，0]-S[m，0]。每次取样时，该判断电路361判断该次取样值是否不同于该数据流S_DIN的位数据，以此更新该计数信号CNT1和CNT2。该第一计数电路363和该第二计数电路365根据该更新的计数信号CNT1和CNT2累积计数次数，以分别产生第一和第二累加值ACM1和ACM2。当这些累加值ACM1和ACM2分别超过阈值TH1和TH2时，该第一和第二比较电路364，365会分别输出信号CMP1和CMP2至该逻辑电路366以更新旗标信号flag和相位选择信号PH_SEL。
举例而言，假设该第一比较电路364的阈值TH1设定为3次，则若该取样电路34以频率相位PH[0]对该数据流S_DIN进行取样时，检测到3个取样值与该数据流S_DIN的位数据不相同，则该第一比较电路364会致能以输出信号CMP1，以此更新该相位选择信号PH_SEL，使得该相位选择电路33输出下一取样频率相位PH[1]至该取样电路34。同时，对应该频率相位PH[0]的旗标信号flag[0]会更新为低逻辑位准(位“0”)。另一方面，假设该第二比较电路365的阈值TH2设定为16次，则若该取样电路34以频率相位PH[0]对该数据流S_DIN的16个位周期进行取样时，在累积16次的取样值与该数据流S_DIN的位数据比对相同时，则该第二比较电路365会致能以输出信号CMP2，以此更新该相位选择信号PH_SEL，使得该取样电路34接着以取样频率相位PH[1]进行数据取样。同时，对应该频率相位PH[0]的旗标信号flag[0]会保持高逻辑位准(位“1”)。
当该相位选择电路33根据该相位选择信号PH_SEL从该第一频率相位PH[0]依序输出至最后频率相位PH[7]后，该取样电路34和比较单元36将重复上述步骤以更新多个旗标信号flag[0]-flag[7]，每一旗标信号对应不同的频率相位。接着，该逻辑运算单元38根据这些旗标信号flag[0]-flag[7]以从这些频率相位PH[0]-PH[7]中选择一正常运作模式下的该数据流S_DIN的数据取样频率相位。
图8显示本发明一实施例的逻辑运算单元38的方块示意图。该逻辑运算单元38包含一第一逻辑运算电路382和一第二逻辑运算电路384。该第一逻辑运算电路382对这些旗标信号flag[0]-flag[7]进行多次逻辑运算以产生一第一逻辑信号和多个第二逻辑信号，其中该第一逻辑信号的逻辑位准不同于这些第二逻辑信号的逻辑位准。该第二逻辑运算电路384用以根据逻辑运算的次数和该第一逻辑信号选择这些第二逻辑信号所对应的频率相位的其中之一，以产生该最终采样频率相位。
图9显示本发明一实施例的逻辑运算单元38的运作方式。在本实施例中，该第一逻辑运算电路382接收这些旗标信号flag[0]-flag[7]后，进行四次和运算(AND operation)以产生一逻辑″1″信号和多个逻辑″0″信号，每一逻辑信号对应个别的频率相位。接着，该第二逻辑运算电路384根据逻辑运算的次数(偶次数)，选择逻辑″1″信号位移2次后的逻辑″0″信号所对应的频率相位PH[5]为该最终取样频率相位。或者，在本发明另一实施例中，该第二逻辑运算电路384可能选择逻辑″1″信号位移1次或3次后的逻辑″0″信号所对应的频率相位PH[4]或PH[6]为该最终取样频率相位。
图10显示本发明又一实施例的逻辑运算单元38的运作方式。在本实施例中，该第一逻辑运算电路382接收这些旗标信号flag’[0]-flag’[7]后，进行五次和运算以产生一逻辑″1″信号和多个逻辑″0″信号。接着，该第二逻辑运算电路384根据逻辑运算的次数(奇次数)，以一无条件进位算法选择逻辑″1″信号位移3次后的逻辑″0″信号所对应的频率相位PH[5]为该最终取样频率相位。使用该无条件进位算法决定取样频率相位可增加数据位的建立时间(setup time)。或者，在本发明另一实施例中，该第二逻辑运算电路384根据逻辑运算的次数(奇次数)，以一无条件舍去算法选择逻辑″1″信号位移2次后的逻辑″0″信号所对应的频率相位PH[4]为该最终取样频率相位。使用该无条件舍去算法决定取样频率相位可增加数据位的维持时间(hold time)。
虽然本发明公开的实施例如上所述，这些实施例仅为例示说明之的的用，而不应被解释为对本发明实施的限制。在不脱离本发明的实质范围内，其他的改动或者变化，均属本发明的保护范围。

Claims (9)

1.一种串行数据流的取样频率选择模块，该串行数据流由多个位周期所组成，该取样频率选择模块包含：
一多组相位产生电路，用以产生一参考频率信号的多个不重迭的频率相位；
一相位选择电路，用以根据一相位选择信号自这些频率相位中选择一校正模式下的取样频率相位；
一取样电路，用以根据该相位选择电路所产生的取样频率相位对该串行数据流的这些位周期进行多次取样以产生多个取样值；
一比较单元，用以比较这些取样值与该串行数据流的位数据，以此更新该取样频率相位下的该相位选择信号和一旗标信号；以及
一逻辑运算单元，用以根据该比较单元所产生的多个对应个别取样频率相位的旗标信号以进行一逻辑运算，以此自这些频率相位中选择一正常运作模式下的取样频率相位。
2.根据权利要求1所述的取样频率选择模块，其中该比较单元包含：
一判断电路，用以判断该取样电路的取样值是否不同于该串行数据流的位数据，如果为是，产生一第一计数信号至一第一计数电路，如果为否，产生一第二计数信号至一第二计数电路；
该第一计数电路，用以根据该第一计数信号累加一计数值以产生一第一累加值；
一第一比较电路，用以在该第一累加值超过一第一阈值时，产生一第一比较信号；
该第二计数电路，用以根据该第二计数信号累加一计数值以产生一第二累加值；
一第二比较电路，用以在该第二累加值超过一第二阈值时，产生一第二比较信号；以及
一逻辑电路，用以根据该第一和该第二比较信号更新该旗标信号和该相位选择信号。
3.根据权利要求1所述的取样频率选择模块，其中该逻辑运算单元包含：
一第一逻辑运算电路，用以对多个的旗标信号进行多次逻辑运算以产生一第一逻辑信号和多个第二逻辑信号，其中该第一逻辑信号的逻辑位准不同于这些第二逻辑信号的逻辑位准，且每一逻辑信号对应个别的频率相位；以及
一第二逻辑运算电路，用以根据逻辑运算的次数和该第一逻辑信号选择这些第二逻辑信号所对应的频率相位的其中之一，以产生该正常运作模式下的该取样频率相位。
4.根据权利要求3所述的取样频率选择模块，其中这些逻辑运算为一和(AND)运算。
5.根据权利要求3所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为偶数时，选择该第一逻辑信号位移x/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
6.根据权利要求3所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为偶数时，选择该第一逻辑信号位移(x/2)+1次或(x/2)-1次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
7.根据权利要求3所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为奇数时，选择该第一逻辑信号位移(x-1)/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
8.根据权利要求3所述的取样频率选择模块，其中当该逻辑运算的次数为x次，且x为奇数时，选择该第一逻辑信号位移(x+1)/2次后的第二逻辑信号所对应的频率相位为该正常运作模式下的取样频率相位。
9.根据权利要求1所述的取样频率选择模块，其中该串行数据流的传送符合一点对点迷你型低电压差动信号通讯协议。
CN201110215211.3A 2011-04-19 2011-07-26 串行数据流的取样频率选择模块 Active CN102750246B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100113490A TWI436219B (zh) 2011-04-19 2011-04-19 串列資料流的取樣時脈選擇模組
TW100113490 2011-04-19

Publications (2)

Publication Number Publication Date
CN102750246A true CN102750246A (zh) 2012-10-24
CN102750246B CN102750246B (zh) 2015-01-28

Family

ID=47021343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110215211.3A Active CN102750246B (zh) 2011-04-19 2011-07-26 串行数据流的取样频率选择模块

Country Status (3)

Country Link
US (1) US8594263B2 (zh)
CN (1) CN102750246B (zh)
TW (1) TWI436219B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977062A (zh) * 2019-03-14 2019-07-05 建荣半导体（深圳）有限公司 一种软件实现串行数据接收的方法、装置及电子设备
CN110246451A (zh) * 2018-03-08 2019-09-17 瑞鼎科技股份有限公司 显示装置及电压校正方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469522B (zh) * 2011-01-06 2015-01-11 Raydium Semiconductor Corp 訊號電路
GB2498937A (en) * 2012-01-31 2013-08-07 Texas Instruments Ltd A high data rate SerDes receiver arranged to receive input from a low data rate SerDes transmitter
CN106612114B (zh) * 2015-10-21 2020-08-28 扬智科技股份有限公司 时脉恢复装置与时脉恢复方法
US11438199B1 (en) * 2021-05-18 2022-09-06 eTopus Technology Inc. Clock duty cycle calibration and phase calibration for high-speed transmitter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200740123A (en) * 2006-04-11 2007-10-16 Realtek Semiconductor Corp Methods for adjusting sampling clock of sampling circuit and related apparatuses
US20090219983A1 (en) * 2005-09-19 2009-09-03 Nxp B.V. Data communication circuit with equalization control
CN101576610A (zh) * 2009-05-27 2009-11-11 秦轲 一种在示波器中提高数据采样精度的装置和方法
CN101874379A (zh) * 2007-11-28 2010-10-27 三菱电机株式会社 比特识别电路
TW201040875A (en) * 2009-05-08 2010-11-16 Himax Tech Ltd Video processing system and method for calibrating a sampling phase

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544780B2 (ja) * 2001-05-24 2010-09-15 ルネサスエレクトロニクス株式会社 クロック制御回路
US7349509B2 (en) * 2004-04-21 2008-03-25 Kawasaki Lsi U.S.A., Inc. Multi rate clock data recovery based on multi sampling technique
JP5365323B2 (ja) * 2009-04-20 2013-12-11 ソニー株式会社 クロックデータリカバリ回路および逓倍クロック生成回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090219983A1 (en) * 2005-09-19 2009-09-03 Nxp B.V. Data communication circuit with equalization control
TW200740123A (en) * 2006-04-11 2007-10-16 Realtek Semiconductor Corp Methods for adjusting sampling clock of sampling circuit and related apparatuses
CN101874379A (zh) * 2007-11-28 2010-10-27 三菱电机株式会社 比特识别电路
TW201040875A (en) * 2009-05-08 2010-11-16 Himax Tech Ltd Video processing system and method for calibrating a sampling phase
CN101576610A (zh) * 2009-05-27 2009-11-11 秦轲 一种在示波器中提高数据采样精度的装置和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246451A (zh) * 2018-03-08 2019-09-17 瑞鼎科技股份有限公司 显示装置及电压校正方法
CN110246451B (zh) * 2018-03-08 2021-01-29 瑞鼎科技股份有限公司 显示装置及电压校正方法
CN109977062A (zh) * 2019-03-14 2019-07-05 建荣半导体（深圳）有限公司 一种软件实现串行数据接收的方法、装置及电子设备

Also Published As

Publication number Publication date
TWI436219B (zh) 2014-05-01
US8594263B2 (en) 2013-11-26
US20120269308A1 (en) 2012-10-25
CN102750246B (zh) 2015-01-28
TW201243612A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
CN102750246B (zh) 串行数据流的取样频率选择模块
JP6461018B2 (ja) 状態周期ごとに状態を変えるとともにデータのレーン間スキューおよびデータ状態遷移グリッチに
US20130187708A1 (en) Wide Input Bit-Rate, Power Efficient PWM Decoder
US8687752B2 (en) Method and apparatus for receiver adaptive phase clocked low power serial link
JP4652261B2 (ja) パラレル変換回路
TWI641232B (zh) 用於數位類比轉換器之低功率切換技術
US20130207702A1 (en) Edge selection techniques for correcting clock duty cycle
US20120250811A1 (en) Fast lock clock-data recovery for phase steps
CN110232886B (zh) 两级判决反馈均衡器和包括两级判决反馈均衡器的显示器
CN102447554B (zh) 过采样并行数据恢复方法和装置
KR101290192B1 (ko) 고속 듀티 사이클 보정 회로
US9054941B2 (en) Clock and data recovery using dual manchester encoded data streams
CA2562200A1 (en) Time-to-digital converter
CN101465723A (zh) 具有降低的延迟时间不确定性的收发器系统
CN105471437B (zh) 数据再生电路
JP5491454B2 (ja) パラレル−シリアル変換回路
US7505533B2 (en) Clock data recovery circuit with phase decision circuit
JP2013034087A (ja) シリアル通信用インターフェース回路及びパラレルシリアル変換回路
CN102754407A (zh) 在低等待时间串行互连架构中提供反馈回路
KR102002466B1 (ko) 디지털 카운터
TWI478542B (zh) 信號等化裝置及其方法
US8193953B1 (en) Data width scaler circuitry
US8774325B2 (en) Clock and data recovery circuits
JP2013017076A (ja) クロック再生回路
CN101854156B (zh) 时钟产生器、时钟产生方法、与移动通讯装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201027

Address after: Room 1501, No. 1168, South Renmin Road, Kunshan Development Zone, Suzhou City, Jiangsu Province

Patentee after: Kunshan ruichuangsin Electronics Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: Raydium Semiconductor Corp.

TR01 Transfer of patent right