CN102725962A - ∑-δ调制器 - Google Patents

Abstract

作为本发明的一实施方式提供一种∑-Δ调制器，其具备：积分电路，具有第一端子与第二端子，对通过所述第一端子供给的电压进行积分；第一DAC部，向所述第一端子或所述第二端子交替地供给第一电压，所述第一电压是向第一电阻的一端供给第一参考电压而在其另一端得到的电压；以及第二DAC部，向所述第二端子或所述第一端子交替地供给第二电压，所述第二电压是向第二电阻的一端供给第二参考电压而在其另一端得到的电压；当所述第一DAC部向所述第一端子供给所述第一电压时，所述第二DAC部向所述第二端子供给所述第二电压，当所述第一DAC部向所述第二端子供给所述第一电压时，所述第二DAC部向所述第一端子供给所述第二电压。

Description

∑-Δ调制器

技术领域

本发明涉及∑-Δ调制器。尤其，本发明涉及的∑-Δ调制器，例如可适当使用在将模拟信号转换成数字信号的A/D转换器上。另外，本发明还涉及用于∑-Δ调制器的D/A转换器。

背景技术

A/D转换器具有将传感器等输出的模拟数据转换成数字数据的功能。因此，A/D转换器发挥物理现象与数字电路之间的接口作用。A/D转换器在通信、医疗、测量等很多领域广泛使用，已被应用于便携式电话或电视等的无线设备、医疗设备、卫生设备、测量设备等中。

作为A/D转换器的构成之一，已知有使用∑-Δ调制器的A/D转换器（例如，专利文献1）。使用∑-Δ调制器的A/D转换器，具有如下特点：将输入信号与量化步长的差分通过积分电路进行积分而不断进行量化，从而抑制量化误差。通过使用这样的∑-Δ调制器，可利用较小芯片面积的半导体集成电路实现较高分辨率的A/D转换器。

图5表示使用现有∑-Δ调制器的A/D转换器的一个构成的电路图。图5所示的A/D转换器具有∑-Δ调制器5、滤波器9。

∑-Δ调制器5通过分别对极性被后述的数字信号ψ控制的参考电压+Vref及－Vref与输入电压+Vin及－Vin进行积分，并且将其量化，输出二进制（或多进制）数字信号ψ。

滤波器9是抽取（Decimation）滤波器等，对∑-Δ调制器5输出的数字信号ψ进行滤波或积分、平均化等处理，输出对应于输入电压+Vin及－Vin的数字信号。基于该数字信号ψ，如后述地确定切换参考电压+Vref和－Vref的定时。

∑-Δ调制器5具有积分电路10、第一DAC部34、第二DAC部54、比较器70。

积分电路10具有全差动放大器101、第一电容107、第二电容109、第一输入电阻103、第二输入电阻105。

全差动放大器101，作为输入端子具有非反相输入端子与反相输入端子，作为输出端子具有反相输出端子与非反相输出端子。另外，全差动放大器101的反相输出端子与非反相输出端子的电压作为积分结果，输出给比较器70。

第一电容107连接全差动放大器101的反相输出端子与非反相输入端子，将反相输出端子的信号反馈给非反相输入端子。另外，第二电容109连接全差动放大器101的非反相输出端子与反相输入端子，将非反相输出端子的信号反馈给反相输入端子。

比较器70参照未图示的采样时钟，与该采样时钟的跃迁定时同步地比较从全差动放大器101输出的两个积分结果，将其比较结果作为二进制数字信号ψ输出。

第一输入电阻103具有被供给输入电压+Vin的一端和连接在全差动放大器101的非反相输入端子上的另一端。另外，第二输入电阻105具有被供给输入电压－Vin的一端和连接在全差动放大器101的反相输入端子上的另一端。

第一DAC部34具有第一开关343、第二开关345、第一电阻341。向第一开关343的一端供给参考电压+Vref，其另一端连接于第一电阻341的一端。另外，向第二开关345的一端供给参考电压－Vref，其另一端连接于第一电阻341的一端。第一开关343根据数字信号ψ，切换导通状态与断开状态。另外，第二开关345根据数字信号ψ的反相信号，切换导通状态与断开状态。通过该第一开关343与第二开关345基于数字信号ψ进行互补动作，参考电压+Vref及－Vref基于数字信号ψ被反馈到积分电路10。

第二DAC部54具有第三开关543、第四开关545、第二电阻541。向第三开关543的一端供给参考电压－Vref，其另一端连接于第二电阻541的一端。另外，向第四开关545的一端供给参考电压+Vref，另一端连接于第二电阻541的一端。第三开关543根据数字信号ψ，切换导通状态与断开状态。另外，第四开关545根据数字信号ψ的反相信号，切换导通状态与断开状态。通过该第三开关543与第四开关545基于数字信号ψ进行互补动作，参考电压+Vref及-Vref基于数字信号ψ被反馈到积分电路10。

在先技术文献

专利文献

专利文献1：日本特开2006-333053号公报

发明内容

发明所要解决的问题

在图5所示的A/D转换器中，第一电阻341的一端的电压与第二电阻541的一端的电压，根据数字信号ψ在+Vref与－Vref之间变动。

然而，构成第一电阻341及第二电阻541的电阻元件具有寄生电容。例如，如图6的虚线所示，存在：寄生电容349，其在第一电阻341与接地电位等之间产生寄生电容；寄生电容549，其在第二电阻541与接地电位等之间产生寄生电容。

由于该寄生电容349，当第一电阻341的一端的电压在+Vref与－Vref之间变动时，寄生电容349发生过渡的电荷充放电。因此，当供给－Vref的电源电路的响应速度不足时，参考电压变动，积分电路的输出发生误差。这在第一电阻341的一端电位从－Vref向+Vref变动时也一样。另外，通过寄生电容549，在第二电阻541上也发生同样的现象。

对于这些问题，也可以考虑使电源电路的响应速度足够快的解决方法。然而，该解决方法，不仅导致电路规模变大，电源电路的功耗也增大。寄生电容与电阻自身所具有的电阻值会限制电阻的电位稳定为止所需的时间，因此也难以进行高速工作。

作为不增大电源电路的功耗与电路规模的解决方法，可以考虑在集成电路的外部配置分别连接于参考电压+Vref及－Vref的大容量电容的方法。然而，该解决方法由于需要大容量的电容，所以，在集成电路内部安装的情况下，若在同一集成电路上实现，则导致制造成本增加，若在集成电路的外部配置电容，则需要外接电容与用于连接它的外部管脚，同样增加成本。再者，由于经由外部管脚同参考电压+Vref及－Vref连接，所以寄生成分（寄生电感或寄生电阻等）的影响不可避免而限制高速工作，从而存在不能实现高速工作的情况。

另外，图5所示的A/D转换器中，第一电阻341与第二电阻541的电阻值的匹配精度，影响A/D转换器的性能。为了提高第一电阻341与第二电阻541的电阻值的匹配精度，需要增大电阻元件的面积。随着电阻元件面积的增大，电阻元件所具有的寄生电容也增大。因此，例如第一电阻341的一端电位从+Vref向－Vref变动时，第一电阻341的寄生电容与供给－Vref的电源电路之间的电荷的充放电进一步增加。为此，需要加大电源电路的过渡的电流供给能力，使功耗和电路规模增大。

解决问题的技术方案

作为本发明的一实施方式提供一种∑-Δ调制器，其具备：积分电路，具有第一端子与第二端子，对通过所述第一端子供给的电压进行积分；第一DAC部，向所述第一端子或所述第二端子交替地供给第一电压，所述第一电压是向第一电阻的一端供给第一参考电压而在其另一端得到的电压；以及第二DAC部，向所述第二端子或所述第一端子交替地供给第二电压，所述第二电压是向第二电阻的一端供给第二参考电压而在其另一端得到的电压；当所述第一DAC部向所述第一端子供给所述第一电压时，所述第二DAC部向所述第二端子供给所述第二电压，当所述第一DAC部向所述第二端子供给所述第一电压时，所述第二DAC部向所述第一端子供给所述第二电压。

另外，作为本发明的一实施方式提供一种∑-Δ调制器，其具备：积分电路，具有第一端子与第二端子，对通过所述第一端子与所述第二端子供给的各电压进行积分；第一DAC部，向所述第一端子交替地供给第一电压和第二电压，所述第一电压是向第一电阻的一端供给第一参考电压而在其另一端得到的电压，所述第二电压是向第二电阻的一端供给第二参考电压而在其另一端得到的电压；第二DAC部，向所述第二端子交替地供给第三电压和第四电压，所述第三电压是向第三电阻的一端供给所述第二参考电压而在其另一端得到的电压，所述第四电压是向第四电阻的一端供给所述第一参考电压而在其另一端得到的电压；第一开关，连接在所述第二电阻的所述另一端与所述第四电阻的所述另一端之间，处于导通状态或断开状态；第二开关，连接在所述第一电阻的所述另一端与所述第三电阻的所述另一端之间，处于导通状态或断开状态；当所述第一DAC部向所述第一端子供给所述第一电压时，所述第二DAC部向所述第二端子供给所述第三电压，所述第一开关处于导通状态，所述第二开关处于断开状态；当所述第一DAC部向所述第一端子供给所述第二电压时，所述第DAC部向所述第二端子供给所述第四电压，所述第一开关处于断开状态，所述第二开关处于导通状态。

发明效果

本发明涉及的∑-Δ调制器同现有的∑-Δ调制器相比，能够使电源电路小型化且降低功耗。另外，本发明涉及的∑-Δ调制器比现有的∑-Δ调制器更适用于高速工作。

附图说明

图1是使用本发明的实施方式1涉及的∑-Δ调制器而构成的A/D转换器的电路图。

图2是使用作为本发明的实施方式1的实施例的∑-Δ调制器而构成的A/D转换器的电路图。

图3是使用本发明的实施方式2涉及的∑-Δ调制器而构成的A/D转换器的电路图。

图4是使用本发明的实施方式3涉及的∑-Δ调制器而构成的A/D转换器的电路图。

图5是使用现有∑-Δ调制器的A/D转换器的电路图。

图6是使用现有∑-Δ调制器的A/D转换器的电路图。

附图标记说明

1：∑-Δ调制器                10：积分电路

103：第一输入电阻             105：第二输入电阻

30：第一DAC部                 50：第DAC部

101：全差动放大器             107：第一电容

109：第二电容                 301：第一开关

303：第二开关                 501：第三开关

503：第四开关                 305：第一电阻

505：第二电阻                 70：比较器

9：滤波器

具体实施方式

下面，将用于实施本发明的方式作为实施方式进行说明。还有，不能解释为本发明仅限于下面的实施方式，通过进行各种变形，例如，可作为高阶的∑-Δ调制器实施。在附图中，对相同或类似作用、特性的元件等标注了相同标记。但是，标注了不同标记的构成部分，并不一定表示具有不同作用、特性。

（实施方式1）

图1是表示使用本发明的实施方式1涉及的∑-Δ调制器而构成的A/D转换器的电路图。图1所示的A/D转换器具有∑-Δ调制器1、滤波器9。

∑-Δ调制器1分别对极性被数字信号ψ控制的第一参考电压+Vref及第二参考电压－Vref和输入电压+Vin及－Vin进行积分，通过将其量化，输出二进制（或多进制）数字信号ψ。∑-Δ调制器1具有积分电路10、比较器70、第一DAC部30、第二DAC部50。

积分电路10具有全差动放大器101、第一电容107、第二电容109、第一输入电阻103、第二输入电阻105。

全差动放大器101，作为输入端子具有非反相输入端子与反相输入端子，作为输出端子具有反相输出端子与非反相输出端子。

第一电容107连接在全差动放大器101的反相输出端子与非反相输入端子上，将反相输出端子的信号反馈给非反相输入端子。第二电容109连接在全差动放大器101的非反相输出端子与反相输入端子上，将非反相输出端子的信号反馈给反相输入端子。

第一输入电阻103的一端与第二输入电阻105的一端，作为积分电路10的两个输入端子。另外，向全差动放大器101的反相输出端子与非反相输出端子输出的信号的电压，作为积分结果输出给比较器70。

第一输入电阻103的一端被供给输入电压+Vin，另一端连接在全差动放大器101的非反相输入端子上。另外，第二输入电阻105的一端被供给输入电压－Vin，另一端连接在全差动放大器101的反相输入端子上。还有，优选第一输入电阻103的电阻值与第二输入电阻105的电阻值相同。

第一DAC部30向设于积分电路10中的全差动放大器101的两个输入端子交替地供给第一电压，该第一电压是向第一电阻305的一端供给第一参考电压时在其另一端得到的电压。换言之，向第一电阻305的一端供给第一参考电压。而且，第一电阻305的另一端交替连接到设于积分电路10中的全差动放大器101的两个输入端子上。例如，若数字信号ψ为“H”，第一DAC部30将在第一电阻305的另一端得到的电压供给设于积分电路10中的全差动放大器101的一个输入端子，向另一个输入端不供给。另外，若数字信号ψ为“L”，将在第一电阻305的另一端得到的电压供给设于积分电路10中的全差动放大器101的另一个输入端子，向另一个输入端子不供给。

还有，向第一电阻305的一端供给第一参考电压时在其另一端得到的电压（第一电压），是第一参考电压与第二参考电压之间的大致中间的电压值。

具体地说，例如，第一DAC部30具有第一开关301、第二开关303、第一电阻305。向第一电阻305的一端供给第一参考电压，其另一端连接在第一开关301的一端和第二开关303的一端上。第一开关301的另一端连接在全差动放大器101的非反相输入端子上。另外，第二开关303的另一端连接在全差动放大器101的反相输入端子上。即，第一开关301设在向非反相输入端子供给第一电压的布线上。另外，第二开关303设在向反相输入端子供给第一电压的布线上。因此，第一开关301控制向非反相输入端子的第一电压的供给。第二开关303控制向反相输入端子的第一电压的供给。

第一开关301的另一端与全差动放大器101的非反相输入端子的连接电阻，优选比第一电阻305的电阻值小。另外，第二开关303的另一端与全差动放大器101的反相输入端子的连接电阻，优选比第一电阻305的电阻值小。第一开关301与第二开关303的各导通阻抗，一般具有非线性，所以为了降低非线性的影响，优选比第一电阻305的电阻值小。

当第一开关301处于导通状态时，第二开关303处于断开状态。另外，当第一开关301处于断开状态时，第二开关303处于导通状态。即，第一开关301与第二开关303的状态是互补的。例如，第一开关301根据数字信号ψ，在导通状态与断开状态之间切换时，第二开关303根据数字信号ψ的反相信号，在导通状态与断开状态之间切换。

第二DAC部50向全差动放大器101的两个输入端子交替地供给第二电压，该第二电压是向第二电阻505的一端供给第二参考电压时在其另一端得到的电压。换言之，向第二电阻505的一端供给第二参考电压。并且，第二电阻505的另一端交替连接在全差动放大器101的两个输入端子上。

但是，当第一DAC部30向全差动放大器101的一个输入端子供给第一电压时，第二DAC部50向全差动放大器101的另一个输入端子供给第二电压。另外，当第一DAC部30向全差动放大器101的另一个输入端子供给第一电压时，第二DAC部50向全差动放大器101的一个输入端子供给第二电压。即，第一DAC部30和第二DAC部50被控制成不能同时向全差动放大器101的同一输入端子供给第一电压和第二电压。例如，若数字信号ψ为“H”，第一DAC部30将在第一电阻305的另一端得到的电压供给全差动放大器101的一个输入端子，向另一个输入端不供给。另外，若数字信号ψ为“L”，第一DAC部30将在第一电阻305的另一端得到的电压供给全差动放大器101的另一个输入端子，向一个输入端子不供给。

具体地说，例如第二DAC部50具有第三开关501、第四开关503、第二电阻505。向第二电阻505的一端供给参考电压－Vref，其另一端连接在第三开关501的一端和第四开关503的一端上。第三开关501的另一端连接在全差动放大器101的反相输入端子上。另外，第四开关503的另一端连接在全差动放大器101的非反相输入端子上。即，第三开关501设在向反相输入端子供给第二电压的布线上。另外，第四开关503设在向非反相输入端子供给第二电压的布线上。因此，第三开关501控制向反相输入端子的第二电压的供给。第四开关503控制向非反相输入端子的第二电压的供给。

第三开关501的另一端与全差动放大器101的反相输入端子的连接电阻，优选比第二电阻505的电阻值小。另外，第四开关503的另一端与全差动放大器101的非反相输入端子的连接电阻，优选比第二电阻505的电阻值小。与上述的第一开关301及第二开关303相同，第三开关501与第四开关503的各导通阻抗一般具有非线性，所以为了降低非线性的影响，优选比第二电阻小。

当第三开关501处于导通状态时，第四开关503处于断开状态。另外，当第三开关501处于断开状态时，第四开关503处于导通状态。即，第三开关501与第四开关503的状态是互补的。

另外，当第一开关301处于导通状态时，第三开关501也处于导通状态。另外，当第一开关301处于断开状态时，第三开关501也处于断开状态。即，第一开关301与第三开关501同步。

同样地，第二开关303与第四开关503同步。例如，第三开关501根据数字信号ψ在导通状态与断开状态之间切换时，第四开关503根据数字信号ψ的反相信号在导通状态与断开状态之间切换。因此，若第三开关501处于导通状态，第四开关503处于断开状态。另外，若第三开关501处于断开状态，第四开关503处于导通状态。

还有，优选第一电阻305的电阻值与第二电阻505的电阻值相同。

根据这种构成，通过向第一电阻305的一端供给第一参考电压+Vref，将在其另一端得到的电压（第一电压）交替地供给全差动放大器101的非反相输入端子与反相输入端子。另外，通过向第二电阻505的一端供给第二参考电压－Vref，将在其另一端得到的电压（第二电压）交替地供给全差动放大器101的非反相输入端子与反相输入端子。此时，向全差动放大器101的非反相输入端子供给第一电压时，向全差动放大器101的反相输入端子供给第二电压。另外，向全差动放大器101的反相输入端子供给第一电压时，向全差动放大器101的非反相输入端子供给第二电压。

全差动放大器101的非反相输入端子与反相输入端子被虚拟接地，所以非反相输入端子的电压与反相输入端子的电压大致相等。因此，即使向全差动放大器101的非反相输入端子与反相输入端子交替供给第一电压，第一电阻305的另一端的电压也几乎恒定。另外，向第一电阻305的一端供给参考电压+Vref。因此，即使第一DAC部30将第一电压的供给从设在积分电路10中的全差动放大器101的两个输入端子中的一个切换到另一个，第一电阻305两端的电压几乎保持恒定。因此，即使第一电阻305具有寄生电容，也能够使寄生电容对电源电路产生的影响比现有技术小。因此，即使将用于供给参考电压+Vref的电源电路的响应速度和功耗、以及面积做得比现有的小，也能够防止参考电压+Vref的变动加大。另外，还可以增加数字信号ψ的每单位时间的跃迁次数，能够实现高速工作。

同样地，即使向全差动放大器101的反相输入端子与非反相输入端子交替供给第二电压，第二电阻505的另一端的电压也几乎恒定。另外，向第二电阻505的一端供给参考电压－Vref。因此，即使第二DAC部50将第二电压的供给从设在积分电路10中的全差动放大器101的两个输入端子中的一个切换到另一个，第二电阻505两端的电压几乎保持恒定。因此，即使第二电阻505具有寄生电容，也能够使该寄生电容对电源电路产生的影响比现有技术小。因此，即使将用于供给参考电压－Vref的电源电路的响应速度和功耗、以及面积做得比现有的小，也能够防止参考电压－Vref的变动加大。另外，还可以增加信号ψ的每单位时间的跃迁次数，从而能够实现高速工作。

（实施方式1的变形例）

图2是表示使用图1所示的本实施方式的实施例涉及的∑-Δ调制器而构成的A/D转换器的电路图。在图2中，图1所示的第一开关301、第二开关303、第三开关501、第四开关503，分别用晶体管321、晶体管323、晶体管521、晶体管523实现。

作为晶体管321、晶体管323、晶体管521、晶体管523优选使用nMOS（但是，根据电位水平也有优选pMOS的情况）。通过由nMOS形成，开关的导通阻抗下降，由此，开关可变小。再者，随着开关变小，寄生电容减少，所以，能够降低作为产生积分电路的输出误差的主要原因的馈通（feedthrough）或电荷注入的影响，可实现高速的工作。另外，作为晶体管321、晶体管323、晶体管521、晶体管523，也可以使用pMOS。

在本变形例中，当晶体管321及晶体管323的导通阻抗比第一电阻及第二电阻的电阻值足够小的情况下，由于它们的源极及漏极电压几乎相同，所以晶体管321及晶体管323各自处于导通状态时的电阻几乎相同。由此，能够使晶体管321处于导通状态时的从第一电阻305的一端至全差动放大器101的非反相输入端子的电阻抗，与晶体管323处于导通状态时的从第一电阻305的一端至全差动放大器101的反相输入端子的电阻抗几乎相等。

同样，能够使晶体管521处于导通状态时的从第二电阻505的一端至全差动放大器101的反相输入端子的电阻抗，与晶体管523处于导通状态时的从第一电阻305的一端至全差动放大器101的非反相输入端子的电阻抗大致相同。由此，能够提高供给第一参考电压的电源电路与非反相输入端子之间的电阻抗、供给第一参考电压的电源电路与反相输入端子之间的电阻抗、供给第二参考电压的电源电路与非反相输入端子之间的电阻抗、以及供给第二参考电压的电源电路与反相输入端子之间的电阻抗的匹配精度。

另外，如果向全差动放大器的非反相输入端子供给参考电压的晶体管321与晶体管523中的一个处于导通状态，则另一个处于断开状态，因此，开关的馈通与电荷注入（Charge Injection）在晶体管321与晶体管523之间被抵消，从而能够降低影响。同样地，如果向全差动放大器的反相输入端子供给参考电压的晶体管323与晶体管521中的一个处于导通状态，则另一个处于断开状态，因此，能够降低开关的馈通与电荷注入的影响，有助于实现高精度化。

还有，能够将晶体管321与晶体管523分别作为由nMOS及pMOS的并联连接构成的CMOS开关而构成。该情况下，分别向构成一组CMOS开关的nMOS和pMOS的栅极输入的控制信号成为互补的极性。另外，能够将晶体管323与晶体管521分别作为由nMOS及pMOS的并联连接构成的CMOS开关而构成。

如上所述，根据本实施方式，能够将被供给参考电压的电阻的寄生电容所引起的充放电对电源电路产生的影响，降低到比现有技术小。由此，即使将电源电路的响应速度、功耗、面积做成比现有的小，也能够防止参考电压的变动加大，提供能够实现更高速工作的∑-Δ调制器。

（实施方式2）

图3是表示使用本发明的实施方式2涉及的∑-Δ调制器而构成的A/D转换器的电路图。图3所示的A/D转换器具有∑-Δ调制器3、滤波器9。

∑-Δ调制器3分别对利用参考电压+Vref及－Vref和输入电压+Vin及－Vin得到的电压进行积分，并输出数字信号。∑-Δ调制器3具有积分电路10、DAC部40。另外，DAC部40具有第一DAC部和第二DAC部。

在此，第一~第四电压定义如下。向第一电阻413的一端供给第一参考电压（+Vref）时，在其另一端得到的电压定义为第一电压。向第二电阻417的一端供给第二参考电压（－Vref）时，在其另一端得到的电压定义为第二电压。向第三电阻419的一端供给第二参考电压时，在其另一端得到的电压定义为第三电压。向第四电阻415的一端供给第一参考电压时，在其另一端得到的电压定义为第四电压。

此时，第一DAC部向设在积分电路10中的全差动放大器101的一个输入端子交替地供给第一电压和第二电压。另外，第二DAC部向设在积分电路10中的全差动放大器101的另一个输入端子交替地供给第三电压和第四电压。并且，当第一DAC部向设在积分电路10中的全差动放大器101的一个输入端子供给第一电压时，第二DAC部向设在积分电路10中的全差动放大器101的另一个输入端子供给第三电压。另外，当第一DAC部向设在积分电路10中的全差动放大器101的一个输入端子供给第二电压时，第二DAC部向设在积分电路10中的全差动放大器101的另一个输入端子供给第四电压。

当第一DAC部向全差动放大器101的一个输入端子供给第一电压时，第一开关409连接第二电阻417的另一端与第四电阻415的另一端；当第一DAC部向全差动放大器101的一个输入端子供给第二电压时，第一开关409不连接第二电阻417的另一端与第四电阻415的另一端。

当第一DAC部向全差动放大器101的一个输入端子供给第一电压时，第二开关411不连接第一电阻413的另一端与第三电阻419的另一端；当第一DAC部向全差动放大器101的一个输入端子供给第二电压时，第二开关411连接第一电阻413的另一端与第三电阻419的另一端。

如图3所示，第一DAC部具有第三开关401、第四开关405、第一电阻413、第二电阻417。另外，如图3所示，第二DAC部具有第五开关403、第六开关407、第三电阻419、第四电阻415。

向第一电阻413的一端供给第一参考电压（+Vref）。第一电阻413的另一端连接在第三开关401的一端与第二开关411的一端上。向第二电阻417的一端供给第二参考电压（－Vref）。第二电阻417的另一端连接在第四开关405的一端与第一开关409的一端上。向第三电阻419的一端供给第二参考电压。第三电阻419的另一端连接在第五开关403的一端与第二开关411的另一端上。向第四电阻415的一端供给第一参考电压。第四电阻415的另一端连接在第六开关407的一端与第一开关409的另一端上。

即，第三开关401设在向非反相输入端子供给第一电压的布线上。第四开关405设在向非反相输入端子供给第二电压的布线上。第五开关403设在向反相输入端子供给第三电压的布线上。第六开关407设在向反相输入端子供给第四电压的布线上。因此，第三开关401控制向非反相输入端子的第一电压的供给。另外，第四开关405控制向非反相输入端子的第二电压的供给。另外，第五开关403控制向反相输入端子的第三电压的供给。第六开关407控制向反相输入端子的第四电压的供给。

还有，第三开关401的另一端与非反相输入端子之间的连接电阻，优选比第一电阻413的电阻值小。第四开关405的另一端与非反相输入端子之间的连接电阻，优选比第二电阻417的电阻值小。第五开关403的另一端与反相输入端子之间的连接电阻，优选比第三电阻419的电阻值小。第六开关407的另一端与反相输入端子之间的连接电阻，优选比第四电阻415的电阻值小。第三开关401、第四开关405、第五开关403及第六开关407的各导通阻抗通常具有非线性，为了降低非线性的影响，所以优选开关的导通阻抗要小。

此时，当第三开关401处于导通状态时，第四开关405处于断开状态，第五开关403处于导通状态，第六开关407处于断开状态，第一开关409处于导通状态，第二开关411处于断开状态。另外，当第三开关401处于断开状态时，第四开关405处于导通状态，第五开关403处于断开状态，第六开关407处于导通状态，第一开关409处于断开状态，第二开关411处于导通状态。

还有，优选第一电阻413的电阻值与第三电阻419的电阻值相同。另外，优选第二电阻417的电阻值与第四电阻415的电阻值相同。另外，优选第一电阻413、第三电阻419、第二电阻417及第四电阻415的电阻值全都相同。

例如，第三开关401根据数字信号ψ在导通状态与断开状态之间进行切换时，第四开关405根据数字信号ψ的反相信号在导通状态与断开状态之间进行切换。

另外，第五开关403根据数字信号ψ在导通状态与断开状态之间进行切换时，第六开关407根据数字信号ψ的反相信号在导通状态与断开状态之间进行切换。因此，第三开关401与第五开关403同步，第四开关405与第六开关407同步。但是，第三开关401与第四开关405是互补的关系。另外，第五开关403与第六开关407也是互补的关系。如此地，通过所有开关同步地工作，第一参考电压及第二参考电压被反馈给积分电路。

如图3所示，第一开关409的一端连接在第二电阻417的另一端，其另一端连接在第四电阻415的另一端。另外，第二开关411的一端连接在第一电阻413的另一端，其另一端连接在第三电阻419的一端。第一开关409根据信号ψ在导通状态与断开状态之间进行切换时，第二开关411根据信号ψ的反相信号在导通状态与断开状态之间进行切换。因此，第一开关409与第二开关411是互补的关系。另外，第一开关409的状态可以成为与第三开关401和第五开关403相同的状态。同样，第二开关411的状态可以成为与第四开关405和第六开关407相同的状态。

在本实施方式中，当第三开关401与第五开关403处于导通状态时，第四开关405与第六开关407处于断开状态。另外，第一开关409处于导通状态。第二开关411处于断开状态。因此，在该状态下，第二电阻417的另一端与第四电阻415的另一端连接，它们的另一端的电压成为+Vref与－Vref的中间电压。另外，全差动放大器101的非反相输入与反相输入通过虚拟接地成为大致相等的电压，所以第一电阻413的另一端的电压与第三电阻419的另一端的电压也成为+Vref与－Vref的中间电压。

另一方面，当数字信号ψ的逻辑发生变化，第三开关401与第五开关403处于断开状态时，第四开关405与第六开关407处于导通状态。另外，第一开关409处于断开状态。第二开关411处于导通状态。因此，第一电阻413的另一端的电压与第三电阻419的另一端的电压成为+Vref与－Vref的中间电压。另外，第二电阻417的另一端的电压与第四电阻415的另一端的电压，也通过虚拟接地成为+Vref与－Vref的中间电压。

因此，在本实施方式中，即使因数字信号ψ的逻辑变化而发生第一~第六开关的导通状态与断开状态的切换，第一~第四电阻的另一端的电压也与切换前的电位大致相同，因此保持+Vref与－Vref的中间电压。

即，能够减小第一~第四电阻的另一端的电压变化。因此，能够使由寄生电容产生的在第一~第四电阻与电源电路中移动的电荷量比现有技术少。因此，即使第一~第四电阻具有寄生电容，也能够将寄生电容对电源电路产生的影响降低到比现有技术小。由此，即使将电源电路的电容做得比现有的小，也能够防止参考电压的变动加大，提供可实现更高速工作的∑-Δ调制器。

还有，如实施方式1中说明的那样，第一~第六开关可使用晶体管构成。另外，作为这些晶体管可使用nMOS或pMOS。另外，第一开关409及第二开关411的导通阻抗，较佳的是第三开关401、第五开关403、第四开关405、第六开关407的导通阻抗的两倍。或者，较佳的是，第一开关409及第二开关411是将与第三开关401、第五开关403、第四开关405、第六开关407相同的开关串联两个的结构。这是由于，可根据开关的特性使电阻两端出现的电压相等，而且，能够使电荷注入或馈通的影响相抵消而变小。

（实施方式3）

图4是表示使用本发明的实施方式3涉及的∑-Δ调制器构成的A/D转换器的电路图。在图4中示出电路图的A/D转换器具有∑-Δ调制器4、滤波器9。在此，∑-Δ调制器4输出的积分值为一个，比较器70用于比较该积分值与规定电压。

∑-Δ调制器4利用参考电压+Vref、－Vref对从输入电压+Vref得到的电压进行积分，并输出数字信号ψ。∑-Δ调制器4具有积分电路20、DAC部60。

积分电路20具有差动放大器201和电容207。差动放大器201作为输入端子具有非反相输入端子与反相输入端子。电容207连接在差动放大器201上，以便将差动放大器201输出的信号反馈到反相输入端子。

输入电阻205的一端被供给输入电压Vin，另一端连接在差动放大器201的反相输入端子。

DAC部60具有第一DAC部与第二DAC部。第一DAC部向设在积分电路20中的差动放大器201的两个输入端子交替地供给第一电压，该第一电压是向第一电阻609的一端供给第一参考电压（+Vref）时在其另一端得到的电压。另外，第二DAC部向设在积分电路20中的差动放大器201的两个输入端子交替地供给第二电压，该第二电压是向第二电阻611的一端供给第二参考电压（－Vref）时在其另一端得到的电压。但是，第一DAC部与第二DAC部被控制成向积分电路20的不同输入端子供给第一电压与第二电压。

作为第一DAC部的具体结构，有具备第一开关601、第二开关607、第一电阻609的结构。另外，作为第二DAC部的具体结构，有具备第三开关603、第四开关605、第二电阻611的结构。

向第一电阻609的一端供给参考电压+Vref。第一电阻609的另一端连接在第一开关601的一端与第二开关607的一端。向第二电阻611的一端供给参考电压－Vref。第二电阻611的另一端连接在第三开关603的一端与第四开关605的一端。还有，优选第一电阻609的电阻值与第二电阻611的电阻值相同。

第一开关601的另一端连接在差动放大器201的反相输入端子。第二开关607的另一端连接在差动放大器201的非反相输入端子。第三开关603的另一端连接在差动放大器201的反相输入端子。第四开关605的另一端连接在差动放大器201的非反相输入端子。第一开关601的另一端与差动放大器201的反相输入端子的连接电阻、以及第二开关607的另一端与差动放大器201的非反相输入端子的连接电阻的电阻值，优选比第一电阻609小。第三开关603的另一端与差动放大器201的反相输入端子的连接电阻、以及第四开关605的另一端与差动放大器201的非反相输入端子的连接电阻的电阻值，优选比第二电阻611小。第一开关601、第二开关607、第三开关603及第四开关605的导通阻抗通常具有非线性，因此，为了降低非线性的影响，优选开关的导通阻抗要小。

因此，第一开关601设在向反相输入端子供给第一电压的布线上。由此，第一开关601控制向反相输入端子的第一电压的供给。另外，第三开关603设在向反相输入端子供给第二电压的布线上。由此，第三开关603控制向反相输入端子的第二电压的供给。

第一开关601例如根据数字信号ψ在导通状态与断开状态之间进行切换时，第二开关607根据数字信号ψ的反相信号在导通状态与断开状态之间进行切换。因此，第一开关601与第二开关607是互补的关系。

另外，当第三开关603根据数字信号ψ的反相信号在导通状态与断开状态之间进行切换时，第四开关605根据数字信号ψ在导通状态与断开状态之间进行切换。因此，第三开关603与第四开关605是互补的关系。另外，第三开关603与第一开关601是互补的关系。第四开关605与第二开关607是互补的关系。

在本实施方式中，当第一开关601与第四开关605处于导通状态时，第三开关603与第二开关607处于断开状态。因此，第二电阻611的另一端的电压与差动放大器201的非反相输入端子的电压相同。通过虚拟接地，第二电阻611的另一端的电压与差动放大器201的反相输入端子的电压大致相等。结果，第二电阻611的另一端的电压与第一电阻609的另一端的电压大致相等。

另一方面，若数字信号ψ的逻辑发生变化使第一开关601与第四开关605处于断开状态，则第二开关607与第三开关603处于导通状态。因此，在这种情况下，第二电阻611的另一端的电压也与差动放大器201的反相输入端子的电压大致相等，通过虚拟接地，与差动放大器201的非反相输入端子的电压大致相等。结果，第二电阻611的另一端的电压与第一电阻609的另一端的电压几乎相等。

因此，在本实施方式中，与实施方式2相同地保持了第一电阻609的另一端与第二电阻611的另一端的电压几乎相等的状态。因此，能够使伴随电阻的寄生成分在第一电阻609及第二电阻611与电源电路之间移动的电荷量变小。因此，即使第一电阻609与第二电阻611具有寄生电容，也能够使那些寄生电容对电源电路产生的影响比现有技术小。所以，即使将供给参考电压+Vref及－Vref的电源电路的响应速、功耗、以及面积作成比现有的小，也能够防止参考电压的变动加大。另外，还可以增加数字信号ψ的每单位时间的跃迁次数，可实现高速工作。

Claims (6)

1.一种∑-Δ调制器，具备：

积分电路，具有第一端子与第二端子，对通过所述第一端子供给的电压进行积分；

第一DAC部，向所述第一端子或所述第二端子交替地供给第一电压，所述第一电压是向第一电阻的一端供给第一参考电压而在其另一端得到的电压；以及

第二DAC部，向所述第二端子或所述第一端子交替地供给第二电压，所述第二电压是向第二电阻的一端供给第二参考电压而在其另一端得到的电压；

当所述第一DAC部向所述第一端子供给所述第一电压时，所述第二DAC部向所述第二端子供给所述第二电压，当所述第一DAC部向所述第二端子供给所述第一电压时，所述第二DAC部向所述第一端子供给所述第二电压。

2.根据权利要求1所述的∑-Δ调制器，其中，

所述第一DAC部具有：

第一开关，设在向所述第一端子供给所述第一电压的布线上；以及

第二开关，设在向所述第二端子供给所述第一电压的布线上；

所述第二DAC部具有：

第三开关，设在向所述第二端子供给所述第二电压的布线上；以及

第四开关，设在向所述第一端子供给所述第二电压的布线上；

当所述第一开关处于导通状态时，所述第二开关处于断开状态，所述第三开关处于导通状态，所述第四开关处于断开状态；

当所述第一开关处于断开状态时，所述第二开关处于导通状态，所述第三开关处于断开状态，所述第四开关处于导通状态。

3.根据权利要求2所述的∑-Δ调制器，其中，

所述第一开关和所述第三开关，分别由同步的第一信号被供给至栅电极的晶体管构成；

所述第二开关和所述第四开关，分别由与所述第一信号反相的第二信号被供给至栅电极的晶体管构成。

4.根据权利要求3所述的∑-Δ调制器，其中，

所述晶体管是nMOS晶体管。

5.根据权利要求1所述的∑-Δ调制器，其中，

所述积分电路具有：

差动放大器，具有作为输入端子的非反相输入端子及反相输入端子和输出端子；

以及电容，将所述输出端子的信号反馈给所述非反相输入端子；

所述第一端子是所述非反相输入端子，所述第二端子是所述反相输入端子。

6.一种∑-Δ调制器，具备：

积分电路，具有第一端子与第二端子，对通过所述第一端子与所述第二端子供给的各电压进行积分；

第一DAC部，向所述第一端子交替地供给第一电压和第二电压，所述第一电压是向第一电阻的一端供给第一参考电压而在其另一端得到的电压，所述第二电压是向第二电阻的一端供给第二参考电压而在其另一端得到的电压；

第二DAC部，向所述第二端子交替地供给第三电压和第四电压，所述第三电压是向第三电阻的一端供给所述第二参考电压而在其另一端得到的电压，所述第四电压是向第四电阻的一端供给所述第一参考电压而在其另一端得到的电压；

第一开关，连接在所述第二电阻的所述另一端与所述第四电阻的所述另一端之间，处于导通状态或断开状态；

第二开关，连接在所述第一电阻的所述另一端与所述第三电阻的所述另一端之间，处于导通状态或断开状态；

当所述第一DAC部向所述第一端子供给所述第一电压时，所述第二DAC部向所述第二端子供给所述第三电压，所述第一开关处于导通状态，所述第二开关处于断开状态；

当所述第一DAC部向所述第一端子供给所述第二电压时，所述第二DAC部向所述第二端子供给所述第四电压，所述第一开关处于断开状态，所述第二开关处于导通状态。

Images