CN102714501A - 倍频器和产生倍频信号的方法 - Google Patents
倍频器和产生倍频信号的方法 Download PDFInfo
- Publication number
- CN102714501A CN102714501A CN2012800001766A CN201280000176A CN102714501A CN 102714501 A CN102714501 A CN 102714501A CN 2012800001766 A CN2012800001766 A CN 2012800001766A CN 201280000176 A CN201280000176 A CN 201280000176A CN 102714501 A CN102714501 A CN 102714501A
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency
- transmission line
- signal
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
- H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
- Amplitude Modulation (AREA)
Abstract
本发明提供了一种倍频器和产生倍频信号的方法。该倍频器包括:第一阶跃传输电路,接收第一差分信号的第一信号;第二阶跃传输电路,接收第一差分信号的第二信号,第一阶跃传输电路和第二阶跃传输电路将第一差分信号的第一信号和第一差分信号的第二信号进行叠加处理,得到第一倍频信号;第一反向阶跃电路,用于与第一阶跃传输电路反向接地耦合,靠近第一阶跃传输电路输出端的一端接地;第二反向阶跃电路,用于与第二阶跃传输电路反向接地耦合,靠近第二阶跃传输电路输出端的一端接地,其中第一反向阶跃电路的另一端和第二反向阶跃电路的另一端叠加输出第二倍频信号。本发明可以通过与两路阶跃传输电路分别反向接地耦合的两路反向阶跃电路实现倍频器的差分信号输出。
Description
技术领域
本发明实施例涉及电子技术领域,并且更具体地,涉及一种倍频器和产生倍频信号的方法。
背景技术
随着无线通信高速、高流量的需求,通信系统的工作频率越来越高,工作带宽也越来越大。系统中工作频率高的本振频率源面临着巨大的挑战,因此,为提升频率源的工作频段,倍频器(特别是具有易构特点的倍频器)被广泛应用。然而,传统的倍频器存在偶次谐波无法抑制的问题。
已经提出了一种方案采用分离元件设计的倍频器。这种倍频器是一种双端输入、单端输出的频率合成电路。每条支路传输线的电长度为其基准工作频率所对应二分之一波长整数倍。通过调整传输线的电长度,以及输出负载对应的谐振点,使得整个电路工作于基准工作频率的倍频,从而实现频率合成。
然而,现有的倍频器只能输出一路倍频信号,不能实现差分信号输出。
发明内容
本发明实施例提供一种倍频器和产生倍频信号的方法,能够实现倍频器的差分信号输出。
一方面,提供了一种倍频器,包括:第一阶跃传输电路,用于接收输入端第一差分信号的第一信号;第二阶跃传输电路,用于接收输入端第一差分信号的第二信号,其中第一阶跃传输电路和第二阶跃传输电路将第一差分信号的第一信号和第一差分信号的第二信号进行叠加处理,得到输出端第一倍频信号,第一倍频信号的频率是第一差分信号的频率的2*N倍,N为大于等于1的整数;第一反向阶跃电路,用于与第一阶跃传输电路反向接地耦合,靠近第一阶跃传输电路输出端的一端接地;第二反向阶跃电路,用于与第二阶跃传输电路反向接地耦合,靠近第二阶跃传输电路输出端的一端接地,其中第一反向阶跃电路的另一端和第二反向阶跃电路的另一端叠加输出第二倍频信号,第二倍频信号的频率是第一差分信号的频率的2*N倍,第一倍频信号和第二倍频信号为第二差分信号。
一方面,提供了一种倍频器,其特征在于,包括:第一阶跃传输电路,用于接收输入端第一差分信号的第一信号;第二阶跃传输电路,用于接收输入端第一差分信号的第二信号;第一阶跃传输电路和第二阶跃传输电路将第一差分信号的第一信号和第一差分信号的第二信号进行叠加处理,得到输出端第一倍频信号,第一倍频信号的频率是第一差分信号的频率的2*N倍,N为大于等于1的整数;第一组开路支节,第一组开路支节一端与第一阶跃传输电路相连,另一端开路,用于抑制第一差分信号的谐波分量;第二组开路支节,第二组开路支节一端与第二阶跃传输电路相连,另一端开路,用于抑制第一差分信号的谐波分量。
一方面,提供了一种产生倍频信号的方法,包括:将第一阶跃传输电路传输的第一差分信号的第一信号和第二阶跃传输电路传输的第一差分信号的第二信号进行叠加处理,输出第一倍频信号,其中第一倍频信号的频率是第一差分信号的频率的2*N倍,N为大于等于1的整数;利用分别与第一阶跃传输电路和第二阶跃传输电路反向接地耦合的第一反向阶跃电路和第二反向阶跃电路获得第二倍频差分信号,其中第一倍频信号和第二倍频信号为第二差分信号,第二倍频信号的频率是第一差分信号的频率的2*N倍,第二倍频信号之间的相位差等于90度或不等于90度。
本技术方案可以通过与两路阶跃传输电路分别反向接地耦合的两路反向阶跃电路,对差分信号进行叠加处理,以输出倍频的差分信号。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单地介绍,显而易见地,下面所描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明的一个实施例的倍频器的框图。
图2是根据本发明的另一实施例的倍频器的框图。
图3是根据本发明的实施例的倍频器的电路图。
图4是根据本发明的实施例的压控振荡器的框图。
图5是根据本发明的实施例的级联的倍频器的框图。
图6A是根据本发明的一个实施例的频率合成器的框图。
图6B是根据本发明的一个实施例的频率合成器的框图。
图7A是根据本发明的另一实施例的频率合成器的框图。
图7B是根据本发明的另一实施例的频率合成器的框图。
图8A至图8G是根据本发明的实施例的倍频器的工作原理的示意图。
图9A至图9E是根据本发明的实施例的安装示意图。
图10是根据本发明的实施例的产生倍频信号的方法的示意性流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
常规的输出单一信号的倍频器不能实现同相/正交(In-phase/Quadrature,I/Q)信号输出,而且倍频器输出端包含谐波分量,会导致频谱纯度不高。另外,采用滤波器消除谐波分量的方案需要额外的功耗来放大倍频信号以满足系统的需求,因此,导致频率源输出频率的功率回退,增加了系统总功耗,同时加大了系统的设计难度。
图1是根据本发明的实施例的倍频器100的框图。图1的倍频器100包括:第一阶跃传输电路(Stepped-Impedance Transmission Line)110、第二阶跃传输电路120、第一反向阶跃电路(Inverse Stepped-Impedance TransmissionLine)130和第二反向阶跃电路140。
第一阶跃传输电路110接收输入端第一差分信号的第一信号。第二阶跃传输电路120接收输入端第一差分信号的第二信号。第一阶跃传输电路110和第二阶跃传输电路120将第一差分信号的第一信号和第一差分信号的第二信号进行叠加处理,得到输出端第一倍频信号,第一倍频信号的频率是第一差分信号的频率的2*N倍,N为大于等于1的整数。第一反向阶跃电路130,用于与第一阶跃传输电路110反向接地耦合,靠近第一阶跃传输电路110输出端的一端接地。第二反向阶跃电路140,用于与第二阶跃传输电路120反向接地耦合,靠近第二阶跃传输电路120输出端的一端接地。第一反向阶跃电路130的另一端和第二反向阶跃电路140的另一端叠加输出第二倍频信号,第二倍频信号的频率是第一差分信号的频率的2*N倍,第一倍频信号和第二倍频信号为第二差分信号。
例如,上述阶跃传输电路可以是在长度方向上特征阻抗有阶跃的传输线,根据本发明的实施例并不限于此,上述阶跃传输电路也可以是电阻、电感和/或电容组成的电路。上述将第一差分信号的第一信号和第一差分信号的第二信号进行叠加处理是指将第一信号和第二信号合成为倍频信号。
例如,耦合可以是电磁耦合,第一阶跃传输电路与第一反向阶跃电路并排放置,第二阶跃传输电路与第二反向阶跃电路并排放置,这样,当第一阶跃传输电路和第二阶跃传输电路中有信号传输时,会在第一反向接阶跃电路和第二反向阶跃电路中产生相应的谐振信号。这里,反向接地耦合是指反向阶跃电路的与阶跃传输电路的输出端相对应的一端接地,而反向阶跃电路的另一端作为信号的输出端,以便在反向阶跃电路中产生反向信号。
根据本发明的实施例的倍频器可以通过两路阶跃传输电路分别与两路反向阶跃电路反向接地耦合,对输入的差分信号进行叠加处理,以输出倍频的差分信号。
可选地,作为另一实施例,倍频器100还包括:第一组开路支节(Open-Stub)150和第二组开路支节160。
第一组开路支节150一端与第一阶跃传输电路相连,另一端开路,用于抑制第一差分信号的谐波分量。第二组开路支节160一端与第二阶跃传输电路相连,另一端开路,用于抑制第一差分信号的谐波分量。
例如,第一差分信号的频率为倍频器100的基准工作频率为f0,上述开路支节用于抑制第一差分信号中频率为4f0、6f0、8f0等偶次谐波分量,从而输出工作频率为2f0的倍频信号。这里,开路指开路支节的一端不与其它电路相连,也不接地。
根据本发明的实施例可以通过两组开路支节抑制输入到倍频器100的两路传输电路的差分信号中的谐波分量,从而获得纯净的倍频信号。另外,由于无需使用滤波器,能够减少功率回退,从而不需要额外的功耗来放大倍频信号,并且可以简化系统的设计。
根据本发明的实施例,第一阶跃传输电路110包括:具有不同特征阻抗的第一传输线和第二传输线,第一传输线的第一端与第二传输线的第一端相连接,第二阶跃传输电路120包括:具有不同特征阻抗的第三传输线和第四传输线,第三传输线的第一端与第四传输线的第一端相连接,第一传输线的第二端与倍频器100的第一输入端相连接,第三传输线的第二端与倍频器100的第二输入端相连接,第二传输线的第二端与第四传输线的第二端相连接并且与倍频器100的第一输出端相连接。
根据本发明的实施例,第一传输线的特征阻抗和电长度分别与第三传输线的特征阻抗和电长度相同,第二传输线的特征阻抗和电长度分别与第四传输线的特征阻抗和电长度相同。
根据本发明的实施例,第一组开路支节150中的每个开路支节的一端与第一传输线的第一端相连接,第二组开路支节160中的每个开路支节的一端与第三传输线的第一端相连接。
根据本发明的实施例,第一组开路支节150的一端与第一传输线的第二端相连接,第二组开路支节160的一端与第三传输线的第二端相连接。
根据本发明的实施例,第一传输线、第二传输线、第三传输线和第四传输线均为λ/8传输线,第一组开路支节150和第二组开路支节160中的每组开路支节包括电长度为λ/(4n)的开路支节,其中λ为第一差分信号的频率对应的波长,n为大于等于4的偶数。
根据本发明的实施例可以通过至少一个具有特定电长度的开路支节来抑制上述偶次谐波分量中的每一种偶次谐波分量,例如,通过电长度为λ/(4n)的开路支节来抑制频率为nf0的偶次谐波分量,其中λ为倍频器100的基准工作频率f0对应的波长,n可以为大于等于4的偶数。
根据本发明的实施例,第一反向阶跃电路130包括不同特征阻抗的第一反向电路和第二反向电路,第一反向电路与第一传输线反向耦合,第二反向电路与第二传输线反向耦合,第一反向电路的第一端与第二反向电路的第一端相连接;第二反向阶跃电路140包括具有不同特征阻抗的第三反向电路和第四反向电路,第三反向电路与第三传输线反向耦合,第四反向电路与第四传输线反向耦合,第三反向电路的第一端与第四反向电路的第一端相连接,其中第一反向电路的第二端与第三反向电路的第二端并联输出到倍频器100第二输出端,并且第二反向电路的第二端与第四反向电路的第二端并联接地。
根据本发明的实施例,第一反向阶跃电路130和第二反向阶跃电路140分别与第一阶跃传输电路110和第二阶跃传输电路120的电长度相同或不同,以便第一倍频信号与第二倍频信号之间的相位差等于90度或不等于90度。
例如,当第一反向阶跃电路130与第一阶跃传输电路110的电长度且第二反向阶跃电路140与第二阶跃传输电路120的电长度相同时,第一倍频信号与第二倍频信号正交,即相位差为90度,否则,第一倍频信号与第二倍频的相位差不等于90度。因此,根据本发明的实施例可以通过调整第一反向阶跃电路130和第二反向阶跃电路140的电长度来获得具有特定相位差的差分信号。
根据本发明的实施例,第一传输线、第二传输线、第三传输线和第四传输线分别与第一反向电路、第二反向电路、第三反向电路和第四反向电路的电长度相同或不相同。
例如,在第一传输电路、第二传输电路、第三传输电路和第四传输电路分别与第一反向电路、第二反向电路、第三反向电路和第四反向电路的电长度相同的情况下,可以在倍频器100的输出端产生正交的差分信号。根据本发明的实施例可以根据需要调整第一传输电路、第二传输电路、第三传输电路和第四传输电路的电长度和第一反向电路、第二反向电路、第三反向电路和第四反向电路的电长度,以产生不同相位差的差分信号。
根据本发明的实施例,图1的倍频器100还包括:并行的条状基底罩,其中第一阶跃传输电路110、第二阶跃传输电路120、第一组开路支节150、第二组开路支节160、第一反向阶跃电路130和第二反向阶跃电路140放置于上述并行的条状基底罩上。
例如,并行的条状基底罩可以用于调整基底的有效介电常数εeff,例如,增大基底的有效介电常数εeff,从而可以减小倍频器100的整体尺寸。
根据本发明的实施例,倍频器100与第二倍频器级联,倍频器100的第二差分信号作为输入到第二倍频器的差分信号。
例如,多个倍频器可以进行级联,即上一级倍频器的输出端连接到下一倍频器的输入端,以便输出更高频率的差分信号。由于根据本发明的实施例的倍频器100可以输出差分信号,因此,可以将上一级倍频器的输出信号作为下一级倍频器的输入信号,从而能够方便地实现倍频器的级联。
图2是根据本发明的另一实施例的倍频器200的框图。图2的倍频器200包括:第一阶跃传输电路210、第二阶跃传输电路220、第一组开路支节230和第二组开路支节240。图2的第一阶跃传输电路210和第二阶跃传输电路220与图1的第一阶跃传输电路110和第二阶跃传输电路120类似,图2的第一组开路支节230和第二组开路支节240分别与图1的第一组开路支节150和第二组开路支节160类似,在此不再赘述。
第一阶跃传输电路210,接收输入端第一差分信号的第一信号。第二阶跃传输电路220接收输入端第一差分信号的第二信号。第一阶跃传输电路210和第二阶跃传输电路220将第一差分信号的第一信号和第一差分信号的第二信号进行叠加处理,得到输出端第一倍频信号,第一倍频信号的频率是第一差分信号的频率的2*N倍,N为大于等于1的整数。第一组开路支节230,第一组开路支节230一端与第一阶跃传输电路210相连,另一端开路,用于抑制第一差分信号的谐波分量。第二组开路支节240,第二组开路支节240一端与第二阶跃传输电路220相连,另一端开路,用于抑制第一差分信号的谐波分量。
本技术方案可以通过两组开路支节抑制输入到倍频器200的两路传输电路的差分信号中的谐波分量,从而获得纯净的倍频信号,另外,由于无需使用滤波器,因此能够减少功率回退,从而不需要额外的功耗来放大倍频信号,并且可以简化系统的设计。
根据本发明的实施例,第一阶跃传输电路210包括:具有不同特征阻抗的第一传输线和第二传输线,第一传输线的第一端与第二传输线的第一端相连接,第二阶跃传输电路220包括:具有不同特征阻抗的第三传输线和第四传输线,第三传输线的第一端与第四传输线的第一端相连接,第一传输线的第二端与倍频器200的第一输入端相连接,第三传输线的第二端与倍频器200的第二输入端相连接,第二传输线的第二端与第四传输线的第二端相连接并且与倍频器200的第一输出端相连接。
根据本发明的实施例,第一传输线的特征阻抗和电长度分别与第三传输线的特征阻抗和电长度相同,第二传输线的特征阻抗和电长度分别与第四传输线的特征阻抗和电长度相同。
根据本发明的实施例,第一组开路支节230中的每个开路支节的一端与第一传输线的第一端相连接,第二组开路支节240中的每个开路支节的一端与第三传输线的第一端相连接。
根据本发明的实施例,第一组开路支节230的一端与第一传输线的第二端相连接,第二组开路支节240的一端与第三传输线的第二端相连接。
根据本发明的实施例,第一传输线、第二传输线、第三传输线和第四传输线均为λ/8传输线,第一组开路支节230和第二组开路支节240中的每组开路支节包括电长度为λ/(4n)的开路支节,其中λ为第一差分信号的频率对应的波长,n为大于等于4的偶数。
根据本发明的实施例,图2的倍频器200还包括:并行的条状基底罩,其中第一阶跃传输电路210、第二阶跃传输电路220、第一组开路支节230、第二组开路支节240放置于上述并行的条状基底罩上。
根据本发明的实施例,倍频器200与第二倍频器级联,倍频器200的第二差分信号作为输入到第二倍频器的差分信号。
图3是根据本发明的实施例的倍频器的电路图。
根据本发明的实施例的倍频器包括两路阶跃传输电路结构、一路并联电阻和电感、两组多路开路支节、两路反向阶跃电路以及并行的条状基底罩。两路阶跃传输电路分别用于接收并传输第一差分信号的第一信号和第二信号,并且将第一信号和第二信号合成第一倍频信号,第一倍频信号的频率是第一差分信号的频率的2*N倍。两组开路支节,分别与该两路传输电路相连接,用于抑制第一差分信号的谐波分量。两路反向阶跃电路分别与该两路传输电路反向接地耦合,用于产生第二倍频信号,其中第二倍频信号的频率是第一差分信号的频率的2*N倍,并且第一倍频信号和第二倍频信号为第二差分信号。
例如,两路阶跃传输电路可以为两路微带阶跃传输线:第一阶跃传输线和第二阶跃传输线。第一阶跃传输线包括:具有不同特征阻抗的传输线Z11和传输线Z21,例如,传输线Z11具有特征阻抗Z1,传输线Z21具有特征阻抗Z2。传输线Z11的第一端与传输线Z21的第一端相连接。第二阶跃传输电路包括:具有不同特征阻抗的传输线Z12和传输线Z22,例如,传输线Z12具有特征阻抗Z1,传输线Z22具有特征阻抗Z2。传输线Z12的第一端与传输线Z22的第一端相连接,传输线Z11的第二端与该倍频器的输入端Vin+相连接,传输线Z12的第二端与该倍频器的第二输入端Vin-相连接,传输线Z21的第二端与传输线Z22的第二端相连接并且与该倍频器的第一输出端(例如,特征阻抗为Z0的输出端Z03)相连接。传输线Z11的特征阻抗和电长度分别与传输线Z12的特征阻抗和电长度相同,例如,分别为Z1和θ1,传输线Z21的特征阻抗和电长度分别与传输线Z22的特征阻抗和电长度相同,例如,分别为Z2和θ2。特别地,传输线Z11、传输线Z21、传输线Z12和传输线Z22均为电长度为λ/8传输线,其中λ为倍频器的基准工作频率f0对应的波长。每路阶跃传输线结构分别由两段不同特征阻抗的传输线组成,意味着每路传输线结构在特征阻抗上有阶跃。具有特征阻抗Z0的双输入端口Z01和Z02分别连接具有特征阻抗Z1的传输线Z11和Z12,而具有特征阻抗Z0的输出端口Z03则连接两路阶跃传输线结构中具有特征阻抗Z2的传输线Z21和Z22。
根据本发明的实施例,上述两组开路支节包括第一组开路支节和第二组开路支节,第一组开路支节包括Zs11、Zs21和Zs31,第二组开路支节包括Zs12、Zs22和Zs32。其中第一组开路支节中的每个开路支节的一端与传输线Z11的第一端相连接,另一端开路;第二组开路支节中的每个开路支节的一端与传输线Z12的第一端相连接,另一端开路。根据本发明的实施例并不限于此,例如,第一组开路支节中的每个开路支节的一端与传输线Z11的第二端相连接,另一端开路;第二组开路支节中的每个开路支节的一端与传输线Z12的第二端相连接,另一端开路。例如,上述两组开路支节中的每组开路支节包括电长度为λ/(4n)的开路支节,其中λ为倍频器的基准工作频率f0对应的波长,n可以为大于等于4的偶数。例如,上述两组多路开路支节Zsik(i=1,2,3,...,并且k=1,2)由具有特征阻抗Zsi(i=1,2,3,...)和电长度λ/(4n)的开路支节组成,分别连接于该两路阶跃传输线结构中的每路阶跃传输线的两段λ/8传输线之间。例如,开路支节Zs11为具有特征阻抗Zs1和电长度λ/16的开路支节,用于消除频率为4f0的谐波分量。开路支节Zs21为具有特征阻抗Zs2和电长度λ/24的开路支节,用于消除频率为6f0的谐波分量。开路支节Zs31为具有特征阻抗Zs3和电长度λ/32的开路支节,用于消除频率为8f0的谐波分量等等。例如,开路支节Zs12为具有特征阻抗Zs1和电长度λ/16的开路支节,用于消除频率为4f0的谐波分量。开路支节Zs22为具有特征阻抗Zs2和电长度λ/24的开路支节,用于消除频率为6f0的谐波分量。开路支节Zs33为具有特征阻抗Zs3和电长度λ/32的开路支节,用于消除频率为8f0的谐波分量等等。根据本发明的实施例并不限于此,可以增加更多的开路支节以消除更高频率的谐波分量。
上述两路反向阶跃电路中的第一反向阶跃电路包括不同特征阻抗的反向电路Z31和反向电路Z41,反向电路Z31与传输线Z11反向耦合,反向电路Z41与传输线Z21反向耦合,反向电路Z31的第一端与反向电路Z41的第一端相连接;上述两路反向阶跃电路中的第二反向阶跃电路包括具有不同特征阻抗的反向电路Z32和反向电路Z42,反向电路Z32与传输线Z12反向耦合,反向电路Z42与传输线Z22反向耦合,反向电路Z32的第一端与反向电路Z42的第一端相连接,其中反向电路Z31的第二端与反向电路Z32的第二端并联输出到该倍频器的第二输出端,例如,特征阻抗为Z0的输出端Z04,并且反向电路Z41的第二端与反向电路Z42的第二端并联接地。换句话说,上述两路反向阶跃电路分别以反向接地耦合于该两路传输线结构。
根据本发明的实施例,倍频器的第一输出端Z03输出的第一倍频信号和倍频器的第二输出端Z04输出的第二倍频信号为第二差分信号,第一倍频信号与第二倍频信号之间的相位差取决于上述第一反向阶跃电路的电长度θ3和第二反向阶跃电路的电长度θ4。换句话说,通过调整θ3和θ4来产生第一倍频信号与第二倍频信号之间的相位差。根据本发明的实施例,传输电路Z11、传输电路Z21、传输电路Z12和传输电路Z22分别与反向电路Z31、反向电路Z41、反向电路Z32和反向电路Z42的电长度相同或不相同。例如,传输电路Z11、传输电路Z21、传输电路Z12和传输电路Z22分别与反向电路Z31、反向电路Z41、反向电路Z32和反向电路Z42的电长度相同时,倍频器输出的第一倍频信号I和第二倍频信号Q正交。调整反向电路Z31、反向电路Z41、反向电路Z32和反向电路Z42的电长度可以改变第二差分信号的相位差,也就是,使得倍频器可以根据需要输出具有特定相位差的第一倍频信号I和第二倍频信号Q。
上述一路并联电阻/电感并联连接于传输线Z11的第二端与Z12的第二端之间以及两输入端口Z01、Z02之间,用于消除倍频器的频偏。
根据本发明的实施例的倍频器还可以包括并行的条状基底罩,例如,并行传输线基底罩B,其中上述两路阶跃传输电路、上述两组开路支节、上述两路反向阶跃电路放置于该并行的条状基底罩上。例如,倍频器的尺寸L可以简单地由下列公式(1)得到:
其中εeff为基底的有效介电常数,c为自由空间光波波速,f为倍频器的基准工作频率。根据本发明的实施例可通过调整基底罩(例如,调整基底罩B的基底罩每条传输线的宽度或间隔)来控制基底介质的有效介电常数εeff,从而能够调整本发明的倍频器的尺寸。
图4是根据本发明的实施例的级联的倍频器400的框图。倍频器400包括至少两个级联的图1或图2的倍频器,其中一个倍频器输出的差分信号作为另一个倍频器的输入。图4中示出了两个级联的图1或图2的倍频器,根据本发明的实施例并不限于此,级联的倍频器可以有多个。
根据本发明的实施例可以应用于n次倍频技术,即对根据本发明的实施例的倍频器进行级联,以便输出更高频率的倍频信号。由于根据本发明的实施例的倍频器可以输出差分信号,因此,将倍频器级联之后,上一级倍频器输出的差分信号可以作为下一级倍频器的输入。例如,图4的第一级倍频器410接收频率为f0的差分信号,并且输出频率为2f0的差分信号,第二级倍频器420从第一级倍频器410接收频率为2f0的差分信号,并且输出频率为4f0的差分信号等等。
图5是根据本发明的实施例的压控振荡器500的框图。
根据本发明的实施例提供了一种基于根据本发明的实施例的倍频器的压控振荡器500,例如,互推(Push-Push)压控振荡器(Voltage ControlledOscillator,VCO),包括差分压控振荡器(Differential Voltage ControlledOscillator,DVCO)DVCO 510和倍频器520,倍频器520可以是图1的倍频器100、图2的倍频器200或者图4的级联倍频器400,其中DVCO 510的输出端与倍频器520的输入端相连接,并且为倍频器520提供输入的差分信号。倍频器520的输出作为互推VCO 500的输出。DVCO 510接收频率为f0的信号,产生频率为f0的差分信号,并将该差分信号输出到倍频器520。倍频器520接收该差分信号,并且生成频率为2f0的差分信号(例如,正交的信号I和Q)。
图6A是根据本发明的一个实施例的频率合成器600的框图。
根据本发明的实施例提供了一种基于根据本发明的实施例的倍频器的频率合成器600,例如,频率合成器600可以是基于锁相环的频率合成器,包括:互推VCO 610、环路滤波器620、鉴相器630、分频器640。互推VCO610可以为图5的压控振荡器500,包括DVCO 612和倍频器611。分频器640的输入端与DVCO 612的输出端相连接,分频器640的输出端与鉴相器630的一个输入端fdiv相连接,鉴相器630的另一输入端为fref,鉴相器630的输出端与环路滤波器620的输入端相连接,环路滤波器620的输出端与DVCO 612的输入端相连接,从而向互推VCO 610提供频率为f0的信号,倍频器611从DVCO 612的输出端接收频率为f0的差分信号,并且输出频率为2f0的差分信号I和Q。
图6B是根据本发明的一个实施例的频率合成器600的框图。
根据本发明的实施例提供了一种基于根据本发明的实施例的倍频器的频率合成器600,例如,频率合成器600可以是基于锁相环的频率合成器,包括:互推VCO 610、环路滤波器620、鉴相器630、分频器640。互推VCO610可以为图5的压控振荡器500,包括DVCO 612和倍频器611。分频器640的输入端与倍频器611的输出端相连接,分频器640的输出端与鉴相器630的一个输入端fdiv相连接,鉴相器630的另一输入端为fref,鉴相器630的输出端与环路滤波器620的输入端相连接,环路滤波器620的输出端与DVCO 612的输入端相连接,从而向互推VCO 610提供频率为f0的信号,倍频器611从DVCO 612的输出端接收频率为f0的差分信号,并且输出频率为2f0的差分信号I和Q。
图7是根据本发明的另一实施例的频率合成器700的框图。
根据本发明的实施例提供了一种基于根据本发明的实施例的倍频器的频率合成器700,例如,频率合成器700可以是基于锁相环的频率合成器,包括:互推VCO 710、环路滤波器720、鉴相器730、分频器740和分频器750。互推VCO 710可以为图5的压控振荡器500,包括DVCO 712和倍频器711。分频器750输入端与DVCO 712的输出端相连接,用于输出频为f0/N的信号,其中N=...,1/4,1/3,1/2,2,3,4,...。分频器750输出端还与分频器740的输入端与相连接,分频器740的输出端与鉴相器730的一个输入端fdiv相连接,鉴相器730的另一输入端为fref,鉴相器730的输出端与环路滤波器720的输入端相连接,环路滤波器720的输出端与DVCO 712的输入端相连接,从而向互推VCO 710提供频率为f0的信号,倍频器711从DVCO 712的输出端接收频率为f0的差分信号,并且输出频率为2f0的差分信号I和Q。
图7B是根据本发明的另一实施例的频率合成器700的框图。
根据本发明的实施例提供了一种基于根据本发明的实施例的倍频器的频率合成器700,例如,频率合成器700可以是基于锁相环的频率合成器,包括:互推VCO 710、环路滤波器720、鉴相器730、分频器740和分频器750。互推VCO 710可以为图5的压控振荡器500,包括DVCO 712和倍频器711。分频器750输入端与倍频器711的输出端相连接,用于输出频为f0/N的信号,其中N=...,1/4,1/3,1/2,2,3,4,...。分频器750输出端还与分频器740的输入端与相连接,分频器740的输出端与鉴相器730的一个输入端fdiv相连接,鉴相器730的另一输入端为fref,鉴相器730的输出端与环路滤波器720的输入端相连接,环路滤波器720的输出端与DVCO 712的输入端相连接,从而向互推VCO 710提供频率为f0的信号,倍频器711从DVCO 712的输出端接收频率为f0的差分信号,并且输出频率为2f0的差分信号I和Q。
根据本发明的实施例提出了一种基于倍频器的系统,包括:芯片和上述频率合成器或者上述倍频器。上述倍频器或频率合成器可以集成在所述芯片上。
根据本发明的实施例还可以包括:封装,其中上述倍频器或上述频率合成器连接在芯片与封装之间,或者上述倍频器或上述频率合成器集成在封装上。
根据本发明的实施例还包括:印刷电路板,其中上述倍频器或上述频率合成器可以连接在印刷电路板与芯片之间,或者上述倍频器或上述频率合成器可以集成在印刷电路板上。
图8A至图8G是根据本发明的实施例的倍频器的工作原理的示意图。
参见图8A,图8A为输入到倍频器的输入端Vin+和Vin-的频率为f0的差分信号的频率特性。参见图8B,图8B示出未包含反向阶跃电路和开路支节的倍频器的电路图。参见图8C,图8C为图8B的倍频器输出的工作频率为2f0的信号的频率特性,其中包含频率为4f0、6f0、8f0、...的偶次谐波。通过图8B的两路λ/4微带阶跃传输线(每路传输线包含两段电长度为λ/8的传输线)对输入的基准工作频率为f0的差分信号进行频率合成,以获得输出工作频率2f0的倍频信号。由于输入频率为差分信号,因此,基准工作频率f0以及各奇次谐波(即:(2n-1)*f0,n=1,2,3,...)被抵消。在未包含反向阶跃电路的情况下,倍频器只有一路输出。在不包含开路支节的情况下,倍频信号中会包含频率为4f0、6f0、8f0等偶次谐波信号。参见图8D,图8D为包含反向阶跃电路的倍频器的电路图,在图8D中,包括两路输出I和Q。两路反向阶跃电路能够产生具有相控分裂的能量束,从而获得输出信号I和Q。两路反向阶跃电路分别耦合于上述两路传输线结构,可通过调节反向阶跃电路的尺寸(例如,电长度),从而获得所需差分信号输出。参见图8E,图8E示出传输电路和反向阶跃电路的输出信号的频率特性。参见图8F,图8F为开路支节抵消谐波分量和反向阶跃电路产生第二路倍频信号的原理图。简单起见,图8F中仅示出了两路传输线中的一路传输线和一路反向阶跃电路(用以产生频率为2f0并且相位差为Y°的差分信号)以及一个开路支节(用于抵消例如频率为4f0的谐波分量)。由于开路支节的在特定频点的强谐振特性,使得这些谐振频率对应的能量无法通过阶跃传输线结构Z11段到达Z21段,起到了谐波抑制的作用。因此,可以通过调整各开路支节,有针对的抑制4f0、6f0、8f0等偶次谐波分量,通过开路支节的特定频点对应的能量吸收特性,实现了功率回退低的高阶谐波抑制。
图9A至图9E是根据本发明的实施例的安装示意图。
参见如图9A,根据本发明的实施例的倍频器或频率合成器可以集成在芯片中。参见图9B和9C,根据本发明的实施例的频率合成器或倍频器可以连接在封装与芯片之间或者集成在封装上。参见图9D和9E,根据本发明的实施例的频率合成器或倍频器可以采用系统集成的形式,例如,频率合成器或倍频器可以连接在印刷电路板与芯片之间或者集成在印刷电路板(PrintedCircuit Board,PCB)上。根据本发明的实施例可以根据需求采用具有成本低的实现方式。
图10是根据本发明的实施例的产生倍频信号的方法的示意性流程图。
1010,将第一阶跃传输电路传输的第一差分信号的第一信号和第二阶跃传输电路传输的第一差分信号的第二信号进行叠加处理,输出第一倍频信号,其中第一倍频信号的频率是第一差分信号的频率的2*N倍,N为大于等于1的整数。
1020,利用分别与第一阶跃传输电路和第二阶跃传输电路反向接地耦合的第一反向阶跃电路和第二反向阶跃电路获得第二倍频差分信号,其中第一倍频信号和第二倍频信号为第二差分信号,第二倍频信号的频率是第一差分信号的频率的2*N倍,第二倍频信号之间的相位差等于90度或不等于90度。
可选地,作为另一实施例,图10的方法还包括:利用连接至第一阶跃传输电路的第一组开路支节和连接至第二阶跃传输电路的第二组开路支节抑制第一差分信号的谐波分量。
本技术方案可以通过两路阶跃传输电路分别与两路反向阶跃电路反向接地耦合,对输入的差分信号进行叠加处理,以输出倍频的差分信号。另外,通过两组开路支节抑制输入到倍频器的两路传输电路的差分信号中的谐波分量,从而获得纯净的倍频信号。由于无需使用滤波器,因此能够减少功率回退,从而不需要额外的功耗来放大倍频信号,并且可以简化系统的设计。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (15)
1.一种倍频器,其特征在于,包括:
第一阶跃传输电路,用于接收输入端第一差分信号的第一信号;
第二阶跃传输电路,用于接收输入端第一差分信号的第二信号,其中所述第一阶跃传输电路和所述第二阶跃传输电路将所述第一差分信号的第一信号和所述第一差分信号的第二信号进行叠加处理,得到输出端第一倍频信号,所述第一倍频信号的频率是所述第一差分信号的频率的2*N倍,所述N为大于等于1的整数;
第一反向阶跃电路,用于与所述第一阶跃传输电路反向接地耦合,靠近所述第一阶跃传输电路输出端的一端接地;
第二反向阶跃电路,用于与所述第二阶跃传输电路反向接地耦合,靠近所述第二阶跃传输电路输出端的一端接地,其中所述第一反向阶跃电路的另一端和所述第二反向阶跃电路的另一端叠加输出第二倍频信号,所述第二倍频信号的频率是所述第一差分信号的频率的2*N倍,所述第一倍频信号和第二倍频信号为第二差分信号。
2.根据权利要求1所述的倍频器,其特征在于,还包括:
第一组开路支节,所述第一组开路支节一端与所述第一阶跃传输电路相连,另一端开路,用于抑制所述第一差分信号的谐波分量;
第二组开路支节,所述第二组开路支节一端与所述第二阶跃传输电路相连,另一端开路,用于抑制所述第一差分信号的谐波分量。
3.根据权利要求2所述的倍频器,其特征在于,所述第一阶跃传输电路包括:具有不同特征阻抗的第一传输线和第二传输线,所述第一传输线的第一端与所述第二传输线的第一端相连接,所述第二阶跃传输电路包括:具有不同特征阻抗的第三传输线和第四传输线,所述第三传输线的第一端与所述第四传输线的第一端相连接,所述第一传输线的第二端与所述倍频器的第一输入端相连接,所述第三传输线的第二端与所述倍频器的第二输入端相连接,所述第二传输线的第二端与所述第四传输线的第二端相连接并且与所述倍频器的第一输出端相连接。
4.根据权利要求3所述的倍频器,其特征在于,所述第一传输线的特征阻抗和电长度分别与第三传输线的特征阻抗和电长度相同,所述第二传输线的特征阻抗和电长度分别与第四传输线的特征阻抗和电长度相同。
5.根据权利要求3或4所述的倍频器,其特征在于,所述第一组开路支节中的每个开路支节的一端与所述第一传输线的第一端相连接,所述第二组开路支节中的每个开路支节的一端与所述第三传输线的第一端相连接。
6.根据权利要求3或4所述的倍频器,其特征在于,所述第一组开路支节的一端与所述第一传输线的第二端相连接,所述第二组开路支节的一端与所述第三传输线的第二端相连接。
7.根据权利要求3至6中的任一项所述的倍频器,其特征在于,所述第一传输线、所述第二传输线、所述第三传输线和所述第四传输线均为λ/8传输线,所述第一组开路支节和第二组开路支节中的每组开路支节包括电长度为λ/(4n)的开路支节,其中λ为所述第一差分信号的频率对应的波长,n为大于等于4的偶数。
8.根据权利要求3至7中的任一项所述的倍频器,其特征在于,所述第一反向阶跃电路包括不同特征阻抗的第一反向电路和第二反向电路,第一反向电路与所述第一传输线反向耦合,所述第二反向电路与所述第二传输线反向耦合,所述第一反向电路的第一端与所述第二反向电路的第一端相连接;
所述第二反向阶跃电路包括具有不同特征阻抗的第三反向电路和第四反向电路,第三反向电路与所述第三传输线反向耦合,第四反向电路与所述第四传输线反向耦合,所述第三反向电路的第一端与所述第四反向电路的第一端相连接,
其中所述第一反向电路的第二端与所述第三反向电路的第二端并联输出到所述倍频器的第二输出端,并且所述第二反向电路的第二端与所述第四反向电路的第二端并联接地。
9.根据权利要求3至8中的任一项所述的倍频器,其特征在于,其中所述第一反向阶跃电路和所述第二反向阶跃电路分别与所述第一阶跃传输电路和所述第二阶跃传输电路的电长度相同或不同,以便所述第一倍频信号与所述第二倍频信号之间的相位差等于90度或不等于90度。
10.根据权利要求9所述的倍频器,其特征在于,所述第一传输线、第二传输线、所述第三传输线和所述第四传输线分别与所述第一反向电路、所述第二反向电路、所述第三反向电路和所述第四反向电路的电长度相同或不相同。
11.根据权利要求2至10中的任一项所述的倍频器,其特征在于,还包括:并行的条状基底罩,其中所述第一阶跃传输电路、所述第二阶跃传输电路、所述第一组开路支节、所述第二组开路支节、所述第一反向阶跃电路和所述第二反向阶跃电路放置于所述并行的条状基底罩上。
12.根据权利要求1至11中的任一项所述的倍频器,其特征在于,所述倍频器与第二倍频器级联,所述倍频器的所述第二差分信号作为输入到所述第二倍频器的差分信号。
13.一种倍频器,其特征在于,包括:
第一阶跃传输电路,用于接收输入端第一差分信号的第一信号;
第二阶跃传输电路,用于接收输入端第一差分信号的第二信号;
所述第一阶跃传输电路和所述第二阶跃传输电路将所述第一差分信号的第一信号和所述第一差分信号的第二信号进行叠加处理,得到输出端第一倍频信号,所述第一倍频信号的频率是所述第一差分信号的频率的2*N倍,所述N为大于等于1的整数;
第一组开路支节,所述第一组开路支节一端与所述第一阶跃传输电路相连,另一端开路,用于抑制所述第一差分信号的谐波分量;
第二组开路支节,所述第二组开路支节一端与所述第二阶跃传输电路相连,另一端开路,用于抑制所述第一差分信号的谐波分量。
14.一种产生倍频信号的方法,其特征在于,包括:
将第一阶跃传输电路传输的第一差分信号的第一信号和第二阶跃传输电路传输的第一差分信号的第二信号进行叠加处理,输出第一倍频信号,其中所述第一倍频信号的频率是所述第一差分信号的频率的2*N倍,所述N为大于等于1的整数;
利用分别与所述第一阶跃传输电路和第二阶跃传输电路反向接地耦合的第一反向阶跃电路和第二反向阶跃电路获得第二倍频差分信号,其中所述第一倍频信号和所述第二倍频信号为第二差分信号,所述第二倍频信号的频率是所述第一差分信号的频率的2*N倍,所述第二倍频信号之间的相位差等于90度或不等于90度。
15.根据权利要求14所述的方法,其特征在于,还包括:利用连接至所述第一阶跃传输电路的第一组开路支节和连接至所述第二阶跃传输电路的第二组开路支节抑制所述第一差分信号的谐波分量。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2012/071267 WO2012095041A2 (zh) | 2012-02-17 | 2012-02-17 | 倍频器和产生倍频信号的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102714501A true CN102714501A (zh) | 2012-10-03 |
CN102714501B CN102714501B (zh) | 2014-06-25 |
Family
ID=46507488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280000176.6A Active CN102714501B (zh) | 2012-02-17 | 2012-02-17 | 倍频器和产生倍频信号的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9172297B2 (zh) |
EP (1) | EP2660972B1 (zh) |
CN (1) | CN102714501B (zh) |
WO (1) | WO2012095041A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107710599A (zh) * | 2015-06-17 | 2018-02-16 | 马维尔国际贸易有限公司 | 倍频器 |
CN110649922A (zh) * | 2019-10-26 | 2020-01-03 | 复旦大学 | 一种数字时钟倍频器 |
WO2021147054A1 (zh) * | 2020-01-22 | 2021-07-29 | 华为技术有限公司 | 一种集成电路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11075604B2 (en) * | 2019-09-26 | 2021-07-27 | Psemi Corporation | RF frequency multiplier without balun |
CN112653412A (zh) * | 2020-12-18 | 2021-04-13 | 北京工业大学 | 一种射频宽带匹配电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275118B1 (en) * | 1998-11-24 | 2001-08-14 | Matsushita Electric Industrial Co., Ltd. | Push-push oscillator |
CN1643801A (zh) * | 2002-03-15 | 2005-07-20 | 因芬尼昂技术股份公司 | 倍频电路装置及具此电路装置之移动无线装置 |
CN101656344A (zh) * | 2009-09-28 | 2010-02-24 | 中国科学院微电子研究所 | 左手非线性传输线倍频器 |
CN101789767A (zh) * | 2010-01-25 | 2010-07-28 | 北京邮电大学 | 用于双频放大器的谐波抑制型枝节匹配网络 |
CN102104363A (zh) * | 2011-03-01 | 2011-06-22 | 北京大学 | 一种太赫兹硅基四倍频器及多倍频器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3706096A (en) * | 1961-02-02 | 1972-12-12 | Hammack Calvin M | Polystation doppler system tracking of vehicles,measuring displacement and rate thereof and similar applications |
US4754244A (en) * | 1986-10-31 | 1988-06-28 | Texas Instruments Incorporated | Distributed balance frequency multiplier |
EP0428774B1 (de) * | 1989-11-21 | 1994-09-21 | Siemens Aktiengesellschaft | Mikrocomputer mit einem intergrierten RC-Oszillator mit programmierbarer Frequenz |
US6147567A (en) * | 1998-05-29 | 2000-11-14 | Silicon Laboratories Inc. | Method and apparatus for providing analog and digitally controlled capacitances for synthesizing high-frequency signals for wireless communications |
US6107891A (en) * | 1999-05-06 | 2000-08-22 | Applied Micro Circuits Corporation | Integrated circuit and method for low noise frequency synthesis |
US6512419B1 (en) * | 2001-03-19 | 2003-01-28 | Cisco Sytems Wireless Networking (Australia) Pty Limited | Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip |
US20020145475A1 (en) * | 2001-04-10 | 2002-10-10 | Apa Wireless Technologies | Dual conversion RF synthesizer utilizing improved push-push VCO design |
US6933791B2 (en) * | 2003-07-07 | 2005-08-23 | National Central University | Frequency synthesizing circuit having a frequency multiplier for an output PLL reference signal |
US7656236B2 (en) * | 2007-05-15 | 2010-02-02 | Teledyne Wireless, Llc | Noise canceling technique for frequency synthesizer |
WO2010058247A1 (en) * | 2008-11-24 | 2010-05-27 | Freescale Semiconductor, Inc. | Frequency multiplier circuit |
US8502610B2 (en) * | 2008-12-22 | 2013-08-06 | Lockheed Martin Corporation | Cascaded local oscillator synthesizer |
JP2012015984A (ja) * | 2010-06-04 | 2012-01-19 | Sony Corp | クロック逓倍回路、固体撮像装置及び位相シフト回路 |
CN102104362B (zh) * | 2011-03-01 | 2013-03-06 | 北京大学 | 一种毫米波倍频器及级联倍频器 |
JP5920868B2 (ja) * | 2011-10-07 | 2016-05-18 | 国立大学法人電気通信大学 | 伝送線路共振器、帯域通過フィルタ及び分波器 |
-
2012
- 2012-02-17 CN CN201280000176.6A patent/CN102714501B/zh active Active
- 2012-02-17 EP EP12733932.3A patent/EP2660972B1/en active Active
- 2012-02-17 WO PCT/CN2012/071267 patent/WO2012095041A2/zh active Application Filing
-
2013
- 2013-09-17 US US14/029,317 patent/US9172297B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275118B1 (en) * | 1998-11-24 | 2001-08-14 | Matsushita Electric Industrial Co., Ltd. | Push-push oscillator |
CN1643801A (zh) * | 2002-03-15 | 2005-07-20 | 因芬尼昂技术股份公司 | 倍频电路装置及具此电路装置之移动无线装置 |
CN101656344A (zh) * | 2009-09-28 | 2010-02-24 | 中国科学院微电子研究所 | 左手非线性传输线倍频器 |
CN101789767A (zh) * | 2010-01-25 | 2010-07-28 | 北京邮电大学 | 用于双频放大器的谐波抑制型枝节匹配网络 |
CN102104363A (zh) * | 2011-03-01 | 2011-06-22 | 北京大学 | 一种太赫兹硅基四倍频器及多倍频器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107710599A (zh) * | 2015-06-17 | 2018-02-16 | 马维尔国际贸易有限公司 | 倍频器 |
CN110649922A (zh) * | 2019-10-26 | 2020-01-03 | 复旦大学 | 一种数字时钟倍频器 |
CN110649922B (zh) * | 2019-10-26 | 2022-12-20 | 复旦大学 | 一种数字时钟倍频器 |
WO2021147054A1 (zh) * | 2020-01-22 | 2021-07-29 | 华为技术有限公司 | 一种集成电路 |
CN114982206A (zh) * | 2020-01-22 | 2022-08-30 | 华为技术有限公司 | 一种集成电路 |
CN114982206B (zh) * | 2020-01-22 | 2024-05-03 | 华为技术有限公司 | 一种集成电路 |
Also Published As
Publication number | Publication date |
---|---|
WO2012095041A3 (zh) | 2013-01-24 |
EP2660972A2 (en) | 2013-11-06 |
EP2660972B1 (en) | 2016-01-06 |
EP2660972A4 (en) | 2014-04-23 |
US20140022830A1 (en) | 2014-01-23 |
CN102714501B (zh) | 2014-06-25 |
US9172297B2 (en) | 2015-10-27 |
WO2012095041A2 (zh) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102714501B (zh) | 倍频器和产生倍频信号的方法 | |
CN102142812B (zh) | Doherty功率放大器 | |
CN100557948C (zh) | 用于放大信号的方法和系统 | |
US10658764B2 (en) | Feeding network of dual-beam antenna and dual-beam antenna | |
CN102035583A (zh) | 无线传送系统、无线通信装置以及无线传送方法 | |
CN103490733A (zh) | 一种频率比1.25至2.85的双频带Doherty功率放大器 | |
CN109728783A (zh) | 一种多赫蒂功率放大电路、功率放大器、终端及基站 | |
CN108352816A (zh) | 分布式功率放大器 | |
CN103354442B (zh) | 一种多功能倍频器 | |
CN105356014A (zh) | 微带开关型移相器及应用其的移相模块 | |
CN109150110B (zh) | 一种平面结构平衡式二倍频器 | |
CN204794910U (zh) | 一种基于寄生补偿的j类功率放大电路及宽带功率放大器 | |
US20150380817A1 (en) | 3x3 butler matrix and 5x6 butler matrix | |
JP5516425B2 (ja) | 高周波電力増幅器 | |
CN203984393U (zh) | 基于环形结构的双推-推压控振荡器 | |
CN103338016B (zh) | 一种集总参数的具有谐波抑制功能90度正交耦合器 | |
Mostafa et al. | Antenna bandwidth engineering through time-varying resistance | |
US8264288B2 (en) | Quadrature voltage controlled oscillator including transmission line | |
CN105635010B (zh) | Ka频段毫米波谐波直接调制器 | |
CN103338017A (zh) | 一种集总参数的具有谐波抑制功能的宽带180度耦合器 | |
CN203368401U (zh) | 一种多功能倍频器 | |
CN102931984A (zh) | 一种用于毫米波超宽带频率合成器 | |
CN104184468A (zh) | 一种基于环形结构的双推-推压控振荡器 | |
CN210609072U (zh) | 一种阻抗匹配电路 | |
CN202395753U (zh) | 100MHz~850MHz宽带激励信号源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |