CN102714056B

CN102714056B - 重置相变存储器位

Info

Publication number: CN102714056B
Application number: CN201080062218.XA
Authority: CN
Inventors: R·K·道奇; T·兰特里
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2009-11-24
Filing date: 2010-09-23
Publication date: 2016-06-29
Anticipated expiration: 2030-09-23
Also published as: US20130051139A1; CN102714056A; US20110122683A1; KR20120096531A; WO2011066034A2; WO2011066034A3

Abstract

在确定重置脉冲已经达到其编程阈值电压电平之后，可以进行较低的电压检验。这之后可以进行另一个编程步骤，以增大编程阈值电压。通过避免在所述单元已经达到其期望的阈值电平之后，对于后续检验的需要，在一些实施例中可以减少读取干扰。在一些实施例中，通过使用较低电压，不需要将较高的偏置电压施加到取消选择的单元，其中将较高的偏置电压施加到取消选择的单元可以导致电流泄漏。

Description

重置相变存储器位

背景技术

本发明大体涉及半导体存储器。

相变存储器装置将相变材料（即可以在大体非晶质状态与大体结晶质状态之间电切换的材料）用作电子存储器。一种类型的存储器元件利用相变材料，该相变材料在一种应用中可以在大体非晶质局部秩序与大体结晶质局部秩序之间或者在跨越完全非晶质状态与完全结晶质状态之间的整个频谱的局部秩序的不同的可检测状态之间进行电切换。

附图说明

图1是本发明一个实施例的电路图；

图2是在图1中示出的读取/写入电路的电流源的电路图；

图3是根据本发明一个实施例的重置命令和产生的初始使能电流镜信号的电流相对于时间的曲线；

图4是本发明一个实施例的流程图；

图5是本发明一个实施例的流程图；

图6是根据本发明一个实施例的系统示图；

图7是根据一个实施例的可能位的百分比相对于阈值电压的假想图；以及

图8是一个实施例的流程图。

具体实施方式

参照图1，在一个实施例中，存储器100可以包括根据本发明一个实施例的以行WL和列BL布置的存储器单元MC的阵列。虽然说明了相对较小的阵列，但是本发明绝不限制于阵列的任何具体尺寸。虽然在这里使用术语“行”、“字线”、“位线”和“列”，但是它们仅意味着说明性的而对于感测阵列的规格和类型不是限制性的。

存储器装置100包括典型地布置成阵列105的多个存储器单元MC。矩阵105中的存储器单元MC可以布置为具有与每个矩阵行相关联的字线WL1-WLm和与每个矩阵列相关联的位线BL1-BLn的m行和n列。

在一个实施例中，存储器装置100也可以包括许多包括电源电压线Vdd和分配地电压的地电压线GND的辅助线，该电源电压线Vdd通过包括存储器装置100的芯片来分配电源电压Vdd。高电压电源线Va可以提供由集成在同一芯片上或外部供给到存储器装置100的装置（例如，在附图中未示出的电荷泵升压器）产生的相对高的电压。

单元MC可以是包括相变存储器单元的任何存储器单元。相变存储器单元的示例包括那些使用硫族化物存储器元件18a和串联耦合到装置18a的存取、选择或阈值装置18b。阈值装置18b可以是可由硫族化物合金制造的双向阈值开关，该硫族化物合金不展现出从非晶质至结晶质的相变并且经受仅在存在保持电压的情况下持续的导电性的快速的、电场引起的变化。

阵列105中的存储器单元MC连接到字线WL1-WLm中的相应的一根和位线BL1-BLn中的相应的一根。更具体地，存储元件18a可以具有连接到相应的位线BL1-BLn的第一端子和连接到相关联装置18b的第一端子的第二端子。装置18b可以具有连接到字线WL1-WLm的第二端子。或者，存储元件18a可以连接到相应的字线WL1-WLm，并且与存储元件18a相关联的装置18b可以连接到相应的位线BL1-BLn。

通过选择相应的行和列对（即，通过选择相应的字线和位线对）对阵列105内的存储器单元MC进行存取。字线选择器电路110和位线选择器电路115可以根据行地址二进制代码RADD和列地址二进制代码CADD（分别为例如由存储器装置100从存储器外部的装置（例如，微处理器）所接收的存储器地址二进制代码ADD的一部分）来执行字线的选择和位线的选择。字线选择器电路110可以对行地址代码RADD进行解码并且选择由所接收的特定行地址代码RADD识别的字线WL1-WLm中的相应的一根。位线选择器电路115可以对列地址代码CADD进行解码并且选择相应的位线，或者更一般地选择位线BL1-BLn的相应的位线包（packet）。例如，所选择的位线的数量取决于存储器装置100上的突发读取操作期间可以读取的数据字的数量。位线BL1-BLn可以由所接收的特定列地址代码CADD来识别。

位线选择器电路115与读取/写入电路120接口连接。读取/写入电路120使能期望的逻辑值到所选择的存储器单元MC内的写入并且读取其中当前存储的逻辑值。例如，读取/写入电路120包括感测放大器以及比较器、参考电流/电压发生器和电流脉冲发生器，以读取存储在存储器单元MC中的逻辑值。

在读取或写入操作期间，字线选择电路110可以使字线WL1-WLm中所选择的一根的电压降低到字线选择电压V_WL（例如，具有等于0V-地电位的值），而在一个实施例中剩余的字线可以保持为字线取消选择电压Vdes。类似地，位线选择电路115可以使位线BL1-BLn中的所选择的一根（更典型地，所选择的位线包）耦合到读取/写入电路120，而剩余的、未选择的位线可以保持浮置或保持为取消选择电压Vdes。典型地，当对存储器装置100进行存取时，读取/写入电路120迫使适当的电流脉冲进入每根所选择的位线BL1-BLn。脉冲振幅取决于待执行的读取或写入操作。

更具体地，在读取操作期间，在一个实施例中相对高的读取电流脉冲施加到每根所选择的位线。当迫使读取电流进入每根所选择的位线BL1-BLn时，相应的位线电压朝着相应的稳态值升高，该相应的稳态值取决于存储元件18a的电阻，即取决于存储在所选择的存储器单元MC中的逻辑值。瞬变的持续时间取决于存储元件18a的状态。如果存储元件18a处于结晶质或设置状态并且阈值装置18b开启，则流过所选择的存储器单元MC的单元电流具有大于在存储元件18a处于较高电阻率或重置状态的情况下的振幅的振幅。

在一个实施例中，通过将处于或接近其稳态的位线电压（或另一个与位线电压相关的电压）与适当的参考电压（例如，利用服务参考存储器单元而获得的参考电压）进行比较，可以评估存储在存储器单元MC中的逻辑值。参考电压可以例如被选择为当存储逻辑值“0”时的位线电压与当存储逻辑值“1”时的位线电压之间的中间值。

通过晶体管（在一个实施例中，具体地为具有连接到相应的位线BL1-BLn的漏极端子、连接到提供取消选择电压Vdes的取消选择电压电源线Vdes的源极端子和由放电使能信号DIS_EN控制的栅极端子的N沟道MOSFET）可以执行位线放电电路125₁-125_n。在开始写入或读取操作之前，该放电使能信号DIS_EN可以暂时地置为足够高的正电压，使得全部的放电MOSFET导通并且将位线BL1-BLn连接到取消选择电压电源线Vdes。

在装置18a和18b中使用的相变材料可以包括硫族化物材料。硫族化物材料可以是包括来自周期表的VI列的至少一种元素的材料或者可以是包括硫族元素中的一种或多种（例如，碲、硫或硒元素中的任何一种元素）的材料。硫族化物材料可以是非易失性存储器材料，该非易失性存储器材料可以用于存储去除电功率之后仍被保持的信息。

在一个实施例中，相变材料可以是来自碲-锗-锑（Te_xGe_ySb_z）材料或GeSbTe合金的类别的硫族化物元素成分，尽管本发明的范围不限于仅仅这些材料。

位线选择器电路115可以包括电流源16。电流源16可以可控制地提供所选择的位线所需要的电流，以便或者读取、写入，或者要么写入设置位要么写入重置位。这些操作中的每个都需要不同的电流。根据本发明的一个实施例，单个电流源16可控制地将合适的电流供给这些操作中的每个。可以由控制器32提供对所供给的电流的控制。在一个实施例中，控制器32可以是处理器并且可以包括状态机12。

参照图2，控制器32的状态机12可以与电流源16连通。更具体地，状态机12可以接收如在图2中示出的重置电流设置和读取电流设置。重置电流设置提供关于应该提供什么电流来写入重置位的信息。类似地，读取电流设置提供关于应该使用什么电流来读取的信息。信息可以根据晶片运转的不同（fromwaferruntorun）而改变。即，可以通过将合适的输入提供到状态机12而将具体运转中的晶片的变化考虑在内。此外，状态机12接收关于是否执行读取操作或者是否将要写入设置位或重置位的信息。而且，状态机接收时钟信号。

状态机12输出若干使能信号EN₁-EN_N。在本发明的一个实施例中，N等于32。然而，不同数量的使能信号EN可以用于提供由电流源16提供的电流量的不同粒度（granularity）。

状态机12也可以产生外部电压信号VIREF或者使外部电压信号VIREF通过，该外部电压信号VIREF施加到晶体管26的栅极。在某些实施例中，可以根据从外部电源提供的读取电流设置（例如，根据具体晶片运转的特性）而产生该信号。在晶体管26的栅极上的驱动量可以控制节点PBIAS上的电势。因此，在本发明的一个实施例中，可以控制由栅地阴地放大器（cascode）20a产生的电流量。

在本发明的一个实施例中，栅地阴地放大器20a和晶体管26是产生参考电流的参考电路的一部分。然后来自参考电路的该参考电流可以反映到（mirrorinto）栅地阴地放大器20b-20n中的任何一个中。在一个实施例中，栅地阴地放大器20b-20n的数量可以等于来自状态机12的使能信号EN的数量。因此，状态机12可以使能栅地阴地放大器20b-20n的全部或者任何一个子集。这是因为，在一个实施例中，每个栅地阴地放大器都可以具有晶体管24（即，晶体管24a-24n中的一个），该晶体管24接收如示出的使能信号EN。换句话说，在本发明的一个实施例中，来自状态机的每个使能信号分配给具体的栅地阴地放大器20b-20n。

因此，由来自每个栅地阴地放大器24a-24n的箭头指示的电流量可以以两种方式来确定。在第一种方式中，状态机12确定是否使能栅地阴地放大器24。如果使能栅地阴地放大器，则其通过的电流量由参考电路并且具体地由晶体管26的栅极上的驱动来确定。

通过晶体管26及其栅地阴地放大器20a的电流反映到栅地阴地放大器20b-20n中的每个中。在本发明的一个实施例中，该电流大约为5微安。

栅地阴地放大器20b-20n的基极处的节点VC接收反映到每个有源栅地阴地放大器20中的任何电流。节点VC随后产生由通过所选择的单元MC的电阻确定的电压，所选择的单元MC由存储器元件18a和阈值装置18b构成。因此，如果单元处于重置状态，则在节点VC处产生一个电压，并且如果单元处于设置状态，则在节点VC处产生不同的电压。传输晶体管28将通过节点VC和通过阈值装置18b的电流提供到地。节点VC也可以通过开关29耦合到I/O焊盘，从而可以从外部监控电压VC，例如以便确定参考电压应该是什么。

在一个实施例中，节点VC也可以耦合到运算放大器50，例如该运算放大器50将节点VC处的电压与来自外部电源的参考电压VREF进行比较。在一个实施例中，参考电压可以设置在设置位与重置位的节点VC处的电压电平之间。通过使用使能信号OPEN，运算放大器50仅在读取模式中打开。

来自运算放大器50的输出通过反相器52直到三态缓冲器54。因此，运算放大器起到感测放大器的作用，以便产生在图2中表示为I/O的表示感测单元的状态的输出信号。

参照图3，用于将重置电平写入所选择的单元的命令可以具有如在上侧曲线中示出的关于时间的特性。在下侧曲线中示出的内部信号由写入重置电平命令产生。在一些实施例中，该内部信号可以具有在时间t1与t2之间可调节的延迟。该可调节的延迟可以允许待可控调节的所产生信号的脉冲宽度（在图3中的时间t2与t3之间示出）。作为较宽脉冲宽度的重置命令信号的结果，可以产生较小脉冲宽度的内部命令信号。在一个实施例中，该内部命令信号可以是方波。因此，用于将重置位写入所选择的单元的电流可以是具有确定脉冲宽度的方波。在本发明的一个实施例中，当状态机12将使能信号提供到合适的栅地阴地放大器20b-20n以产生到节点V_C的电流时，通过设置状态机12接收外部写入命令（表示为设置信号）的时间与时间t2之间的时间延迟，可以由状态机12动态地控制对脉冲宽度的确定。

在时间t2与时间t3之间施加初始脉冲之后，在本发明的一些实施例中，可以施加一个或多个附加脉冲。初始脉冲可以处于如在图3中示出的相对较低的开始振幅。一些位可能需要比其它位更高的振幅编程脉冲以便达到重置状态。在施加初始开始脉冲振幅之后，检查确定是否一些位仍然需要重置。如果是，例如在时间t5与时间t6之间，可以施加第二脉冲，正如在图3中所示。可以增大开始脉冲振幅以便提供稍高的第一增大振幅，即如图3中示出的第二脉冲。

此后，可以施加逐渐变高的脉冲直到全部位被重置或者直到达到最大振幅。最大振幅可以是导致较早损耗失效（wearout）或者导致难以实现随后的设置状态的振幅。如在一些实施例中所需的，通过简单地起动附加电流镜可以获得更高振幅的脉冲。

在一个实施例中，通过操作预定数量的栅地阴地放大器20，可以产生图3中示出的方波脉冲。例如，在一个实施例中，可以在时间t2与t3之间操作32个可用栅地阴地放大器中的28个。

根据对状态机12的输入，可以设置编程脉冲的宽度与其斜坡的斜率。那些输入可以包括各种数据，包括存储器元件18a的特性和晶片运转的具体特性。

参照图4，状态机代码60最初可以获得重置、设置和读取电流设置，如在方框62中所示。代码60可以是软件、固件或硬件。这些设置可以从外部电源提供或可以根据可用信息来计算。随后接收待执行的操作并且计算适合的电流，如在方框64中所示。在菱形66处，检查确定状态机12是否处于编程模式。如果是，则第一检查为是否设置位将被写入，如在菱形72中所示。如果是，则确定时间t1与t2之间的延迟（方框74）并且在时间t2（方框76）与t3（方框76）之间产生合适数量的使能信号。

相反地，如果重置位将被编程，则在时间t2至t3之间提供合适数量的使能信号（方框78）。此后，电流斜降至时间t4。在一个实施例中，可以利用输入到状态机12的时钟来测定栅地阴地放大器使能信号的逐渐关闭的时间，从而逐渐关闭使能信号EN，由此执行斜坡处理。

如果存储器装置100处于读取模式，则可以设置读取电流，如方框68中所示。在一个实施例中，这可以通过控制信号VIREF以设置参考列电流而进行。在一些实施例中，可以逐个晶片地将读取电流设置为设置位与重置位之间的电平。然而，其它布置也是可能的。在读取模式中，使能运算放大器使能信号OPEN以打开运算放大器50。如在方框70中所示，然后驱动使能信号以提供期望的读取电流。

参照图5，在一个实施例中，在图4中的方框76之后，在重置位将被编程的情况下，可以施加一系列脉冲以便对重置位进行编程。这可能是必须的，因为一些位可能需要比其它位更高的电流来编程。然而同时，期望不超过最大安全脉冲振幅。

为此，最初，接收要编程的数据。然后，数据被读取以确定哪些位需要被重置，如方框80中所示。在菱形81处，检查确定是否一些位需要编程脉冲。如果否（方框82），则流程结束。

如果是，则在选择用于确定哪些位仍需被重置的技术的较低检验电压电平处读取数据，如方框83中所示。该较低电压检验电平低于常规检验电平。可以使用较低电平，这是因为该“较低电压检验”在单元被编程时进行，但是不编程为其最终编程阈值电压电平。因此，可以使用较低的检验电压。

在菱形84中，再次检查确定是否一些位仍然需要重置编程脉冲。如果否（方框85），则流程结束。如果是，则重置电流被初始化（方框86）并且施加重置脉冲（方框87）。

而后在方框88中，在预检验电平处读取接收编程脉冲的位并且更新数据模式。换句话说，确定所述位是否已经达到它们期望的最终阈值电压。对于那些通过预检验的位而言，对它们附加的重置脉冲。在一些情况下，该第二重置脉冲可以处于与方框87中施加的重置脉冲相同的电平。在其它实施例中，可以使用稍高的重置脉冲。重置脉冲的确切性质可以在不同的情况下变化。此时，已知最后脉冲是什么并且已知最后脉冲使至少一个位变为较低电压检验电平或较高电压检验电平。通过了解单元电流相对于电压的特性，并且更具体地通过了解阈值电压相对于电流或电阻相对于电流的特性，获知单元将遵循特定的行为。因此，已给出一个点，如方框88中的读取操作的结果，可以根据已知信息预测另一脉冲之后的行为。换句话说，可以确定需要什么电平的第二脉冲来确保单元或位处于其阈值电压相对于电流的曲线上的已知的、期望的位置处。

在许多情况下，仅仅再次施加相同的电压就足够了。在一些情况下，可以增加增量。因此，如在方框89中所示，在一些实施例中，第二重置脉冲以在方框87中使用的重置电流加△（delta）X而施加到预检验位，该△X可以为0或0至300微安范围中的相对较小的电流。在一个实施例中，第二重置脉冲比之前的脉冲高大约100微安。

△增加得越多，阈值电压或电阻的可预测增加得越高。在方框89之后，为了获得结果之间的更大差异，以保持最终阈值电压的更大余量（margin），△可以增加。

因此，在一些实施例中，较低的电压检验可以与最终阈值电压分开。在较低电压检验步骤之后，可以达到最终阈值电压，而不进行另一个检验。因此，在最后的重置脉冲之后，该位达不到检验条件。在最后的重置脉冲之后，该检验可能导致干扰问题。这意味着可以以较低电压进行检验，从而在一些实施例中避免读取干扰。

此外，根据常规技术，在已经施加最终的重置脉冲之后，在最终的检验步骤期间，必须使用相对高的禁止偏置（inhibitbias）。在取消选择的单元上施加该高的禁止偏置。在取消选择的单元上的高电压导致比本发明一些实施例中出现的泄漏更多的泄漏。

然后，在菱形90处，检查确定是否需要对更多的位施加脉冲。如果否，则流程结束，正如方框91中所示。否则，在方框92中可以逐渐地增大重置电流。在菱形93处，检查确定是否已经超过该技术的最大重置电流。如果是，则编程已经失败，正如在方框94中所示。否则，流程返回方框87，以便施加稍高的重置脉冲并且重复流程。

由于在阵列中的每个位可以具有用于重置的不同最优脉冲振幅，所以可以使用不同的脉冲振幅。然而，施加比最优脉冲更大的脉冲可能损害所述位，从而导致较早损耗失效，并且难以实现随后的设置状态。

参考图6，描述了根据本发明实施例的系统500的一部分。系统500可以用在无线装置中，诸如例如个人数字助理（PDA）、笔记本电脑或具有无线能力的便携式计算机、网络平板电脑（webtablet）、无线电话、寻呼机、即时通讯装置、数字音乐播放器、数码相机或可以适于无线地传送和/或接收信息的其它装置，等等。系统500可以用在以下系统中的任何一个中：无线局域网（WLAN）系统、无线个人局域网（WPAN）系统或蜂窝网络，尽管本发明的范围在该方面不存在限制。

系统500可以包括控制器510、输入/输出（I/O）装置520（例如，键盘、显示器）、存储器100、无线接口540和静态随机存取存储器（SRAM）560，并且经由总线550互相耦合。在一个实施例中，电池580可以将功率供给到系统500。应该注意到，本发明的范围不限于具有这些部件中的任何一个或全部的实施例。

控制器510可以包括例如一个或多个微处理器、数字信号处理器、微控制器，等等。存储器100可以用于存储传送到系统500或由系统500传送的消息。存储器100也可以选择性地用于存储在系统500的操作期间由控制器510执行的指令，并且可以用于存储用户数据。指令可以存储为数字信息，并且如在这里公开的，用户数据可以作为数字数据而存储在存储器的一个部分中并且存储在作为模拟存储器的另一个部分中。根据另一个示例，同时给出的部分同样可以被标记并且可以存储数字信息，并且随后可以被重新标记并且重新配置以存储模拟信息。存储器100可以由一种或多种不同类型的存储器提供。例如，存储器100可以包括易失性存储器（任何类型的随机存取存储器）、诸如闪速存储器等非易失性存储器、和/或在图1中示出的存储器100。

参照图7，这是在方框88中通过检验的位的百分比关于阈值电压的假想图。左侧的第一曲线是仅利用确定性测试（方框88）而不使用方框89的预测技术的结果。使用预测重置脉冲特性的方框89的结果示出施加升高的脉冲（高100微安）增大了阈值电压。在一些实施例中，阈值电压可以增大大约.5伏。

此外，在一些实施例中，在施加该最终的重置脉冲之后，不需要进行检验，从而消除了检验期间的任何种类的读取干扰的可能性。因此，当单元处于较低编程阈值电压时，可以进行较低电压检验。然后，可以使用较低检验电压。此后，单元可以编程为较高编程阈值电压，而不必重复检验步骤。必须在较高电压电平处的重复检验将更可能引起读取干扰。

参照图8，序列表示为将相变存储器单元编程为编程状态。在一些实施例中，可以以软件形式执行所述序列而在其它实施例中可以以硬件形式执行所述序列。在一个实施例中，序列可以在其中软件存储在存储器（诸如半导体、光学或磁存储器）中的软件执行的实施例中。在一个实施例中，软件可以存储在状态机12中，如在图2中所示。

首先，对单元施加逐渐升高的重置编程脉冲直到在方框95中将该单元编程为第一编程阈值电压。在方框96中，对编程到编程阈值电压进行检验。然后，在方框97中，单元被编程为较高阈值电压。此时，完成编程并且不需要接着进行检验步骤，该接着进行的检验步骤也不是期望的。

虽然已经针对有限数量的实施例描述了本发明，但是本领域的普通技术人员会想到其若干改型和变化。所附的权利要求旨在覆盖落在本发明的真实精神和范围内的全部这种改型和变化。

Claims

1.一种操作半导体存储器设备的方法，包括：

在重置位将被编程的情况下，在进行较低电压检验后将相变存储器单元编程为其最终的编程阈值电压电平之后，禁止对所述相变存储器单元进行检验。

2.根据权利要求1所述的方法，包括：

将重置脉冲施加到相变存储器中的设置单元；

检验所述设置单元已经被编程到第一编程阈值电压之上；

将所述设置单元编程为高于所述第一编程阈值电压的第二编程阈值电压；以及

禁止对处于所述第二编程阈值电压的所述设置单元进行检验。

3.根据权利要求2所述的方法，包括：

在所述设置单元已经达到其期望的阈值电压之后，利用所述设置单元的已知特性来确定要施加到所述设置单元的电流脉冲的性质。

4.根据权利要求2所述的方法，包括：

施加在所述设置单元已经达到其期望的阈值电压之后所施加的稍高的电流。

5.根据权利要求4所述的方法，包括：

施加小于300微安的附加电流。

6.根据权利要求5所述的方法，包括：

施加大约100微安的附加电流。

7.根据权利要求2所述的方法，包括：

在施加最后的重置脉冲之后，避免对所述设置单元的检验。

8.根据权利要求2所述的方法，包括：

接连地施加具有较高幅度的脉冲，直到所述设置单元达到其期望的阈值电平。

9.根据权利要求2所述的方法，包括：

利用所述设置单元的阈值电压相对于电流的曲线来确定在所述设置单元已经达到其阈值电平之后所施加的脉冲的性质。

10.一种半导体存储器设备，包括：

相变存储器单元阵列；以及

控制器，所述控制器用于在重置位将被编程的情况下，将单元编程为第一编程阈值电压，以检验处于所述第一编程阈值电压的所述单元并且然后将所述单元编程为高于所述第一编程阈值电压的第二编程阈值电压，而不在达到所述第二编程阈值电压之后进行检验。

11.根据权利要求10所述的设备，在所述单元已经达到其第一编程阈值电压之后，所述控制器施加稍高的电流。

12.根据权利要求11所述的设备，所述控制器施加小于300微安的附加电流。

13.根据权利要求12所述的设备，所述控制器施加大约100微安的附加电流。

14.根据权利要求10所述的设备，其中在所述单元被编程到期望的阈值电压之后，不对所述单元进行检验。

15.根据权利要求10所述的设备，其中所述控制器接连地施加具有较高幅度的脉冲直到所述单元达到其期望的阈值电平。

16.一种半导体存储器装置，包括：

用于在重置位将被编程的情况下将相变存储器单元编程到第一编程阈值电压的模块；

用于检验所述单元已经达到编程阈值电压电平的模块；以及

用于将所述单元编程为较高的阈值电压电平而接下来不必进行检验的模块。

17.根据权利要求16所述的装置，还包括用于逐渐地将更高的编程电压施加到待编程单元的模块。

18.根据权利要求16所述的装置，还包括用于在达到所述第一编程阈值电压之后将小于300微安的电流脉冲提供到所述单元的模块。