CN102683321A - 防止超厚金属上钝化层的破裂 - Google Patents

防止超厚金属上钝化层的破裂 Download PDF

Info

Publication number
CN102683321A
CN102683321A CN2012100380622A CN201210038062A CN102683321A CN 102683321 A CN102683321 A CN 102683321A CN 2012100380622 A CN2012100380622 A CN 2012100380622A CN 201210038062 A CN201210038062 A CN 201210038062A CN 102683321 A CN102683321 A CN 102683321A
Authority
CN
China
Prior art keywords
layer
thickness
utm
line
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100380622A
Other languages
English (en)
Other versions
CN102683321B (zh
Inventor
陈郁文
谢宗翰
林坤佑
蔡冠智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102683321A publication Critical patent/CN102683321A/zh
Application granted granted Critical
Publication of CN102683321B publication Critical patent/CN102683321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Abstract

防止超厚金属上钝化层的破裂。器件包括顶部金属层；在顶部金属层上方并且具有第一厚度的UTM线；在UTM线上方并且具有第二厚度的钝化层。第二厚度与第一厚度的比值小于约0.33。

Description

防止超厚金属上钝化层的破裂
技术领域
本发明涉及一种半导体器件，更具体的，本发明涉及防止超厚金属上钝化层的破裂。
背景技术
为了降低金属线的电阻，超厚金属(UTM)线形成在集成电路上。由于电阻的降低，集成电路器件例如电感器的性能可以得到改进以满足某些对性能要求高的电路例如混合信号电路，模拟电路，和射频(RF)电路的需求。
可以用钝化层覆盖UTM线。然而，由于UTM线的显著厚度，而且进一步由于UTM线和钝化层的热膨胀系数(CTEs)的不匹配，当钝化层受到热循环时钝化层会破裂。破裂也可能从钝化层传播到下面的介电层，因此会对各个集成电路形成工艺的产量造成坏影响。通常，为了防止钝化层的破裂，将钝化层的厚度增加到大于UTM线的厚度。然而，这个方法导致生产成本的增加和产量的降低。
发明内容
针对现有技术的问题，本发明提供了一种器件包括：顶部金属层；在所述顶部金属层上方并且具有第一厚度的超厚金属(UTM)线；以及在所述UTM线上方并且具有第二厚度的钝化层，其中所述第二厚度与所述第一厚度的比小于约0.33。
根据本发明所述的器件，其中所述第一厚度与所述顶部金属层的厚度的比大于约3。
根据本发明所述的器件，其中所述第一厚度大于约
Figure BDA0000136419820000011
根据本发明所述的器件，其中所述钝化层包括在所述UTM线的顶面上方并且接触所述UTM线的顶面的第一部分，和接触所述UTM线的侧壁的第二部分。
根据本发明所述的器件，还包括在所述顶部金属层上方和所述UTM线下面的通孔介电层，其中所述钝化层还包括与所述通孔介电层的顶面接触的第三部分，其中所述第三部分的顶面低于所述UTM线的顶面。
根据本发明所述的器件，其中所述第一部分，所述第二部分，以及所述第三部分具有基本上相同的厚度。
根据本发明所述的器件，其中所述钝化层包括与所述UTM线接触的氧化硅层，以及在所述氧化硅层上方并且与所述氧化硅层接触的氮化硅层。
根据本发明所述的器件，其中没有附加的层形成在所述钝化层的上方并且接触所述钝化层。
根据本发明所述的一种器件，包括：半导体基板；在所述半导体基板上方并且包括顶部金属层的多个金属层；在所述顶部金属层上方并且具有大于约
Figure BDA0000136419820000021
的第一厚度的第一超厚金属(UTM)线和第二超厚金属线；以及具有第二厚度的钝化层，其中所述第二厚度与所述第一厚度的比小于约0.33，其中所述钝化层包括在所述第一UTM线和所述第二UTM线上方并且垂直地覆盖所述第一UTM线和所述第二UTM线的第一部分，和在所述第一UTM线和所述第二UTM线侧壁上的第二部分，而且其中所述钝化层包括接触所述第一UTM线和所述第二UTM线的氧化硅层，以及在所述氧化硅层上方并且接触所述氧化硅层的氮化硅层。
根据本发明所述的器件，其中所述第一UTM线和所述第二UTM线的所述第一厚度与所述顶部金属层的厚度的比大于约3。
根据本发明所述的器件，其中所述第一厚度大于约
Figure BDA0000136419820000022
根据本发明所述的器件，其中所述钝化层的第一部分接触所述第一UTM线和所述第二UTM线的顶面，而且其中所述钝化层的第二部分接触所述第一UTM线和所述第二UTM线的侧壁。
根据本发明所述的器件还包括：在所述顶部金属层上方并且在所述第一UTM线和所述第二UTM线下面的通孔介电层；以及金属通孔，所述金属通孔在所述第一UTM线和所述第二UTM线与所述顶部金属层中的金属线之间并且连接所述第一UTM线和所述第二UTM线与所述顶部金属层中的金属线。
根据本发明所述的器件，其中所述钝化层还包括与所述通孔介电层的顶面接触的第三部分。
根据本发明所述的器件，其中所述钝化层的所述第一部分和所述第三部分具有基本上相同的厚度。
根据本发明所述的器件，其中所述比小于约0.25。
根据本发明所述的一种器件包括：半导体基板；多个在所述半导体基板上方并且包括顶部金属层的金属层；在所述顶部金属层上方的通孔介电层；在所述顶部金属层上方并且具有大于约
Figure BDA0000136419820000031
的第一厚度的第一UTM线和第二UTM线；在所述通孔介电层中的金属通孔，其中所述金属通孔在所述顶部金属层中的金属线和所述第一UTM线之间并且互连所述顶部金属层中的金属线和所述第一UTM线；以及在所述第一UTM线和所述第二UTM线上方的钝化层，其中所述钝化层包括在所述第一UTM线和所述第二UTM线正上方的第一部分，在所述第一UTM线和所述第二UTM线的侧壁上的第二部分，以及接触所述通孔介电层的顶面的第三部分，所述第一部分，所述第二部分，和所述第三部分具有互相接近的厚度，其中所述钝化层的所述第一部分的第二厚度与所述第一厚度的比小于约0.33。
根据本发明所述的器件，其中所述第二部分具有大于约70％所述第一部分厚度的厚度。
根据本发明所述的器件，其中没有附加的层形成在所述钝化层上方，而且其中所述器件接合到选自基本上由封装基板，中介层，和印刷电路板组成的组的封装部件。
根据本发明所述的器件，其中所述第一UTM线和所述第二UTM线包括铝铜。
附图说明
为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1到图3是制造包括超厚金属线和超厚金属线上的钝化层的集成电路的中间阶段的横截面视图。
图4示出用超厚金属线形成的电感器的透视图；以及
图5示出包括管芯的封装结构，其中管芯包括超厚金属线并且与封装部件接合。
具体实施方式
下面，详细讨论本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本公开的范围。
根据实施例，提供了一种包括超厚金属线(UTM)的集成电路器件及其形成方法。示出了制造实施例的中间阶段。讨论了实施例的变化。在所有各个附图和示出的实施例中，相同的参考数字用于指示相同的原件。
参考图1，提供了晶圆2。晶圆2包括基板10。在实施例中，基板10是半导体基板，例如硅基板，尽管也可以包括其他半导体材料，例如硅锗，碳化硅，砷化镓等。用晶体管表示的半导体器件14可以形成在基板10的表面。在可选的实施例中，基板10是介电基板，而且没有有源器件形成在介电基板上，尽管无源器件例如电容器，电感器，电阻器等可以形成。接触塞16形成在层间介电(ILD)18中，而且可以与器件14电连接。
其中包括金属线26和通孔28并且与半导体器件14电连接的互连结构12形成在ILD18上方。金属线26和通孔28可以由基本上纯的铜(例如，铜的重量百分比大于约90％，或大于约95％)或铜合金形成，而且可以使用单镶嵌和/或双镶嵌工艺形成。金属线26和通孔28可以是或可以不是基本上不含铝。互连结构12包括多个金属层，称为M1，M2...Mtop，其中金属层M1是在ILD18正上方的金属层，而金属层Mtop是在覆盖的UTM金属线36(图1中未示出，请参考图3)正下面的顶部金属层，UTM金属线36在随后的步骤中形成。在整个描述中，术语“金属层”是指同一层中金属线的集合。金属层M1到Mtop形成在层间介电(IMDs)22中，其由氧化物例如非掺杂硅酸盐玻璃(USG)，氟化硅酸盐玻璃(FSG)，低-k介电材料等形成。低-k介电材料可以具有小于3.8的k值，尽管IMDs 22的介电材料也可以接近3.8。在一些实施例中，低-k介电材料的k值小于约3.0，而且可以小于约2.5。
在以下讨论的实施例中，顶部金属层Mtop可以是金属层M5，尽管在其他实施例中，高于M5或低于M5的金属层可以是顶部金属层。另外，在示例性实施例中，金属层M1可以具有在约
Figure BDA0000136419820000051
和约
Figure BDA0000136419820000052
之间的厚度，而金属层M2到Mtop可以具有在约
Figure BDA0000136419820000053
和约
Figure BDA0000136419820000054
之间的厚度。然而，应该意识到，在整个描述中详述的尺寸仅仅是实例，而且尺寸可以在可选的实施例中改变。
图1也示出通孔-介电层30和通孔-介电层30中金属通孔32的形成。在实施例中，通孔-介电层30可以由氧化物例如USG，FSG，低-k氧化物等形成。通孔-介电层30可以具有在约
Figure BDA0000136419820000055
和约
Figure BDA0000136419820000056
之间的厚度。
通孔32形成在通孔-介电层30中，而且与顶部金属层Mtop中的金属线26电连接。在示例性的实施例中，通孔32的形成可以包括例如，蚀刻通孔-介电层30以形成通孔开口，然后将金属材料填充到通孔开口中。然后可以实施平坦化以移除通孔-介电层30上方多余的金属材料，通孔开口中剩下的金属材料形成通孔32。
图2示出UTM线36的形成。UTM线36可以由铝，铝合金等形成，尽管可以使用或加入其它材料例如铜，钨，镍，钯等。UTM线36的厚度T1可以显著大于Mtop层的厚度T2。在实施例中，比值T1/T2大于约5，或大于约1.0。比值T1/T2也可以在约8和约12之间。UTM线36的厚度T1可以大于约
Figure BDA0000136419820000057
(因此称为超厚金属线)，而且可以大于约
Figure BDA0000136419820000058
或甚至大于约
Figure BDA0000136419820000059
在一些实施例中，厚度T1在约
Figure BDA00001364198200000510
和约
Figure BDA00001364198200000511
之间。UTM线36的形成工艺可以包括均厚沉积厚金属层，然后将厚金属层图案化，然后厚金属层的剩余部分形成UTM线36。
接着，如图3所示，形成钝化层40以覆盖UTM线36的顶面和侧壁。在实施例中，钝化层40接触UTM线36的顶面36A和侧壁36B。另外，钝化层40延伸到相邻UTM线36之间的间隔中，而且可以接触通孔-介电层30的顶面30A。钝化层40的形成方法包括通常使用的沉积方法例如高密度等离子体(HDP)化学气相沉积(CVD)，其也已知为HDP，尽管也可以使用其他适合的沉积方法。
钝化层40由介电材料形成。在实施例中，钝化层40包括氧化硅层44和氧化硅层44上方的氮化硅层46，尽管也可以使用其他类型的氧化物材料和氮化物材料。也可以由除了氧化物和/或氮化物之外的材料形成钝化层40，而且可以是均质层或包括由不同材料形成的压层的复合层。钝化层40的厚度T3(表示为T3A，T3B和T3C)可以小于约
Figure BDA0000136419820000061
而且在一些实施例中可以在约
Figure BDA0000136419820000062
和约
Figure BDA0000136419820000063
之间。钝化层40可以包括在UTM线36上方并且接触UTM线36的顶部部分40A，在UTM线36的侧壁36B上并且接触UTM线36的侧壁36B的侧壁部分40B，和底部部分40C。底部部分40C可以接触通孔-介电层30的顶面。在实施例中，钝化层40是共形的，而且部分40A，40B，和40C具有互相接近的厚度，而且具有基本上相同的厚度。例如，如果部分40A的厚度表示为T3A，部分40B的厚度表示为T3B，部分40C的厚度表示为T3C，则比值T3A/T3C可以在约0.9和约1.1之间，而且比值T3B/T3A可以在约0.7和1之间。在其中钝化层40包括氧化硅层44和氮化硅层46的实施例中，氧化硅层44和氮化硅层46的厚度比可以在约0.285和约1.875之间。
在实施例中，T3A/T1的厚度比小于约0.33，或低于约0.25。表1示出表明厚度比和管芯故障率之间的相关性的实验结果，故障率是由钝化层40的破裂导致的故障得到的结果。
表1
  比值   破裂   故障率
  0.225   No   0
  0.3375   No   0
  0.3875   Yes   100％
  0.425   Yes   100％
  0.44   Yes   100％
  0.4875   Yes   100％
表1的第二列示出破裂是否发生。如图3中的点线48示意性示出的，破裂可以发生在钝化层40中，而且裂痕可以传播到下面的介电层22，导致表1中“故障率”列所示出的产量减少。实验结果揭示出当厚度比值T3A/T1是约0.3875或更高时，与钝化破裂相关的管芯的故障率是约100％。与传统观点相反，实验结果也揭示降低钝化层40的厚度(即降低厚度比T3A/T1)也可以导致与钝化破裂相关的故障率的降低。在表1中，据发现当比值T3A/T1等于0.3375或更低时，故障率降低到0％。因此，在实施例中，比值T3A/T1可以设定到低于约0.3375。同时，为了提供足够的缓冲从而保障故障率降低到0％，比值T3A/T1可以设定到低于约0.25。
据了解实验结果来自包括氧化物层和氮化物层的钝化层40。当钝化层40的材料改变时，结果可能稍微不同，而且可以通过实验发现最优化的比值T3A/T1。
UTM线36可以用于形成各种器件例如电感器，因此可以降低各个器件的电阻，导致各个器件的性能得到改进。图4示出包括UTM线36的示例性电感器的透视图。图3示出的横截面图可以从图4中平面截取线3-3处获得。应该认识到电感器可以具有很多设计。例如，UTM线36除了形成图4中示出的方形之外，也可以是带有六角形状，八角形状或另一个形状的螺旋形。
现再参考图3，钝化层40形成之后，晶圆2可以切割成独立的管芯并且封装。因此，在一些实施例中，在各个封装中没有附加的层形成在钝化层40的上方。图5示出了示例性的封装，图5示出由晶圆2切割而来的管芯50与封装部件52例如封装基板，中介层，印刷电路板等接合。管芯50和封装部件52之间的接合可以通过例如焊料凸块54实施。在可选的实施例中，附加的层和部件(未示出)例如附加的钝化层，金属焊盘(例如铝焊盘)，和金属凸块(例如焊料凸块或铜凸块)可以形成在钝化层40上方。
根据实施例，器件包括顶部金属层；在顶部金属层上方并且具有第一厚度的UTM线；在UTM线上方并且具有第二厚度的钝化层。第二厚度与第一厚度的比值小于约0.33。
根据其他实施例，器件包括半导体基板，在半导体基板上方并且包括顶部金属层的多个金属层。第一UTM线和第二UTM线在顶部金属层上方并且具有大于约
Figure BDA0000136419820000081
的第一厚度。钝化层设置在第一UTM线和第二UTM线的上方。钝化层具有第二厚度，其中第二厚度与第一厚度的比值是小于约0.33。钝化层具有在第一UTM线和第二UTM线上方并且垂直覆盖第一UTM线和第二UTM线的第一部分，和在第一UTM线和第二UTM线侧壁上的第二部分。钝化层包括接触第一UTM线和第二UTM线的氧化硅，以及在氧化硅层上方并且接触氧化硅层的氮化硅层。
根据又一其他实施例，器件包括多个在半导体基板上方并且包括顶部金属层的金属层；在顶部金属层上方的通孔介电层；和在顶部金属层上方并且具有大于约
Figure BDA0000136419820000082
的第一厚度的第一UTM线和第二UTM线。金属通孔设置在通孔介电层中，其中金属通孔在顶部金属层中的金属线和第一UTM线之间并且互连顶部金属层中的金属线和第一UTM线。钝化层设置在第一UTM线和第二UTM线上方。钝化层包括在第一UTM线和第二UTM线正上方的第一部分，在第一UTM线和第二UTM线的侧壁上的第二部分，以及接触通孔介电层的顶面的第三部分。第一，第二，和第三部分具有互相接近的厚度，钝化层的第一部分的第二厚度与第一厚度的比值小于约0.33。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种器件包括：
顶部金属层；
在所述顶部金属层上方并且具有第一厚度的超厚金属(UTM)线；以及
在所述UTM线上方并且具有第二厚度的钝化层，其中所述第二厚度与所述第一厚度的比小于约0.33。
2.根据权利要求1所述的器件，其中所述第一厚度与所述顶部金属层的厚度的比大于约3。
3.根据权利要求1所述的器件，其中所述第一厚度大于约
Figure FDA0000136419810000011
4.根据权利要求1所述的器件，其中所述钝化层包括在所述UTM线的顶面上方并且接触所述UTM线的顶面的第一部分，和接触所述UTM线的侧壁的第二部分。
5.根据权利要求4所述的器件，还包括在所述顶部金属层上方和所述UTM线下面的通孔介电层，其中所述钝化层还包括与所述通孔介电层的顶面接触的第三部分，其中所述第三部分的顶面低于所述UTM线的顶面。
6.根据权利要求5所述的器件，其中所述第一部分，所述第二部分，以及所述第三部分具有基本上相同的厚度。
7.根据权利要求1所述的器件，其中所述钝化层包括与所述UTM线接触的氧化硅层，以及在所述氧化硅层上方并且与所述氧化硅层接触的氮化硅层。
8.根据权利要求1所述的器件，其中没有附加的层形成在所述钝化层的上方并且接触所述钝化层。
9.一种器件，包括：
半导体基板；
在所述半导体基板上方并且包括顶部金属层的多个金属层；
在所述顶部金属层上方并且具有大于约
Figure FDA0000136419810000012
的第一厚度的第一超厚金属(UTM)线和第二超厚金属线；以及
具有第二厚度的钝化层，其中所述第二厚度与所述第一厚度的比小于约0.33，其中所述钝化层包括在所述第一UTM线和所述第二UTM线上方并且垂直地重叠所述第一UTM线和所述第二UTM线的第一部分，和在所述第一UTM线和所述第二UTM线侧壁上的第二部分，而且其中所述钝化层包括接触所述第一UTM线和所述第二UTM线的氧化硅层，以及在所述氧化硅层上方并且接触所述氧化硅层的氮化硅层。
10.一种器件包括：
半导体基板；
多个在所述半导体基板上方并且包括顶部金属层的金属层；
在所述顶部金属层上方的通孔介电层；
在所述顶部金属层上方并且具有大于约
Figure FDA0000136419810000021
的第一厚度的第一UTM线和第二UTM线；
在所述通孔介电层中的金属通孔，其中所述金属通孔在所述顶部金属层中的金属线和所述第一UTM线之间并且互连所述顶部金属层中的金属线和所述第一UTM线；以及
在所述第一UTM线和所述第二UTM线上方的钝化层，其中所述钝化层包括在所述第一UTM线和所述第二UTM线正上方的第一部分，在所述第一UTM线和所述第二UTM线的侧壁上的第二部分，以及接触所述通孔介电层的顶面的第三部分，所述第一部分，所述第二部分，和所述第三部分具有互相接近的厚度，其中所述钝化层的所述第一部分的第二厚度与所述第一厚度的比小于约0.33。
CN201210038062.2A 2011-02-25 2012-02-17 防止超厚金属上钝化层的破裂 Active CN102683321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/035,517 US8860224B2 (en) 2011-02-25 2011-02-25 Preventing the cracking of passivation layers on ultra-thick metals
US13/035,517 2011-02-25

Publications (2)

Publication Number Publication Date
CN102683321A true CN102683321A (zh) 2012-09-19
CN102683321B CN102683321B (zh) 2016-08-31

Family

ID=46718418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210038062.2A Active CN102683321B (zh) 2011-02-25 2012-02-17 防止超厚金属上钝化层的破裂

Country Status (2)

Country Link
US (1) US8860224B2 (zh)
CN (1) CN102683321B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651346A (zh) * 2011-02-28 2012-08-29 台湾积体电路制造股份有限公司 用于半导体器件的钝化层
US9595492B2 (en) 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company Ltd. Device manufacture and packaging method thereof
CN108231535A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 具有钝化层的半导体装置的制造方法
US20220254697A1 (en) * 2021-02-11 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for a semiconductor device and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673627B2 (ja) * 2012-08-03 2015-02-18 トヨタ自動車株式会社 半導体装置及びその製造方法
US9577023B2 (en) 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
US10332839B2 (en) 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
US10340229B2 (en) 2017-10-11 2019-07-02 Globalfoundries Inc. Semiconductor device with superior crack resistivity in the metallization system
GB2575888B (en) 2018-10-03 2020-09-23 X Fab Sarawak Sdn Bhd Improvements relating to passivation layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060378A (en) * 1995-11-03 2000-05-09 Micron Technology, Inc. Semiconductor bonding pad for better reliability
US20060192289A1 (en) * 2003-08-14 2006-08-31 Stefan Drexl Integrated connection arrangements
US20060267198A1 (en) * 2005-05-25 2006-11-30 Mou-Shiung Lin High performance integrated circuit device and method of making the same
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732889B2 (en) * 2007-05-24 2010-06-08 Akros Silicon Inc. Capacitor structure in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060378A (en) * 1995-11-03 2000-05-09 Micron Technology, Inc. Semiconductor bonding pad for better reliability
US20060192289A1 (en) * 2003-08-14 2006-08-31 Stefan Drexl Integrated connection arrangements
US20060267198A1 (en) * 2005-05-25 2006-11-30 Mou-Shiung Lin High performance integrated circuit device and method of making the same
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651346A (zh) * 2011-02-28 2012-08-29 台湾积体电路制造股份有限公司 用于半导体器件的钝化层
CN102651346B (zh) * 2011-02-28 2015-11-25 台湾积体电路制造股份有限公司 用于半导体器件的钝化层
US9595492B2 (en) 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company Ltd. Device manufacture and packaging method thereof
TWI625800B (zh) * 2015-03-16 2018-06-01 台灣積體電路製造股份有限公司 裝置製造及其封裝方法
CN108231535A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 具有钝化层的半导体装置的制造方法
US11018100B2 (en) 2016-12-14 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a passivation layer
US20220254697A1 (en) * 2021-02-11 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for a semiconductor device and method for manufacturing the same
US11594459B2 (en) * 2021-02-11 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for a semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20120217641A1 (en) 2012-08-30
US8860224B2 (en) 2014-10-14
CN102683321B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN102683321A (zh) 防止超厚金属上钝化层的破裂
CN101859762B (zh) 半导体装置及其制造方法
CN102593096B (zh) 在顶部金属层上形成金属-绝缘体-金属电容器
US9196670B2 (en) Through substrate features in semiconductor substrates
CN102024781B (zh) 三维集成电路结构
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
US9859235B2 (en) Underbump metallization structure
JP4946436B2 (ja) 半導体装置及びその製造方法
US20060244156A1 (en) Bond pad structures and semiconductor devices using the same
US7679180B2 (en) Bond pad design to minimize dielectric cracking
US7470994B2 (en) Bonding pad structure and method for making the same
US20230268269A1 (en) Integrated inductor with a stacked metal wire
CN102623381A (zh) 用于在玻璃衬底上制造集成无源器件的方法
KR100650907B1 (ko) 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
US10256183B2 (en) MIMCAP structure in a semiconductor device package
TW201241959A (en) Method for fabricating metal redistribution layer
JP2005116788A (ja) 半導体装置
KR101487082B1 (ko) 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법
CN103779234A (zh) 一种半导体器件封装结构以及制备方法
JP2008034694A (ja) 受動素子
JP2006302992A (ja) 半導体装置の製造方法、及び半導体装置
KR20080018052A (ko) 반도체 소자 및 그 제조방법
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
KR100800919B1 (ko) 커패시터 및 솔레노이드 인덕터를 갖는 반도체 소자와 그제조 방법
KR100731496B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant