CN102651346A - 用于半导体器件的钝化层 - Google Patents
用于半导体器件的钝化层 Download PDFInfo
- Publication number
- CN102651346A CN102651346A CN2012100206679A CN201210020667A CN102651346A CN 102651346 A CN102651346 A CN 102651346A CN 2012100206679 A CN2012100206679 A CN 2012100206679A CN 201210020667 A CN201210020667 A CN 201210020667A CN 102651346 A CN102651346 A CN 102651346A
- Authority
- CN
- China
- Prior art keywords
- layer
- thickness
- oxide layer
- metal parts
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 238000001465 metallisation Methods 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 41
- 238000006396 nitration reaction Methods 0.000 claims description 31
- 150000001875 compounds Chemical class 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 10
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 abstract 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000011049 filling Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 such as Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 208000019155 Radiation injury Diseases 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本披露的实施例提供了一种半导体器件。该半导体器件包括：包括最顶层金属化层的多个金属化层。最顶层金属化层具有厚度为T1并且分开一间隙的两个金属部件。复合钝化层包括在氮化层之下的HDP CVD氧化层。复合钝化层设置在金属部件之上并且部分填充间隙。复合钝化层具有厚度T2，约为厚度T1的20％至50％。
Description
技术领域
本披露总体涉及半导体器件，更特别地，涉及形成用于半导体器件的钝化层的结构和方法。
背景技术
在典型集成电路(IC)形成工艺中，在完成金属化之后，形成一个钝化层或多个钝化层来保护内部半导体器件。钝化层通常通过沉积氧化层和氮化层来形成。在一些实例中，通过执行等离子体增强化学汽相沉积(PECVD)来形成氧化层和氮化层。
然而，传统钝化层具有多个缺点。由于半导体器件的高集成趋势，金属化层之间的距离减小。由于它们的阶梯覆盖的部件，导致PECVD氧化层和PECVD氮化层不能充分地填充金属化层之间的间隙中，从而形成空隙。空隙将减弱对下层半导体器件的机械保护。一些污染物或湿气可能穿过半导体器件。而且，半导体器件的电子性能将负面地受到影响。从而，整个组件的故障率可能增加。
从而，需要用于制造钝化层的改进结构和方法。
发明内容
根据本发明的一个方面，提供一种半导体器件，包括：多个金属化层，包括最顶层金属化层，所述最顶层金属化层具有被一间隙隔开的两个金属部件，每个金属部件均具有厚度T1；以及复合钝化层，包括在氮化层之下的高密度等离子体(HDP)化学汽相沉积(CVD)氧化层，所述复合钝化层设置在所述金属部件之上并且部分填充所述间隙，其中，所述复合钝化层具有厚度T2，所述厚度T2约为所述厚度T1的20％至50％。
优选地，所述HDP CVD氧化层在至少一个所述金属部件之上形成倾斜屋顶结构。
优选地，所述HDP CVD氧化层直接设置在所述金属部件和所述间隙上。
优选地，所述氮化层共形地设置在所述HDP CVD氧化层之上。
优选地，该半导体器件进一步包括：设置在所述HDP CVD氧化层之上和所述氮化层之下的等离子体增强氧化层(PEOX)。
优选地，所述金属部件包括铝。
优选地，所述间隙的纵横比约为1.5至2。
优选地，该半导体器件进一步包括：延伸通过所述复合钝化层并且直接设置在至少一个所述金属部件上的UBM层，以及设置在所述UBM层上的导电柱。
优选地，所述厚度T1约为3μm至6μm。
优选地，所述HDP CVD氧化层具有厚度T3，所述氮化层具有厚度T4，并且所述厚度T3基本大于所述厚度T4。
根据本发明的另一方面，提供一种方法，包括：提供包括最顶层金属化层的多个金属化层，所述最顶层金属化层具有被一间隔隔开的两个金属部件，每个金属部件均具有厚度T1；通过进行高密度等离子体(HDP)化学汽相沉积来沉积氧化层，所述氧化层覆盖所述金属部件并且部分填充所述间隙；以及在所述氧化层上沉积氮化物，从而形成包括所述氧化层和所述氮化层的复合钝化层，其中，所述复合钝化层部分填充所述间隙并且具有厚度T2，所述厚度T2约为所述厚度T1的20％至50％。
优选地，所述氧化层在每个所述金属部件之上形成倾斜屋顶结构。
优选地，所述氧化层直接沉积在所述金属部件和所述间隙上。
优选地，所述氮化层共形地沉积在所述氧化层之上。
优选地，该方法进一步包括：在沉积所述氧化层之后和在沉积所述氮化层之前，沉积等离子体增强氧化层(PEOX)。
优选地，所述金属部件包括铝。
优选地，所述间隙的纵横比约为1.5至2。
优选地，该方法进一步包括：形成延伸通过所述复合钝化层并且直接与所述两个金属部件之一接触的UBM层，以及在所述UBM层上形成导电柱。
优选地，所述厚度T1约为3μm至6μm。
优选地，所述氧化层具有厚度T3，所述氮化层具有厚度T4，并且所述厚度T3基本大于所述厚度T4。
附图说明
将参考附图描述典型实施例。应该明白，附图是示意性的，从而不按照比例绘制。
图1是根据本披露的一些实施例的制造具有钝化层的半导体器件的方法的流程图。
图2至图6是示出根据图1的一个或多个实施例的在制造具有钝化层的半导体器件期间的多个阶段的横截面视图。
具体实施方式
将明白，为了实现本申请的不同特征，以下披露提供了多种不同实施例或实例。以下描述组件和布置的特定实例，以简化本披露。当然，这些仅是实例并且不用于限制。而且，以下说明中的第一部件在第二部件之上、上面或上形成可以包括第一和第二部件直接接触的实施例，并且还可以包括形成插入第一和第二部件的附加部件，使得第一和第二部件不直接接触的实施例。为了简单和清楚起见，多种部件可以按照不同比例任意绘制。
本披露包括在半导体晶片上制造的多个芯片。半导体晶片上的多个芯片由芯片之间的分割线划分。在此的术语“晶片”通常称为半导体基板，其上形成多种层和器件结构。在一些实施例中，半导体基板包括硅或化合物半导体，诸如，GaAs、InP、Si/Ge、或SiC。这种层的实例包括介电层、掺杂层、和/或多晶硅层。器件结构的实例包括晶体管、电阻器、和/或电容器，其可以通过或可以不通过互连层互连至附加有源电路。
注意，为了简单和清楚起见，在此仅简单地描述一些处理。从而，将明白，在图1的方法100之前、期间、以及之后可以提供附加处理。
现在参考图1，用于制造具有钝化层的半导体器件的方法100开始于框102。在框102处，提供包括最顶层金属化层的多个金属化层。最顶层金属化层具有由间隙分开的两个金属部件。每个金属部件均具有厚度T1。方法100继续到框104，其中，通过执行高密度等离子体(HDP)化学汽相沉积(CVD)沉积氧化层。氧化层覆盖金属部件并且部分地填充该间隙。在至少一个实施例中，氧化层直接沉积在金属部件和间隙上。方法100继续到框106，其中，氮化层被沉积在HDP CVD氧化层之上，从而形成复合钝化层。复合钝化层包括HDP CVD氧化层和氮化层。复合钝化层部分地填充间隙并且具有厚度T2。厚度T2约为厚度T1的20％至50％。在至少一个实施例中，氮化层共形地沉积在HDP CVD氧化层之上。在另一实施例中，在HDP CVD氧化层的沉积和氮化层的沉积之间进一步沉积等离子体增强氧化层。在一个实施例中，方法100进一步包括在复合钝化层之上形成凸块下金属(UBM)层。UBM层延伸通过复合钝化层并且与至少一个金属部件的一部分接触。导电柱形成在UBM层之上。还可以在方法100的步骤之前、期间、或之后提供其他层、线、通孔和结构。
图2至图6是根据图1的一个或多个实施例的示出在制造具有钝化层的半导体器件200期间的多个阶段的横截面图。
现在参考图2，半导体器件200可以包括半导体基板201。半导体基板201可以包括硅或化合物半导体，诸如，GaAs、Si/Ge、或SiC。基板201可以进一步包括掺杂区，诸如P-阱、N-阱，和/或掺杂有源区，诸如P+掺杂有源区。
器件200可以进一步包括隔离结构，诸如，形成在基板201中的用于使基板201中的有源区与其他区域隔离的浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。在一个实例中，有源区可以被配置为N-型金属氧化物半导体(NMOS)器件或P-型金属氧化物半导体(PMOS)器件。
器件200可以进一步包括叠加在基板201上的器件结构，诸如，晶体管、电阻器、和/或电容器(未示出)。
接下来，在基板201之上形成多个介电层205。在介电层205内设置多个金属化层203A/203B和导电通孔207。金属化层203A/203B和通孔207电连接集成电路组件，并且将电连接从下层集成电路组件提供至上层。金属化层203A/203B包括最顶层金属化层203B。最顶层金属化层203B具有由具有纵横比约为1.5至2的间隙211分离的两个金属部件203B1。每个金属部件203B1均具有约3微米(μm)至6μm的厚度T1。在至少一个实施例中，金属部件203B1包括线、条、柱、和/或块。
在一个实例中，介电层205通过沉积技术(诸如，化学汽相沉积(CVD)和/或高密度等离子体(HDP)CVD处理)形成。在一些实施例中，介电层205由介电常数(k值)在约2.9和约3.8之间的低介电常数(低-k)绝缘材料、k值在约2.5和约2.9之间的超低-k(ULK)绝缘材料、或者低-k绝缘材料的一些组合形成。
金属化层203A/203B可以包括导电材料，诸如，铝、铝合金、铜、铜合金、或其组合。在一些实施例中，金属化层203A/203B通过物理汽相沉积(PVD)(诸如，使用铝、铜、或其合金制成的溅射靶的溅射沉积)被沉积，之后通过光刻法图案化金属化层203A/203B并且蚀刻。在至少一个实施例中，金属部件203B1包括铝。
参考图3，通过执行高密度等离子体(HDP)化学汽相沉积(CVD)来沉积氧化层213。HDP CVD氧化层213覆盖金属部件203B1并且部分地填充间隙211。HDP CVD氧化层213具有超过0.2μm的厚度T3。HDP CVD是在高真空下和在高等离子体激励电压下执行的一种类型的等离子体增强CVD，以改善填充小的高纵横比结构的能力。通过在形成氧化层期间交替沉积模式和溅射模式来执行HDP CVD。由于HDPCVD氧化沉积的特性，覆盖在金属部件203B1上的氧化层213朝向金属部件203B1的中部变厚，并且朝向金属部件203B1的边缘变薄，并且在金属部件203B1之间的间隙211之上。同样地，形成氧化层213以填充间隙211的底部和在每个金属部件203B1之上的倾斜屋顶结构215。相反地，在使用PECVD的传统方法中，氧化层倾向于在金属部件的边缘处突出(overhang)，并且通过在突出物之下形成的空间过早地密封间隙的机会更高。因此，不适于保护金属部件的底部侧壁。在该实施例中，具有部分填充的间隙211的HDP CVD氧化层213的倾斜屋顶结构215消除了传统方法中的缺陷。HDP CVD氧化层213很好地覆盖了金属部件203B1的底部侧壁，以防止污染物或湿气。通过用HDP CVD氧化层213部分地填充间隙211，消除了由突出的氧化层导致的空隙问题。在不用厚氧化层完全填充间隙211的情况下，本申请的实施例对于处理时间来说改进了效率并减少了制造成本。
在至少一个实施例中，四乙氧基甲硅烷(TEOS)氧化物层可以通过等离子体增强化学汽相沉积(PECVD)被沉积在HDP CVD氧化层213之上。PECVD使用射频电源生成辉光放电，以将能量转移到反应气体，允许在较低温度下在基板上进行沉积。PECVD具有在沉积膜上的理想特性，诸如，良好的粘附力、低针孔密度、好的阶跃式覆盖率(step coverage)、以及适当电气性质。
参考图4，在HDP CVD氧化层213之上共形地沉积氮化层219。氮化层219通过PECVD被沉积。氮化层219可以包括氮化硅(SiN)或氮氧化硅(SiON)。氮化层219防止或减少对集成电路的湿气、机械和辐射伤害。在至少一个实施例中，HDP CVD氧化层213的厚度T3基本大于氮化层219的厚度T4。
HDP CVD氧化层213和氮化层219形成复合钝化层。复合钝化层部分地填充间隙211并且具有约为厚度T1的20％至50％的厚度T2。在不通过厚钝化层完全填充间隙211的情况下，本申请的实施例在处理时间方面具有改进的效率、减少制造成本、以及通过相对较薄的钝化层对下层集成电路进行鲁棒保护。
接下来，执行光刻法和蚀刻，以通过复合钝化层选择性地图案化开口，以暴露金属部件203B1中的一个的顶面。
参考图5，凸块下金属(UBM)层221形成在氮化层219之上并且在开口的侧壁划线，并且与金属部件203B1的暴露部分接触。在一些实施例中，UBM层221包括多层导电材料，诸如，钛层、铜层、和/或镍层。在一些实施例中，UBM层221中的每层优选使用电镀处理(诸如，电镀法)形成，但是可以根据将被使用的材料可替换地使用形成的其他处理(诸如，溅射、蒸发或无电镀处理)。在传统方法中，氧化层倾向于在金属部件203B1的边缘处突出，并且间隙211没有被氧化层很好地密封。间隙211之上的接缝形成在氧化层中。接下来，UBM层形成在氧化层的接缝中。接缝中的UBM层的厚度比其他部分薄。UBM层的非均一厚度可能导致用于随后凸块形成处理的UBM层的差的粘附力和差的质量。有利地，该实施例的复合钝化层部分地填充间隙211并且在间隙211中留有足够空间。UBM层221可以共形地形成在复合钝化层的顶面上和间隙211内。可以消除在氧化层的接缝中形成UBM层的缺陷。
接下来，光刻胶(未示出)形成在UBM层211上并且逐渐形成(develop)以形成使开口中的UBM层221暴露并且在金属部件203B1的暴露部分之上的孔。光刻胶层用作用于形成导电柱的金属沉积处理的模型。在一些实施例中，导电材料通过蒸发、电镀或丝网印刷被沉积在孔中，以在UBM层221之上形成导电柱，如图6所示。导电材料包括多种金属或金属合金中的任何一个，诸如焊料或铜。
在去除光刻胶层之后，不被导电柱223覆盖的UBM层221通过将UBM层221的暴露部分向下蚀刻至下层氮化层219的蚀刻处理去除。在导电柱223下面的剩余UBM层221被沉积在开口的侧壁之上、氮化层219的一部分之上，并且与金属部件203B1的暴露部分接触。在至少一个实施例中，导电柱223是铜柱。在另一实施例中，导电柱223是焊料，其中，焊料通过加热被回流，以形成焊料块。
本发明的多种实施例可以被用于减少传统钝化层结构的缺点。例如，在多种实施例中，部分填充间隙211的HDP CVD氧化层213的倾斜屋顶结构215消除了使用PECVD的传统方法中的缺陷。HDP CVD氧化层213很好地覆盖金属部件203B1的底部侧壁，以防止污染物或湿气。通过用HDP CVD氧化层213部分地填充间隙211，消除了由突出的氧化层导致的空隙问题。在用厚钝化层没有完全填充间隙211的情况下，提高了处理时间的效率，减少了成本，并且实现了通过相对薄的复合钝化层对下层集成电路的鲁棒保护。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。
Claims (10)
1.一种半导体器件，包括：
多个金属化层，包括最顶层金属化层，所述最顶层金属化层具有被一间隙隔开的两个金属部件，每个金属部件均具有厚度T1；以及
复合钝化层，包括在氮化层之下的高密度等离子体(HDP)化学汽相沉积(CVD)氧化层，所述复合钝化层设置在所述金属部件之上并且部分填充所述间隙，其中，所述复合钝化层具有厚度T2，所述厚度T2约为所述厚度T1的20％至50％。
2.根据权利要求1所述的半导体器件，其中，所述HDP CVD氧化层在至少一个所述金属部件之上形成倾斜屋顶结构且直接设置在所述金属部件和所述间隙上，其中，所述氮化层共形地设置在所述HDP CVD氧化层之上。
3.根据权利要求1所述的半导体器件，进一步包括：设置在所述HDPCVD氧化层之上和所述氮化层之下的等离子体增强氧化层(PEOX)。
4.根据权利要求1所述的半导体器件，其中，所述金属部件包括铝，其中，所述间隙的纵横比约为1.5至2。
5.根据权利要求1所述的半导体器件，进一步包括：延伸通过所述复合钝化层并且直接设置在至少一个所述金属部件上的UBM层，以及设置在所述UBM层上的导电柱，其中，所述厚度T1约为3μm至6μm，其中，所述HDP CVD氧化层具有厚度T3，所述氮化层具有厚度T4，并且所述厚度T3基本大于所述厚度T4。
6.一种方法，包括：
提供包括最顶层金属化层的多个金属化层，所述最顶层金属化层具有被一间隔隔开的两个金属部件，每个金属部件均具有厚度T1；
通过进行高密度等离子体(HDP)化学汽相沉积来沉积氧化层，所述氧化层覆盖所述金属部件并且部分填充所述间隙；以及
在所述氧化层上沉积氮化物，从而形成包括所述氧化层和所述氮化层的复合钝化层，其中，所述复合钝化层部分填充所述间隙并且具有厚度T2，所述厚度T2约为所述厚度T1的20％至50％。
7.根据权利要求6所述的方法，其中，所述氧化层在每个所述金属部件之上形成倾斜屋顶结构，其中，所述氧化层直接沉积在所述金属部件和所述间隙上，其中，所述氮化层共形地沉积在所述氧化层之上。
8.根据权利要求6所述的方法，进一步包括：在沉积所述氧化层之后和在沉积所述氮化层之前，沉积等离子体增强氧化层(PEOX)。
9.根据权利要求6所述的方法，其中，所述金属部件包括铝，其中，所述间隙的纵横比约为1.5至2。
10.根据权利要求6所述的方法，进一步包括：形成延伸通过所述复合钝化层并且直接与所述两个金属部件之一接触的UBM层，以及在所述UBM层上形成导电柱，其中，所述厚度T1约为3μm至6μm，所述氧化层具有厚度T3，所述氮化层具有厚度T4，并且所述厚度T3基本大于所述厚度T4。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/036,897 US8643151B2 (en) | 2011-02-28 | 2011-02-28 | Passivation layer for semiconductor devices |
| US13/036,897 | 2011-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102651346A true CN102651346A (zh) | 2012-08-29 |
| CN102651346B CN102651346B (zh) | 2015-11-25 |
Family
ID=46693318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210020667.9A Expired - Fee Related CN102651346B (zh) | 2011-02-28 | 2012-01-20 | 用于半导体器件的钝化层 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8643151B2 (zh) |
| CN (1) | CN102651346B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11876056B2 (en) * | 2021-04-30 | 2024-01-16 | Texas Instruments Incorporated | Silicon nitride metal layer covers |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1819123A (zh) * | 2005-01-08 | 2006-08-16 | 应用材料公司 | 用于改进间隙填充应用的高产能hdp－cvd处理 |
| CN1836327A (zh) * | 2003-08-14 | 2006-09-20 | 因芬尼昂技术股份公司 | 集成连接装置及制造方法 |
| US20060267198A1 (en) * | 2005-05-25 | 2006-11-30 | Mou-Shiung Lin | High performance integrated circuit device and method of making the same |
| CN101017817A (zh) * | 2006-02-10 | 2007-08-15 | 旺宏电子股份有限公司 | 具有紫外线防护及断裂保护功能的钝化层 |
| US20080006945A1 (en) * | 2006-06-27 | 2008-01-10 | Megica Corporation | Integrated circuit and method for fabricating the same |
| CN101440480A (zh) * | 2007-11-22 | 2009-05-27 | 上海华虹Nec电子有限公司 | Hdp cvd工艺淀积介质膜时减少二氧化硅的方法 |
| CN102683321A (zh) * | 2011-02-25 | 2012-09-19 | 台湾积体电路制造股份有限公司 | 防止超厚金属上钝化层的破裂 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3364694B2 (ja) | 1993-12-28 | 2003-01-08 | 株式会社アルバック | 保護膜の形成方法 |
| KR100296137B1 (ko) | 1998-06-16 | 2001-08-07 | 박종섭 | 보호막으로서고밀도플라즈마화학기상증착에의한절연막을갖는반도체소자제조방법 |
| US6017780A (en) | 1998-07-06 | 2000-01-25 | Chartered Semiconductor Manufacturing, Ltd. | Passivation scheme for LCD and other applications |
| US6228780B1 (en) | 1999-05-26 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Non-shrinkable passivation scheme for metal em improvement |
| US6521922B1 (en) | 2000-02-28 | 2003-02-18 | Macronix International Co. Ltd. | Passivation film on a semiconductor wafer |
-
2011
- 2011-02-28 US US13/036,897 patent/US8643151B2/en active Active
-
2012
- 2012-01-20 CN CN201210020667.9A patent/CN102651346B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1836327A (zh) * | 2003-08-14 | 2006-09-20 | 因芬尼昂技术股份公司 | 集成连接装置及制造方法 |
| CN1819123A (zh) * | 2005-01-08 | 2006-08-16 | 应用材料公司 | 用于改进间隙填充应用的高产能hdp－cvd处理 |
| US20060267198A1 (en) * | 2005-05-25 | 2006-11-30 | Mou-Shiung Lin | High performance integrated circuit device and method of making the same |
| CN101017817A (zh) * | 2006-02-10 | 2007-08-15 | 旺宏电子股份有限公司 | 具有紫外线防护及断裂保护功能的钝化层 |
| US20080006945A1 (en) * | 2006-06-27 | 2008-01-10 | Megica Corporation | Integrated circuit and method for fabricating the same |
| CN101440480A (zh) * | 2007-11-22 | 2009-05-27 | 上海华虹Nec电子有限公司 | Hdp cvd工艺淀积介质膜时减少二氧化硅的方法 |
| CN102683321A (zh) * | 2011-02-25 | 2012-09-19 | 台湾积体电路制造股份有限公司 | 防止超厚金属上钝化层的破裂 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8643151B2 (en) | 2014-02-04 |
| US20120217633A1 (en) | 2012-08-30 |
| CN102651346B (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230106039A1 (en) | 3DIC Seal Ring Structure and Methods of Forming Same | |
| US10083910B2 (en) | Backside contacts for integrated circuit devices | |
| US20230378139A1 (en) | 3DIC Interconnect Apparatus and Method | |
| CN101510536B (zh) | 半导体装置及半导体装置的制造方法 | |
| US7932602B2 (en) | Metal sealed wafer level CSP | |
| TWI397972B (zh) | Semiconductor device manufacturing method | |
| JP5438980B2 (ja) | 半導体装置の製造方法 | |
| CN101465332B (zh) | 半导体芯片及其制造方法和半导体芯片堆叠封装 | |
| US7919834B2 (en) | Edge seal for thru-silicon-via technology | |
| TWI531053B (zh) | 半導體裝置與其形成方法與影像感測裝置 | |
| US20190237553A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN110060982B (zh) | 用于中介片的电容器及其制造方法 | |
| US6696357B2 (en) | Method for manufacturing semiconductor integrated circuit devices using a conductive layer to prevent peeling between a bonding pad and an underlying insulating film | |
| JP2009117710A (ja) | 半導体チップ、及び半導体装置 | |
| US20150061156A1 (en) | Pad solutions for reliable bonds | |
| US10535576B2 (en) | Semiconductor devices and methods of formation thereof | |
| US20230268435A1 (en) | Semiconductor structure and method of forming thereof | |
| US8384218B2 (en) | Back side metallization with superior adhesion in high-performance semiconductor devices | |
| CN112086435A (zh) | 半导体元件及其制备方法 | |
| US7737474B2 (en) | Semiconductor device with seal ring having protruding portions | |
| CN102651346A (zh) | 用于半导体器件的钝化层 | |
| KR101422387B1 (ko) | 차세대 cmos 이미지센서 제조방법 | |
| CN113611685A (zh) | 半导体封装结构及其制备方法 | |
| TWI546866B (zh) | 半導體元件與製作方法 | |
| US20220367182A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151125 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |