CN102683296B - 用于倒装芯片封装的加强结构 - Google Patents

用于倒装芯片封装的加强结构 Download PDF

Info

Publication number
CN102683296B
CN102683296B CN201210067425.5A CN201210067425A CN102683296B CN 102683296 B CN102683296 B CN 102683296B CN 201210067425 A CN201210067425 A CN 201210067425A CN 102683296 B CN102683296 B CN 102683296B
Authority
CN
China
Prior art keywords
carrier substrate
chip
reinforcement structure
laminated substrate
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210067425.5A
Other languages
English (en)
Other versions
CN102683296A (zh
Inventor
刘豫文
杨庆荣
陈宪伟
潘信瑜
史朝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102683296A publication Critical patent/CN102683296A/zh
Application granted granted Critical
Publication of CN102683296B publication Critical patent/CN102683296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本发明提供了一种载体基板、一种包括了载体基板的器件、以及一种将载体基板接合到芯片的方法。一种示例性器件包括载体基板，该载体基板具有芯片区域和外围区域，芯片接合到载体基板的芯片区域。载体基板包括加强结构，该加强结构嵌入在外围区域中。本发明还提供了一种用于倒装芯片封装的加强结构。

Description

用于倒装芯片封装的加强结构
技术领域
本发明涉及半导体领域，更具体地，本发明涉及一种加强结构。
背景技术
半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出了一代又一代IC，每代IC都比前一代IC更小更复杂。然而，这些改进同时还增加了处理和制造IC的复杂程度，对于这些即将实现的改进，需要在IC处理和制造中进行类似的改进。在IC的发展期间，随着几何尺寸(即，利用制造工艺可以形成的最小元件)的减小，功能密度(即，单位芯片面积的互连器件的数量)通常会增大。随着几何尺寸越来越小，IC的封装工艺变得越发困难。现如今的其中一种封装工艺使用了“倒装芯片”技术，在这种技术中，需要将IC翻转，并将其与载体基板相接合。现有的倒装芯片接合工艺中的温度波动可能会产生过多的热应力，从而可能会导致IC封装的翘曲。因此，尽管现有的IC封装通常足以达到其预期目的，但是无法在各个方面都完全令人满意。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：载体基板，具有芯片区域和外围区域，其中，所述载体基板包括加强结构，所述加强结构嵌入在所述外围区域中；以及芯片，接合到所述载体基板的所述芯片区域。
在该器件中，所述加强结构具有金属，所述金属是铜。
在该器件中，所述载体基板包括第一表面和第二表面，所述第二表面与所述第一表面相对，所述加强结构在所述载体基板中从所述第一表面延伸到所述第二表面，所述芯片包括有源表面和与所述有源表面相对的另一表面，其中，所述芯片的所述有源表面电连接到所述载体基板的所述第一表面或所述第二表面。
在该器件中，所述加强结构包围所述芯片，或者所述加强结构包括多个柱状物，所述多个柱状物位于所述载体基板中，所述多个柱状物包围所述芯片，或者所述加强结构置于所述载体基板的角落中，所述加强结构为L形。
在该器件中，所述载体基板是层压基板，所述层压基板包括双马来酰亚胺三嗪(BT)。
根据本发明的另一方面，提供了一种封装基板，包括：层压基板，包括芯片区域和外围区域，所述芯片区域被配置为接合到芯片；以及加强结构，嵌入在所述层压基板的所述外围区域中。
在该封装基板中，所述加强结构包括多个柱状物结构，所述多个柱状物结构包围所述芯片区域。
在该封装基板中，所述加强结构位于所述层压基板的角落中；或者所述层压基板包括多个介电层，所述多个介电层中设置有多个金属层，其中，所述加强结构延伸穿过所述多个介电层；或者所述加强结构具有金属。
根据本发明的又一方面，提供一种方法，包括：提供载体基板，所述载体基板包括芯片区域和外围区域，其中，所述载体基板包括嵌入在所述外围区域中的加强结构；以及将芯片接合到所述载体基板的所述芯片区域。
在该方法中，接合所述芯片的步骤包括：实施倒装芯片接合工艺；或者提供所述载体基板的步骤包括：形成层压基板，其中，当形成所述层压基板时，形成所述加强结构。
附图说明
根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制，并且只是用于图示的目的。实际上，为了使论述清晰，可以任意增加或减小各种部件的数量和尺寸。
图1A是根据本发明实施例的包含带有加强结构的载体基板的器件的俯视图。
图1B是沿着图1A的线1B-1B截取的器件的横截面侧视图。
图2A是根据本发明另一实施例的包含带有加强结构的载体基板的器件的俯视图。
图2B是沿着图2A的线2B-2B截取的器件的横截面侧视图。
图3是示出了根据本发明各个方面的形成器件的方法的流程图。
图4A-图4B是根据图3的方法实施例的各个阶段中的器件的横截面侧视图。
具体实施方式
为了实现本发明的不同特征，以下公开的内容提供了多个不同的实施例或者实例。下文中描述了元件和布置方式的具体实例，从而简化了本发明。当然，上述具体实例仅仅是举例，并不意在进行限定。例如，关于第一元件在第二元件“之上”或者“上方”的描述(以及类似描述)可以包括第一元件和第二元件直接接触的实施例，还可以包括在第一元件和第二元件之间插入有附加元件的实施例。另外，本发明可以在各个实例中重复参考数字和/或字母。这种重复是为了简化和清晰的目的，并且没有在本质上表示各个实施例和/或所讨论配置之间的关系。
而且，空间相对位置的术语，比如“在...下方”、“在...下面”、“下面的”、“在...上方”、“上面的”等等，在本中可以使得附图中所示出的一个部件或者元件与另一个部件或者元件的关系易于描述。空间相对位置的术语覆盖了包括部件的器件的不同定向。例如，如果附图中的器件翻转，则所描述的在其他元件“下面”或者“下方”的元件将定位为在其他元件或者部件“上方”。因此，示例性术语“下面”可以包含上方和下方的定向。装置可以进行其他定向(旋转90度或者其他方向)，从而，也可以同样对本文中所使用的空间相对描述进行解释。
图1A是根据本发明实施例的包含带有加强结构的载体基板的器件100的俯视图。图1B是沿着图1A的线1B-1B截取的器件100的横截面侧视图。将同时描述图1A和图1B，为了清楚且更好地理解本发明的发明构思，将图1A和图1B简化。可以将附加的元件增加到器件100中，对于器件100的其他实施例，可以替换或者移除以下所描述的一些元件。
器件100包括芯片110(还成为管芯)。芯片110可以是集成电路(IC)芯片、片上系统(SoC)、或者上述的部分，上述器件可以包括各种无源微电子器件和有源微电子器件，比如电阻器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结式晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、大功率MOS晶体管、或者其他类型的晶体管。芯片110可以包括微机电系统(MEMS)器件和/或纳机电系统(NEMS)器件。
芯片110包括晶圆(未示出)，在本实施例中，该晶圆是半导体晶圆。例如，该晶圆可以是硅晶圆。可选地，晶体管可以由下述其他适当的元素半导体，比如金刚石或者锗；适当化合物半导体，比如碳化硅、砷化铟、或者磷化铟；或者适当的合金半导体，比如碳化硅锗、磷化镓砷、或者磷化镓铟制成。晶圆包括各种掺杂区域(未示出)、隔离元件、其他元件、或者上述的组合。芯片110还具有形成在晶圆上方的互连结构(未示出)。互连结构包括多个经过图案化的介电层和导电层，该介电层和导电层在晶圆的各种掺杂区域和/或其他元件(例如，栅极结构)之间提供互连件(例如，布线)。例如，互连结构包括层间电介质(ILD)，该层间电介质包括绝缘的介电材料，比如低k材料。该低k材料可以定义为介电常数低于大约3.9的介电材料，其为热氧化硅的介电常数。低k材料可以包括碳掺杂氧化硅、Black(Applied Materials of Santa Clara，California)、Xerogel、Aerogel、非晶氟化碳、Parylene、BCB(二苯并环丁烯)、SiLK(Dow Chemical，Midland，Michigan)、聚酰亚胺、和/或其他材料。ILD可以通过旋涂形成，在其他实施例中，ILD可以包括氧化硅、氮化硅、氟硅玻璃(FSG)、上述的组合、或者其他适当的绝缘材料，并且该ILD可以通过CVD、PVD、ALD、上述的组合形成。
在所示实施例中，芯片110上下“翻转”(纵向旋转180度)，并且接合到载体基板120。更具体地来说，芯片110的有源表面与载体基板120的表面121电连接。由于芯片110上下“翻转”，因此，图1A中的器件100的俯视图中示出了相对于有源表面的表面，而不是芯片110的有源表面。芯片110通过任何适当机构接合到载体基板120。例如，芯片110可以包括位于互连结构上方的接合焊盘，以及可以形成在接合焊盘上的焊球(也称为焊料凸块)。焊球可以与载体基板120的接合焊盘对齐并且相接触，从而在芯片110和载体基板120之间形成电连接。
应该注意到，载体基板120包括表面121，芯片110接合到该表面121。载体基板120还包括表面122(图1B)，该表面122相对于表面121。载体基板120包括芯片区域和外围区域。芯片区域是载体基板120上配置用于接合到芯片的区域。例如，芯片区域是接合到芯片110的载体基板120的区域，该芯片区域在图1A中无法示出。因此，在实施例中示出，载体基板120的芯片区域与芯片110的尺寸大致相同。载体基板120的芯片区域可以包括用于与芯片110相接合的表面121上的接合焊盘，比如芯片110的接合焊盘/焊球结构。载体基板120的外围区域是基板120中没有配置用于接合到芯片的区域。例如，如实施例所示，外围区域是没有接合到芯片110的载体基板120的区域，是图1A和图1B中所示出的载体基板120的区域。应该注意到，器件100可以是多芯片封装件，其中，多个芯片110接合到载体基板120，比如单封装系统(SIP)。在多芯片封装件的情况下，载体基板120的外围区域包括没有接合到其中一块芯片的载体基板120的任意区域。
如实施例中所示，载体基板120是层压基板(laminate substrate)。层压基板可以是塑料基板或者陶瓷基板。可选地，载体基板120可以是增层式基板(build-up substrate)。参考图1B，载体基板120是多层基板，该多层基板包括核心层130、层压载体层132、以及位于层压载体层132中的导电层134。导电层134包括通孔或者电镀通孔(PTH)136。在所示实施例中，核心层130是双马来酰亚胺三嗪(BT)层，层压载体层132是介电层，比如聚丙烯介电层，导电层134是铜箔薄膜和/或铜迹线。核心层130可以包括其他适合的环氧树脂材料。层压载体层132可以包括其他适合的环氧树脂材料和/或聚合材料。在所示实施例中，多层基板进一步包括焊料掩模层138。多层基板可以通过本领域所公知的方法或者未来将产生的任何适当方法形成。应当注意，载体基板120可以包括核心层、层压载体层以及导电层的任何组合。例如，载体基板120可以是四层核心结构、双层核心结构、或者任何其他适当数量层的核心结构。而且，PTH 136可以延伸穿过载体基板120的单个层或者多个层。
加强结构140嵌入在载体基板120的外围区域中。加强结构包围芯片110。在所示实施例中，加强结构包括柱状物142，该柱状物142包围芯片110。柱状物142由金属制成，比如铜或者铝。柱状物142可以可选地或者附加地包括非金属材料，比如适合的环氧树脂材料、聚合材料、或者上述的组合。例如，制成柱状物142的材料的模量(比如杨氏模量、剪切模量、或者体积模量)或者硬度高于载体基板120的核心和/或载体基板120的增层式材料。
参考图1B，柱状物142嵌入到载体基板120中，从表面121延伸到表面122。更具体地来说，加强结构140的柱状物142延伸穿过核心层130和层压载体层132，该层压载体层132包括导电层134(包括通孔136)。可选地，柱状物142可以在载体基板120中不同程度地延伸。例如，每个柱状物142所具有的纵向长度(每个柱状物142的长度从表面121延伸到表面122)可以不同。而且，每个柱状物142都可以不同程度地置于载体基板120中(例如，一些柱状物142可以置于靠近表面121的位置上，一些柱状物142可以置于靠近表面122的位置上，和/或一些柱状物142可以置于载体基板120中，从而使得柱状物142的端部与表面121和表面122的距离相等)。在所示实施例中，每个柱状物142在图1A的俯视图中都具有正方形的横截面，在图1B的侧视图中具有矩形的横截面。可选地，每个柱状物142的横截面都可以具有其他形状，比如十字形、圆柱形、L形、T形、或者其他适当形状。柱状物142示出的横截面并不意在进行限定，应当理解，可以根据本发明教导而得到任何适当形状的柱状物142。而且，如实施例所示，在柱状物142的阵列中，柱状物142的阵列可以可选地包括不同形状的柱状物。柱状物142可以具有各种尺寸。例如，柱状物142的长度(纵向测量得到的)可以大于或者等于大约50μm，柱状物142的宽度可以大于或者等于大约50μm，柱状物142的深度(载体基板120的表面121和柱状物142的顶面之间的距离)可以大于或者等于大约20μm。加强结构140和芯片110的边缘之间的距离可以大于或者等于大约50μm，加强结构140和载体基板120的边缘之间的距离可以大于或者等于大约300μm。
所公开的加强结构140可以在封装期间降低(或者消除)翘曲。例如，传统的载体基板的工艺翘曲由各个材料(比如芯片的材料和载体基板的材料)之间的热膨胀系数(CTE)的不匹配造成。在所示实施例中，当芯片110接合到载体基板120时，加强结构140可以将上述的器件100的翘曲最小化，从而加固器件100(可选地称为封装件)。甚至当器件100在制作工艺期间经受高温工艺时，还可以降低上述翘曲。
图2A是根据本发明另一实施例的包含带有加强结构的载体基板的器件200的俯视图。图2B是沿着线2B-2B截取的器件200的横截面侧视图。图2A和图2B的实施例在多个方面类似于图1A和图1B的实施例。因此，为了清晰和简明，图1A-图1B和图2A-图2B中的相似元件由相同的参考标号表示。将同时讨论图2A和图2B，并且为了清晰而进行简化，从而更好地理解本发明的发明构思。因此，可以将附加元件增加到元件200中，对于元件200的其他实施例，可以替换和移除以下描述的一些元件。
类似于器件100，器件200包括芯片110，该芯片110接合到载体基板120的表面121。载体基板120是多层基板，该多层基板120包括核心层130、层压载体层132、置于层压载体层132中的导电层134(包括通孔或者电镀通孔(PTH)136)、以及焊料掩模层138。在所示实施例中，加强结构240嵌入在载体基板120的外围区域中。加强结构240包括柱状物242。更具体地来说，柱状物242嵌入在载体基板120的每个角中。柱状物242由金属制成，比如铜或者铝。柱状物242可以可选地或者附加地包括非金属材料，比如适当的环氧树脂材料、聚合材料、或者上述的组合。例如，制成柱状物242的材料的模量(比如杨氏模量、剪切模量、或者体积模量)或者硬度高于载体基板120的核心和/或载体基板120的增层式材料。
参考图2B，柱状物242嵌入到载体基板120中，从表面121延伸到表面122。更具体地来说，加强结构240的柱状物242延伸穿过核心层130和层压载体层132，该层压载体层132包括导电层134(包括通孔136)。可选地，柱状物242可以不同程度地在载体基板120中延伸。例如，每个柱状物242可以具有各种纵向长度(每个柱状物242从表面121延伸到表面122的长度)。而且，每个柱状物242都可以不同程度地置于载体基板120中(例如，一些柱状物242可以置于靠近表面121的位置上，一些柱状物242可以置于靠近表面122的位置上，和/或一些柱状物242可以置于载体基板120中，从而使得柱状物242的端部与表面121和表面122的距离相等)。在所示实施例中，每个柱状物242在图2A的俯视图中都具有L形的横截面，在图2B的侧视图中具有矩形的横截面。可选地，每个柱状物242的横截面都可以具有其他形状，比如十字形、圆柱形、正方形、T形、或者其他适当形状。柱状物242示出的横截面并不意在进行限定，应当理解，可以根据本发明教导而得到任何适当形状的柱状物242。而且，如实施例所示，在柱状物242的阵列中，柱状物242的阵列可以可选地包括具有不同形状的柱状物。柱状物242可以具有各种尺寸。例如，柱状物242的长度(纵向测量得到的)可以大于或者等于大约50μm，柱状物242的宽度可以大于或者等于大约50μm，柱状物242的深度(载体基板120的表面121和柱状物242的顶面之间的距离)可以大于或者等于大约20μm。加强结构240和芯片110的边缘之间的距离可以大于或者等于大约50μm，加强结构240和载体基板120的边缘之间的距离可以大于或者等于大约300μm。
与加强结构140相似，所公开的加强结构240可以在封装期间降低(或者消除)翘曲。例如，传统的载体基板的工艺翘曲由各个材料(比如芯片的材料和载体基板的材料)之间的热膨胀系数(CTE)的不匹配造成。在所示实施例中，当芯片110接合到载体基板120时，加强结构140可以将上述的器件100的翘曲最小化，从而加固器件100(可选地称为封装)。甚至器件100在制作工艺期间经受高温工艺时，还可以降低上述翘曲。
图3是示出了根据本发明各个方面的形成器件400的方法300的流程图。更具体地来说，方法300将芯片接合到带有加强结构的载体基板，从而形成封装器件。在方法300的框310中，所提供的载体基板具有芯片区域和外围区域。载体基板包括加强结构，该加强结构嵌入在外围区域中。在框320中，芯片接合到载体基板的芯片区域。例如，利用倒装芯片接合工艺将芯片接合到载体基板，在该工艺中，将芯片翻转，从而接合到载体基板。可以将附加的步骤增加到方法300之前、之间、和之后。
图4A-图4B是根据图3的方法300的实施例各个阶段中的器件400的横截面侧视图。为了更好地理解本发明的发明构思，简化了图4A-图4B。对于器件400的附加实施例，可以将附加元件增加到元件400中，并且可以替换或者移除一些下述元件。
参考图4A，提供了芯片410(还成为管芯)。芯片410可以是集成电路(IC)芯片、片上系统(SoC)、或者上述的部分，上述器件可以包括各种无源微电子器件和有源微电子器件，比如电阻器、电容器、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物(CMOS)半导体、双极结式晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、大功率MOS晶体管、或者其他类型的晶体管。芯片410可以包括微机电系统(MEMS)器件和/或纳机电系统(NEMS)器件。
芯片410包括晶圆(未示出)，在本实施例中，该晶圆是半导体晶圆。例如，该晶圆可以是硅晶圆。可选地，晶体管可以由下述其他适当的元素半导体，比如金刚石或者锗；适当化合物半导体，比如碳化硅、砷化铟、或者磷化铟；或者适当的合金半导体，比如碳化硅锗、磷化镓砷、或者磷化镓铟制成。晶圆可以包括各种掺杂区域(未示出)、隔离元件、其他元件、或者上述的组合。芯片410还具有形成在晶圆上方的互连结构(未示出)。互连结构包括多个经过图案化的介电层和导电层，该介电层和导电层在晶圆的各种掺杂区域和/或其他元件(例如，栅极结构)之间提供互连件(例如，布线)。例如，互连结构包括层间电介质(ILD)，该层间电介质包括绝缘的介电材料，比如低k材料。低k材料可以限定为介电常数低于大约3.9的介电材料，其为热氧化硅的介电常数。低k材料可以包括碳掺杂氧化硅、Black(Applied Materials of Santa Clara，California)、Xerogel、Aerogel、非晶氟化碳、Parylene、BCB(二苯并环丁烯)、SiLK(Dow Chemical，Midland，Michigan)、聚酰亚胺、和/或其他材料。ILD可以通过旋涂形成，在其他实施例中，ILD可以包括氧化硅、氮化硅、氟硅玻璃(FSG)、上述的组合、或者其他适当的绝缘材料，并且该ILD可以通过CVD、PVD、ALD、上述的组合形成。
芯片410具有表面411和表面412，该表面412相对于表面411。在所示实施例中，表面412可以称为芯片412的有源表面。芯片410包括接合焊盘414，该接合焊盘414沿着表面412设置。接合焊盘414形成在互连结构上方。接合焊盘414由导电材料形成。例如，接合焊盘414可以包括凸块底部金属化(UBM)结构。UBM结构包括各种层(例如，各种金属层)，该各种层与接合焊盘414充分粘合，并且保护下方材料。焊球(还称为焊料凸块)416分别形成在接合焊盘414上。焊球416可以通过蒸发、电镀、印刷、喷射、螺柱形焊接(stud bumping)、或者适当技术形成。焊球416包括导电材料，例如，铅。UBM结构还为焊球416提供润湿。
还提供了载体基板420。载体基板420的成分可以类似于上述载体基板120。例如，载体基板420可以是多层层压基板。载体基板420包括表面421和表面422，该表面相对于表面421。载体基板420包括芯片区域和外围区域。芯片区域的尺寸可以大体上等于芯片的尺寸。芯片区域是载体基板420中配置为接合到芯片的区域。例如，在所示实施例中，载体基板420的芯片区域包括接合焊盘424，该接合焊盘424沿着表面421设置。接合焊盘424类似于接合焊盘424。载体基板420的外围区域是载体基板420中没有配置为接合到芯片的区域。在所示实施例中，载体基板420包括嵌入在外围区域中的加强结构。加强结构包括柱状物442。柱状物442可以包括参考图1A-图1B描述的柱状物142和参考图2A-图2B描述的柱状物242。柱状物442由金属制成，比如铜或者铝。嵌入在载体基板420中的柱状物442从表面421延伸到表面422。
参考图4B，芯片410上下“翻转”(纵向旋转180度)并且位于载体基板420上。焊球416与接合焊盘424对齐并且相接触。之后，将焊球416熔化，从而在载体基板420和芯片410之间形成电连接。例如，利用回流工艺在回焊炉(还成为熔炉)中将焊球416熔化。焊球416熔化的温度称为回流温度。可以在接合焊盘414上和/或接合焊盘424上施加助焊剂材料(未示出)，从而易于芯片410和载体基板420之间的接合。助焊剂材料可以包括锡或者树脂，并且在回流工艺中充当润湿剂。可以分配底部填充材料(未示出)，从而在芯片410和载体基板420之间填充真空区，该真空区还称为接合界面。底部填充材料可以是粘合材料，比如含有SiO2的液态环氧树脂。底部填充材料可以充当密封剂，从而防止芯片410和载体基板420的表面暴露出来，从而防止侵蚀芯片410和载体基板420。而且，底部填充材料可以充当缓冲垫，从而吸收和减轻以下可能出现的各种热工艺期间的芯片410和载体基板420之间的应力。可以在底部填充固化工艺中将底部填充材料固化，从而将底部填充材料硬化或者变坚硬。
随着在倒装芯片接合工艺期间的芯片410和载体基板420经受温度变化，芯片410和载体基板420将按比率减小，该比率取决于其各自的热膨胀系数(CTE)。经常，在芯片410的CTE和载体基板420的CTE之间存在有不匹配。这种CTE的不匹配意味着芯片410和载体基板420会以不同的比率缩小，这会在芯片410和载体基板420之间产生应力。这种应力会导致芯片410的一个或者多个层的开裂或者分层——例如，低k材料层的分层或者开裂。而且，焊球416还会随着应力变得足够大而产生开裂或者分层。这种开裂或者分层会导致器件400出现翘曲。在公开的实施例中，所公开的加强结构442可以减小(或者消除)这种翘曲。更具体地来说，当芯片410接合到载体基板420时，加强结构442可以将上述的器件400的翘曲最小化，从而加固器件400(可选地称为封装)。甚至在器件400在制作工艺期间经受高温工艺时，还可以降低上述翘曲。
器件400可以用在球栅阵列(BGA)封装件中。例如，焊球(凸块)可以形成在载体基板420的表面422上，从而使得载体基板420可以将芯片410电互连和/或机械互连到其他微电子器件，比如印刷电路板(PCB)。例如，焊料凸块将器件400固定到电路板，比如PCB，并且将芯片410的电路电互连到电路板。例如，载体基板420可以是PCB。器件400可以用在其他类型的封装中。
因此，本发明提供了嵌入在载体基板中的加强结构，该加强结构可以加固倒装芯片封装件并且降低倒装芯片封装件的翘曲。例如，相比于传统封装件，本发明公开的封装件包括载体基板，该载体基板带有嵌入在外围区域中的加强结构，这样可以降低翘曲大约20％，降低UBM最大主应力大约70％，并且降低焊接之前的最大主应力大约5％。因此，所公开的加强结构改进了倒装芯片封装件的机械性能和/或热性能。不同的实施例可以具有不同的优点，没有哪个具体的优点是任意一个实施例所必须具备的。
在实例中，一种器件，包括：载体基板，具有芯片区域和外围区域；以及芯片，接合到载体基板的芯片区域。载体基板包括加强结构，加强结构嵌入在外围区域中。加强结构包括金属，比如铜。在实例中，载体基板可以包括第一表面和第二表面，第二表面与第一表面相对，加强结构在载体基板中从第一表面延伸到第二表面。芯片可以包括有源表面和与有源表面相对的另一表面，其中，芯片的有源表面电连接到载体基板的第一表面或第二表面。加强结构包围芯片。例如，加强结构包括多个柱状物，多个柱状物位于载体基板中，多个柱状物包围芯片。在另一实例中，加强结构置于载体基板的角落中。加强结构可以具有任何适当结构，例如，加强结构可以为L形。载体基板是层压基板。在实例中，层压基板包括双马来酰亚胺三嗪(BT)。
在另一实例中，一种封装基板，包括：层压基板，包括芯片区域和外围区域，芯片区域被配置为接合到芯片；以及加强结构，嵌入在层压基板的外围区域中。加强结构可以包括多个柱状物结构。在实例中，多个柱状物结构包围芯片区域。加强结构可以位于层压基板的角落中。加强结构可以包括金属。层压基板可以包括多个介电层，多个介电层中设置有多个金属层，其中，加强结构延伸穿过多个介电层。
在又一实例中，一种方法，包括：提供载体基板，载体基板包括芯片区域和外围区域，其中，载体基板包括嵌入在外围区域中的加强结构；以及将芯片接合到载体基板的芯片区域。接合芯片的步骤包括：实施倒装芯片接合工艺。提供载体基板的步骤可以包括：形成层压基板，其中，当形成层压基板时，形成加强结构。
上面论述了多个实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (15)

1.一种封装器件，包括：
载体基板，具有芯片区域和外围区域，其中，所述载体基板包括加强结构，所述加强结构嵌入在所述外围区域中；以及
芯片，接合到所述载体基板的所述芯片区域，
其中，所述加强结构置于所述载体基板的角落中，
其中，所述载体基板是层压基板，所述层压基板包括多个介电层，所述多个介电层中设置有多个金属层，其中，所述加强结构延伸穿过所述多个介电层；
所述载体基板包括第一表面和第二表面，所述第二表面与所述第一表面相对，所述加强结构在所述载体基板中从所述第一表面延伸到所述第二表面，所述加强结构用于在所述封装器件制作工艺期间经受高温工艺时降低翘曲。
2.根据权利要求1所述的器件，其中，所述加强结构具有金属。
3.根据权利要求2所述的器件，其中，所述金属是铜。
4.根据权利要求1所述的器件，其中，所述芯片包括有源表面和与所述有源表面相对的另一表面，其中，所述芯片的所述有源表面电连接到所述载体基板的所述第一表面或所述第二表面。
5.根据权利要求1所述的器件，其中，所述加强结构包围所述芯片。
6.根据权利要求1所述的器件，其中，所述加强结构包括多个柱状物，所述多个柱状物位于所述载体基板中，所述多个柱状物包围所述芯片。
7.根据权利要求1所述的器件，其中，所述加强结构为L形。
8.根据权利要求1所述的器件，其中，所述层压基板包括双马来酰亚胺三嗪(BT)。
9.一种封装基板，包括：
层压基板，包括芯片区域和外围区域，所述芯片区域被配置为接合到芯片；以及
加强结构，嵌入在所述层压基板的所述外围区域中，
其中，所述加强结构位于所述层压基板的角落中，
所述层压基板包括多个介电层，所述多个介电层中设置有多个金属层，其中，所述加强结构延伸穿过所述多个介电层，
所述层压基板包括第一表面和第二表面，所述第二表面与所述第一表面相对，所述加强结构在所述层压基板中从所述第一表面延伸到所述第二表面，所述加强结构用于在所述封装基板制作工艺期间经受高温工艺时降低翘曲。
10.根据权利要求9所述的封装基板，其中，所述加强结构包括多个柱状物结构。
11.根据权利要求10所述的封装基板，其中，所述多个柱状物结构包围所述芯片区域。
12.根据权利要求10所述的封装基板，其中，所述加强结构具有金属。
13.一种形成封装器件的方法，包括：
提供载体基板，所述载体基板包括芯片区域和外围区域，其中，所述载体基板包括嵌入在所述外围区域中的加强结构；以及
将芯片接合到所述载体基板的所述芯片区域，
其中，提供所述载体基板的步骤包括：形成层压基板，所述层压基板包括多个介电层，所述多个介电层中设置有多个金属层，其中，所述加强结构延伸穿过所述多个介电层，
其中，所述加强结构位于所述层压基板的角落中，
其中，所述层压基板包括第一表面和第二表面，所述第二表面与所述第一表面相对，所述加强结构在所述载体基板中从所述第一表面延伸到所述第二表面，所述加强结构用于在所述封装器件制作工艺期间经受高温工艺时降低翘曲。
14.根据权利要求13所述的方法，其中，接合所述芯片的步骤包括：实施倒装芯片接合工艺。
15.根据权利要求13所述的方法，其中，当形成所述层压基板时，形成所述加强结构。
CN201210067425.5A 2011-03-17 2012-03-14 用于倒装芯片封装的加强结构 Active CN102683296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/050,125 2011-03-17
US13/050,125 US8810025B2 (en) 2011-03-17 2011-03-17 Reinforcement structure for flip-chip packaging

Publications (2)

Publication Number Publication Date
CN102683296A CN102683296A (zh) 2012-09-19
CN102683296B true CN102683296B (zh) 2015-10-07

Family

ID=46815005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210067425.5A Active CN102683296B (zh) 2011-03-17 2012-03-14 用于倒装芯片封装的加强结构

Country Status (2)

Country Link
US (1) US8810025B2 (zh)
CN (1) CN102683296B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355924B2 (en) * 2012-10-30 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit underfill scheme
CN103050475B (zh) * 2012-12-18 2015-10-14 苏州日月新半导体有限公司 抗翘曲封装基板
US10194537B2 (en) 2013-03-25 2019-01-29 International Business Machines Corporation Minimizing printed circuit board warpage
TWI492344B (zh) * 2013-04-09 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
TWI549201B (zh) * 2014-04-08 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法
CN104465534A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 带支架的基板
DE112016006809T5 (de) * 2016-04-28 2019-02-14 Intel Corporation Integrierte schaltungsstrukturen mit erweiterten leitungswegen
TW201926608A (zh) * 2017-12-07 2019-07-01 晨星半導體股份有限公司 晶片封裝結構
US10636746B2 (en) 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
US11139282B2 (en) * 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
CN112309991B (zh) * 2019-07-26 2022-04-12 荣耀终端有限公司 芯片及其制备方法、电子设备
US20210296225A1 (en) * 2020-03-23 2021-09-23 Intel Corporation Structural elements for application specific electronic device packages
KR20210155455A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 반도체 패키지
CN113380723A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 一种封装结构
CN113395824B (zh) * 2021-06-29 2023-07-25 昆山国显光电有限公司 柔性电路板及柔性电路板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
CN101075590A (zh) * 2006-05-17 2007-11-21 台湾积体电路制造股份有限公司 封装元件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437369B2 (ja) 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
WO1997047426A1 (en) 1996-06-12 1997-12-18 International Business Machines Corporation Lead-free, high tin ternary solder alloy of tin, silver, and indium
CN100426491C (zh) * 1997-10-17 2008-10-15 揖斐电株式会社 封装基板
JPH11260953A (ja) * 1998-03-09 1999-09-24 Shinko Electric Ind Co Ltd 半導体チップの実装構造
JP2000012723A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
US6300250B1 (en) 1999-08-09 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of forming bumps for flip chip applications
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
US6573610B1 (en) 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
US6753612B2 (en) 2001-04-05 2004-06-22 International Business Machines Corporation Economical high density chip carrier
US8076782B2 (en) * 2002-04-01 2011-12-13 Ibiden Co., Ltd. Substrate for mounting IC chip
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
CN101142676B (zh) 2003-10-10 2010-07-14 台湾积体电路制造股份有限公司 电子器件和载体基板
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
US7148560B2 (en) 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
CN101075590A (zh) * 2006-05-17 2007-11-21 台湾积体电路制造股份有限公司 封装元件

Also Published As

Publication number Publication date
US8810025B2 (en) 2014-08-19
CN102683296A (zh) 2012-09-19
US20120235303A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
CN102683296B (zh) 用于倒装芯片封装的加强结构
US10559546B2 (en) Package on package structure and method for forming the same
US10515917B2 (en) Bump on pad (BOP) bonding structure in semiconductor packaged device
US9673182B2 (en) Package on package bonding structure and method for forming the same
US10418350B2 (en) Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
US9123788B2 (en) Bonded structures for package and substrate
US8076232B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
TWI502667B (zh) 半導體元件的接合結構及半導體元件的製造方法
TWI541916B (zh) 形成覆晶互連結構的半導體裝置和方法
US10468366B2 (en) Bonded structures for package and substrate
US7391119B2 (en) Temperature sustaining flip chip assembly process
JP2015153811A (ja) 半導体装置及びその製造方法
WO2019054509A1 (ja) 半導体素子の実装構造及び半導体素子と基板との組み合わせ
CN103594443B (zh) 用于封装件和衬底的接合结构
US11264342B2 (en) Package on package structure and method for forming the same
Huffman et al. On the Origins, Status, and Future of Flip Chip & Wafer Level Packaging
Chao et al. A study of chip-last embedded FCCSP

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant