CN102651387A - 化合物半导体器件及其制造方法以及电源 - Google Patents

化合物半导体器件及其制造方法以及电源 Download PDF

Info

Publication number
CN102651387A
CN102651387A CN2012100444997A CN201210044499A CN102651387A CN 102651387 A CN102651387 A CN 102651387A CN 2012100444997 A CN2012100444997 A CN 2012100444997A CN 201210044499 A CN201210044499 A CN 201210044499A CN 102651387 A CN102651387 A CN 102651387A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor layer
distance
layer
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100444997A
Other languages
English (en)
Other versions
CN102651387B (zh
Inventor
冈本直哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CN201510178598.8A priority Critical patent/CN104779140B/zh
Publication of CN102651387A publication Critical patent/CN102651387A/zh
Application granted granted Critical
Publication of CN102651387B publication Critical patent/CN102651387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及化合物半导体器件及其制造方法以及电源，所述化合物半导体器件包括：衬底；形成在衬底上的第一化合物半导体层；形成在第一化合物半导体层上的第二化合物半导体层；以及形成在第一化合物半导体层上的上电极，其中在第一化合物半导体层的位于第一化合物半导体层与第二化合物半导体层之间的界面处的区域中产生二维空穴气，以使得具有随着距上电极的距离增加而降低的空穴浓度。

Description

化合物半导体器件及其制造方法以及电源
技术领域
本文讨论的实施方案涉及化合物半导体器件、用于制造化合物半导体器件的方法以及电源。
背景技术
氮化物半导体器件具有适合作为高击穿电压-高速电子器件的物理特性，并且被期望应用于例如服务器系统。存在被称为垂直氮化物半导体器件的高击穿电压半导体器件，其包括例如由硅(Si)和碳化硅(SiC)构成的衬底。这样的垂直氮化物半导体器件包括通过在半导体层的表面中离子注入p型杂质形成的p型半导体区域，用于抑制由于半导体层的位于半导体层与绝缘层之间的界面处的区域中的电场集中(electric fieldconcentration)而引起的反向击穿电压的降低，并增强浪涌电流能力。该p型半导体区域被称为结终端扩展(JTE)结构。
现有的JTE结构的示例包括多区域结构和保护环结构。多区域结构通过将p型杂质以离子注入方式注入到化合物半导体层中使得p型杂质的浓度从有源区朝向切片区逐渐降低来形成。保护环结构通过将p型杂质以离子注入方式注入到化合物半导体层中使得p型杂质的注入间隔从有源区朝向切片区发生变化来形成。从而，JTE结构通过离子注入p型杂质来使电场集中逐渐降低而形成。
下面为参考文献。
[文献1]Tantraporn等人，IEEE Tran.ED34，2200，1987
[文献2]Yilmaz等人，IEEE Tran.ED38，1666，1991
[文献3]Pérez等人，IEEE Tran.ED52，2309，2005
[文献4]Lee等人，IEEE EDL，28，1007，2007
[文献5]Lee等人，IEEE Tran.ED55，1894，2008
[文献6]Bolotnikov等人，IEEE Tran.ED57，1930，2010
[文献7]O.Ambacher等人，J.Appl.Phys.Vol.85，3222，1999
[文献8]M.H.Wong等人，J.Appl.Phys.Vol 04，093710，2008
发明内容
根据实施方案的一方面，化合物半导体器件包括：衬底；形成在衬底上的第一化合物半导体层；形成在第一化合物半导体层上的第二化合物半导体层；以及形成在第一化合物半导体层上的上电极，其中在第一化合物半导体层的位于第一化合物半导体层与第二化合物半导体层之间的界面处的区域中产生二维空穴气，使得具有随着到所述上电极的距离的增加而降低的空穴浓度。
附图说明
图1A至图1C是顺序地示出用于制造根据第一实施方案的SBD的方法步骤的截面示意图；
图2A至图2C是顺序地示出用于制造根据第一实施方案的SBD的方法的(在图1C中的步骤之后的)步骤的截面示意图；
图3A至图3C是顺序地示出用于制造根据第一实施方案的SBD的方法的(在图2C中的步骤之后的)步骤的截面示意图；
图4A至图4C是顺序地示出用于制造根据第一实施方案的SBD的方法的(在图3C中的步骤之后的)步骤的截面示意图；
图5是示出用于制造根据第一实施方案的SBD的方法的(在图4C中的步骤之后的)步骤的截面示意图；
图6是根据第一实施方案的SBD的平面示意图；
图7是曲线图，其示出了根据第一实施方案的SBD和对比例的SBD的到SBD阳极端部(电极端)的距离(μm)与电场强度(V/cm)的关系；
图8是示出了在根据第一实施方案的SBD中产生2DHG的截面示意图；
图9是示出了用于制造根据第一实施方案的第一修改方案的SBD的方法的步骤的截面示意图；
图10是示出了用于制造根据第一实施方案的第一修改方案的SBD的方法的(在图9中的步骤之后的)步骤的截面示意图；
图11是示出了在根据第一实施方案的第一修改方案的SBD中产生2DHG的截面示意图；
图12A和图12B是顺序地示出用于制造根据第一实施方案的第二修改方案的SBD的方法的步骤的截面示意图；
图13A和图13B是顺序地示出用于制造根据第一实施方案的第二修改方案的SBD的方法的(在图12B中的步骤之后的)步骤的截面示意图；
图14是示出了用于制造根据第一实施方案的第二修改方案的SBD的方法的(在图13B中的步骤之后的)步骤的截面示意图；
图15是根据第一实施方案的第二修改方案的SBD的平面示意图；
图16A至图16C是顺序地示出用于制造根据第二实施方案的SBD的方法的步骤的截面示意图；
图17A至图17C是顺序地示出用于制造根据第二实施方案的SBD的方法的(在图16C中的步骤之后的)步骤的截面示意图；
图18A和图18B是顺序地示出用于制造根据第二实施方案的SBD的方法的(在图17C中的步骤之后的)步骤的截面示意图；
图19是示出了用于制造根据第二实施方案的SBD的方法的(在图18B中的步骤之后的)步骤的截面示意图；
图20是示出了在根据第二实施方案的SBD中产生2DHG的截面示意图；
图21A至图21C是顺序地示出用于制造根据第三实施方案的SBD的方法的步骤的截面示意图；
图22A至图22C是顺序地示出用于制造根据第三实施方案的SBD的方法的(在图21C中的步骤之后的)步骤的截面示意图；
图23A和图23B是顺序地示出用于制造根据第三实施方案的SBD的方法的(在图22C中的步骤之后的)步骤的截面示意图；
图24是示出了用于制造根据第三实施方案的SBD的方法的(在图23B中的步骤之后的)步骤的截面示意图；
图25是示出了在根据第三实施方案的SBD中产生2DHG的截面示意图；
图26是分立元件的平面示意图；
图27是PFC电路的连接图；以及
图28是服务器电源的示意图。
具体实施方式
下面，将参照附图来详细地描述实施方案。下面的实施方案公开了具有JTE结构的化合物半导体器件，并且将会描述所述器件的结构和制造方法。
在附图中，为了清晰起见，元件不必一定按比例绘制。
第一实施方案
第一实施方案公开了作为具有JTE结构的化合物半导体器件的肖特基势垒二极管(SBD)。
图1A至图5是顺序地示出用于制造根据第一实施方案的SBD的方法的步骤的截面示意图。
参照图1A，在n-GaN衬底1的表面上顺序地形成n-GaN层2和AlGaN层3。具体地，例如，n-GaN衬底1用作生长衬底。n-GaN衬底1包含预定浓度(例如，大约1×1018/cm3)的例如为Si的n型杂质。
n-GaN层2和AlGaN层3通过例如金属有机化学气相沉积(MOCVD)顺序地生长在n-GaN型衬底1的表面(此处为(000-1)面，即N面)上。n-GaN层2形成为具有N面表面、具有例如大约5μm的厚度以及包含浓度为大约1×1016/cm3的例如为Si的n型杂质。AlGaN层3形成在n-GaN层2的N面上，具有例如大约10％的Al含量和例如大约20nm的厚度。代替MOCVD，例如可以使用分子束外延(MBE)。
使用如下源气体来生长GaN和AlGaN：该源气体是三甲基铝(TMA)气体、三甲基镓(TMG)气体和氨气(NH3)的混合气体。取决于待生长的化合物半导体层，合适地确定用作Al源的TMA气体和用作Ga源的TMG气体的流量(其中一个可以为零)。在GaN和AlGaN的生长中使用的NH3气的流量设置为大约100ccm至10LM。生长压力设置为大约50至300Torr。生长温度设置为大约1000℃至1200℃，在第一实施方案中为大约1000℃。
当生长n型GaN时，例如，将预定流量的、包含用作n型杂质的Si的SiH4气体与源气体混合，使得GaN被Si掺杂。
或者，代替形成AlGaN层3，也可以在n-GaN层2上形成InAlN层或InAlGaN层。当通过例如MOCVD或MBE生长InAlN层时，使用如下源气体：所述源气体是用作In源的三甲基铟(TMI)气体、用作Al源的TMA气体和NH3气的混合气体。当通过例如MOCVD来生长InAlGaN层时，使用如下源气体：所述源气体是用作In源的三甲基铟(TMI)气体、用作Al源的TMA气体、用作Ga源的TMG气体和NH3气的混合气体。或者，可以通过例如MBE来生长InAlGaN层。
代替形成n-GaN层2，可以在n-GaN衬底1的表面上形成n-AlGaN层。在这样的情况下，优选地使n-AlGaN层的Al含量高于形成在n-AlGaN层上的AlGaN层3的Al含量。当AlGaN层3的Al含量为大约10％时，n-AlGaN层的Al含量可以为例如大约20％。
参照图1B，接下来在n-GaN衬底1的背面形成阴极4。具体地，通过例如真空沉积在n-GaN衬底1的整个背面沉积电极材料(例如，Ti和Al)，使得形成具有大约30nm厚度的Ti膜和具有大约300nm厚度的Al膜。使沉积的Ti和Al膜经历在例如大约600℃的快速热退火(RTA)。从而，形成覆盖n-GaN衬底的背面的阴极4。
参照图1C，接下来在AlGaN层3的有源区中形成抗蚀剂图案11a。具体地，将抗蚀剂施加到AlGaN层3上，并通过光刻将施加的抗蚀剂图案化，使得抗蚀剂保留在AlGaN层3的有源区中。从而，形成了抗蚀剂图案11a。
参照图2A，接下来对AlGaN层3进行蚀刻以形成第一台阶部分3a。具体地，通过以抗蚀剂图案11a作为掩模、使用例如为基于氯的气体的蚀刻气体将AlGaN层3干法蚀刻例如大约5nm的预定深度。以例如大约10nm/分钟的速率蚀刻AlGaN层3。从而，在AlGaN层3中，将第一台阶部分3a形成为相对于蚀刻的表面具有大约5nm的高度以及具有例如大约10μm的宽度。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案11a。
参照图2B，接下来在AlGaN层3中形成第二台阶部分3b。具体地，将抗蚀剂施加到AlGaN层3上，并通过光刻将施加的抗蚀剂图案化，使得抗蚀剂保留在预定区域中，所述预定区域包括AlGaN层3中的第一台阶部分3a。从而，形成抗蚀剂图案11b。
通过以抗蚀剂图案11b作为掩模、使用例如为基于氯的气体的蚀刻气体将AlGaN层3干法蚀刻例如大约5nm的预定深度。从而，在AlGaN层3中，将第二台阶部分3b形成为相对于蚀刻的表面具有大约5nm的高度，以及具有例如大约10μm的宽度。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案11b。
参照图2C，接下来在AlGaN层3中形成第三台阶部分3c。具体地，将抗蚀剂施加到AlGaN层3上，并通过光刻将施加的抗蚀剂图案化，使得抗蚀剂保留在AlGaN层3预定区域中，所述预定区域包括第一台阶部分3a和第二台阶部分3b。从而，形成抗蚀剂图案11c。
通过以抗蚀剂图案11c作为掩模、使用例如为基于氯的气体的蚀刻气体将AlGaN层3干法蚀刻例如大约5nm的预定深度。从而，在AlGaN层3中，将第三台阶部分3c形成为相对于蚀刻的表面具有大约5nm的高度，以及具有例如大约10μm的宽度。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案11c。
参照图3A，接下来在AlGaN层3中形成第四台阶部分3d。具体地，将抗蚀剂施加到AlGaN层3上，并通过光刻将施加的抗蚀剂图案化，使得抗蚀剂保留在AlGaN层3预定区域中，所述预定区域包括第一台阶部分3a、第二台阶部分3b和第三台阶部分3c。从而，形成了抗蚀剂图案11d。
通过以抗蚀剂图案11d作为掩模、使用例如为基于氯的气体的蚀刻气体将AlGaN层3进行干法蚀刻，直到n-GaN层2的表面暴露为止。从而，在AlGaN层3中，将第四台阶部分3d形成为相对于蚀刻的表面，即n-GaN层2的表面具有大约5nm的高度，以及具有例如大约10μm的宽度。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案11d。
从而，AlGaN层3被加工成在n-GaN层2上具有台阶结构，所述台阶结构的厚度从第一台阶部分3a、第二台阶部分3b、第三台阶部分3c至第四台阶部分3d逐步降低。尽管在第一实施方案中，AlGaN层3被蚀刻了5nm的深度四次，但可以自由地确定蚀刻的次数和蚀刻深度。
参照图3B，接下来形成钝化膜5。具体地，通过等离子体CVD在n-GaN层2上沉积绝缘物质例如SiN，以形成具有大约400nm的厚度的覆盖AlGaN层3的膜。从而，形成覆盖AlGaN层3的钝化膜5。
参照图3C，接下来形成抗蚀剂图案12。具体地，将抗蚀剂施加到钝化膜5上，并通过光刻将施加的抗蚀剂图案化，以在钝化膜5上形成开口，通过该开口，有源区中的要形成阳极的区域被暴露。从而，形成抗蚀剂图案12。
参照图4A，形成要在其中形成阳极的开口6，使得开口6延伸通过AlGaN层3和钝化膜5。具体地，通过以抗蚀剂图案12作为掩模来对钝化膜5和AlGaN层3进行干法蚀刻。使用例如为SF6/CHF3气体的蚀刻气体来干法蚀刻钝化膜5。以例如大约0.24μm/分钟的速率来蚀刻钝化膜5。以例如为基于氯的气体的蚀刻气体来干法蚀刻AlGaN层3。以例如大约10nm/分钟的速率来蚀刻AlGaN层3。由此，要在其中形成阳极的开口6被形成为延伸通过AlGaN层3和钝化膜5。此时，AlGaN层3因而被处理成形成JTE结构10。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案12。
参照图4B，接下来形成用于形成阳极的抗蚀剂图案13。具体地，将抗蚀剂施加到钝化膜5和开口6，并通过光刻将施加的抗蚀剂图案化。结果，形成具有开口13a的抗蚀剂图案13，通过该开口13a，开口6和开口6周围的钝化膜5区域被暴露。
参照图4C，接下来形成阳极7。具体地，通过例如真空沉积在抗蚀剂图案13上沉积电极材料(例如，Ni和Au)以填充开口13a，使得形成具有大约100nm厚度的Ni膜和具有大约300nm厚度的Au膜。
通过剥离工艺将抗蚀剂图案13与在其上的电极材料一起去除。从而，形成阳极7以填充开口6，并且所述阳极7伸出到开口6周围的钝化膜5区域例如2μm。阳极7在开口6的底部与n-GaN层2接触以及还在开口6的侧面与JTE结构10接触。
参照图5，接下来沿着切片线(DL)将n-GaN衬底1分成芯粒。从而，形成根据第一实施方案的SBD。
图6示出了这样形成的SBD的平面图。在图6中，省略了钝化膜5。沿图6中的线A-A的剖面对应于图1A至4C和图5的左面部分。在SBD中，基本上具有矩形形状的阳极7形成在n-GaN层2的中央区域中，以形成具有环绕阳极7的框形状的JTE结构10。JTE结构10包括第一台阶部分3a、第二台阶部分3b、第三台阶部分3c和第四台阶部分3d。这些部分形成了厚度随着到阳极7的距离的增加而逐步降低的台阶结构。
例如，当形成了GaN层并在GaN层的(0001)面(即，Ga面)上形成了AlGaN层时，由于自发极化和压电极化，通常在GaN层的位于GaN层与AlGaN层之间的界面处的区域中产生二维电子气(2DEG)。与此相反，当在GaN层的N面上形成AlGaN层时，由于自发极化和压电极化，在GaN层的位于GaN层与AlGaN层之间的界面处的区域中产生二维空穴气(2DHG)。
将与对比例进行对比来描述在第一实施方案的SBD的半导体近表面部分中的电场强度的分布的仿真结果。
图7是示出了距SBD的阳极的端部(电极端)的距离(μm)与电场强度(V/cm)之间的关系的曲线图。
在图7中，“实施例”表示具有JTE结构10并通过上述步骤制造的第一实施方案的SBD；“对比例1”表示不具有JTE结构10的SBD；以及“对比例2”表示具有替代JTE结构10的具有大约20nm的均匀厚度和大约10μm的宽度的AlGaN层的SBD。图7示出了在施加-100V的反向电压的情况下在半导体近表面部分中的电场强度分布的仿真结果。半导体近表面部分在实施例中定义为距离JTE结构10的表面1nm的部分；在对比例1中定义为距离n-GaN层2的表面1nm的部分；以及在对比例2中定义为距离AlGaN层的表面1nm的部分。在实施例和对比例2中，在AlGaN/GaN界面处设置有-5.38×1012/cm2的固定负电荷。
图7示出了电场强度的以下分布。在对比例1中，电场集中在电极端部附近的区域，在电极端部处的最大电场强度非常高。在对比例2中，电场分布在从电极端部到距离电极端部约10μm的位置的区域中，该区域对应于AlGaN层的宽度，并且最大电场强度远低于对比例1中的最大电场强度。在实施例中，电场强度随着根据JTE结构10的第一至第四台阶部分3a至3d的距电极端部的距离的增加而缓慢地逐步降低；并且最大电场强度低于对比例2中的最大电场强度。
仿真结果表示，与对比例1和2相比，在实施例中不太可能发生碰撞电离，并实现了高击穿电压。参照图8(其中未示出阴极4)，在实施例中，即在第一实施方案中，在n-GaN层2的位于n-GaN层2与JTE结构10之间的界面处的区域中产生2DHG。2DHG的空穴浓度随着根据JTE结构10的第一至至第四台阶部分3a至3d的距电极端部的距离的增加而逐步地降低。这意味着，JTE结构10在n-GaN层2的预定位置处的厚度越小，在相应位置处2DHG的空穴浓度就越低。通过产生2DHG，使得它的空穴浓度随着距电极端部的距离的增加而逐步降低，可以逐步降低电场集中。
在代替AlGaN层3以在n-GaN层2上形成InAlN层或InGaAlN层的情况中以及在代替n-GaN层2以在n-GaN衬底1的表面上形成n-AlGaN的情况中，也可以实现这样的优点。具体地，在这些情况中，也产生了2DHG，使得它的空穴浓度随着距电极端部的距离的增加而逐步降低以及电场集中可以逐步减小。特别地，InAlN具有比AlGaN高的自发极化倾向和比AlGaN大的带隙。因此，通过在n-GaN层2上形成由InAlN构成的JTE结构，可以可靠地形成具有上述分布的2DHG。
如上所述，根据第一实施方案，可以实现如下高可靠性的SBD：在该SBD中，无需离子注入，2DHG的期望浓度分布容易且可靠地实现，电场集中逐渐地降低。
下面，将描述第一实施方案的修改。
第一修改方案
第一修改方案公开了一种SBD，该SBD是具有与第一实施方案相同的JTE结构的化合物半导体；然而，该SBD不同于第一实施方案中的SBD之处在于：化合物半导体层堆叠在n-GaN衬底1的Ga面上。
图9和图10是顺序地示出用于制造根据第一实施方案的第一修改方案的SBD的方法的步骤的示意截面图。
在第一修改方案中，参照图9，在n-GaN衬底1的(0001面)(Ga面)上顺序地形成n-GaN层21和InGaN层22。具体地，例如，n-GaN衬底1用作生长衬底。n-GaN衬底1包括预定浓度(例如，大约1×1018/cm3)的、例如为Si的n型杂质。
n-GaN层21和InGaN层22通过例如MOCVD顺序地生长在n-GaN型衬底1的表面(此处为Ga面)上。n-GaN层21被形成为具有Ga面表面、具有例如大约5μm的厚度以及包含浓度为大约1×1016/cm3的例如为Si的n型杂质。InGaN层22形成在n-GaN层21的Ga面上，以使得具有例如大约10％的In含量和例如大约20nm的厚度。
或者，替代形成InGaN层22，可以在n-GaN层21上形成InAlN层或InAlGaN层。
同第一实施方案中一样，通过图1B中的示出的步骤顺序地形成阴极4。根据图1C至3A中的示出的步骤通过光刻工艺对InGaN层22进行干法蚀刻。通过图3B中示出的步骤形成钝化膜5以覆盖InGaN层22。通过图3C至4A中示出的步骤对钝化膜5和InGaN层22进行干法蚀刻，以形成JTE结构20。通过图4B和4C中示出的步骤形成阳极7。参照图10，接下来将n-GaN衬底1沿着切片线分成晶粒(裸片)。从而，形成根据第一修改方案的SBD。
图10中的SBD具有在n-GaN层21上的由InGaN构成的JTE结构20。同第一实施方案中的JTE结构10一样，在n-GaN层21上的JTE结构20被形成为具有如下台阶结构：在该台阶结构中InGaN层22的第一、第二、第三、第四台阶部分22a、22b、22c和22d的厚度依次逐步减小。同AlGaN层3的情况一样，尽管在第一修改方案中对InGaN层22进行了5nm深度4次的蚀刻，但是可以自由地确定蚀刻执行的次数和蚀刻深度。
当在GaN层的Ga面上形成InGaN层时，由于自发极化和压电极化，通常在GaN层的位于GaN层与InGaN层之间的界面处的区域中产生2DHG。
参照图11，在第一修改方案的SBD中，在n-GaN层21的位于n-GaN层21与JTE结构20之间的界面处的区域中产生2DHG。2DHG的空穴浓度随着根据JTE结构20的第一至第四台阶部分22a至22d的距电极端部的距离的增加而逐步地降低。这意味着JTE结构20在n-GaN层21上的预定位置处的厚度越小，在相应位置处的2DHG的空穴浓度就越低。通过产生使得它的空穴浓度随着距电极端部的距离的增加而缓慢地降低的2DHG，可以逐渐地降低电场集中。
如上所述，根据第一修改方案，可以实现如下高可靠性的SBD：在该SBD中，无需离子注入，2DHG的期望浓度分布容易且可靠地实现，并且电场集中逐渐降低。
第二修改方案
第二修改方案公开了一种SBD，该SBD是具有与第一实施方案相同的JTE结构的化合物半导体；然而，该SBD不同于第一实施方案中的SBD之处在于：它具有悬空电极(floating electrode)。
图12A至14是顺序地示出用于制造根据第一实施方案的第二修改的SBD的方法的步骤的示意截面图。
如第一实施方案中，在第二修改方案中执行图1A至3B中示出的步骤。结果，形成钝化层5以覆盖AlGaN层3。
参照图12A，接下来形成抗蚀剂图案23。具体地，将抗蚀剂施加到钝化膜5上，并通过光刻将施加的抗蚀剂图案化，以形成开口，通过该开口，在钝化膜5的有源区中的要形成阳极的区域和要形成悬空电极的区域(悬空电极形成区域)被暴露出来。从而，形成抗蚀剂图案23。
参照图12B，将要在其中形成阳极的开口6形成为延伸通过钝化膜5和AlGaN层3；将要在其中形成悬空电极的开口24形成为延伸通过钝化膜5。具体地，通过以抗蚀剂图案23作为掩模对钝化膜5和AlGaN层3进行干法蚀刻。使用例如为SF6/CHF3气体的蚀刻气体来干法蚀刻钝化膜5。以例如大约0.24μm/分钟的速率来蚀刻钝化膜5。以例如为基于氯的气体的蚀刻气体来干法蚀刻AlGaN层3。以例如大约10nm/分钟的速率来蚀刻AlGaN层3。作为这种干法蚀刻的结果，在悬空电极形成区域中，n-GaN层2的表面的一部分被蚀刻。由此，将要在其中形成阳极的开口6形成为延伸通过钝化膜5和AlGaN层3；将要在其中形成悬空电极的开口24形成为延伸通过钝化膜5。此时，AlGaN层3被加工以形成JTE结构10。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案23。
参照图13A，接下来形成用于形成阳极和悬空电极的抗蚀剂图案25。具体地，将抗蚀剂施加到钝化膜5和开口6和24，并通过光刻将施加的抗蚀剂图案化。结果，形成了具有开口25a和开口25b的抗蚀剂图案25，其中通过该开口25a，开口6和钝化膜5的围绕开口6的区域被暴露，通过该开口25b，开口24被暴露。同开口25a一样，开口25b可以被形成为使得开口24和钝化膜5的围绕开口24的区域通过开口25b暴露出来。
参照图13B，接下来形成阳极7和悬空电极26。具体地，通过例如真空沉积在抗蚀剂图案25上沉积电极材料(例如，Ni和Au)，以填充开口25a和25b，使得形成具有大约100nm厚度的Ni膜和具有大约300nm厚度的Au膜。
通过剥离工艺将抗蚀剂图案25与在其上的电极材料一起去除。从而，将阳极7形成为填充开口6并伸出到钝化膜5的围绕开口6的区域之上例如2μm；以及形成悬空电极26，以填充开口24，并且电极26突出到钝化膜5之上。阳极7在开口6的底部与n-GaN层2接触以及还在开口6的侧面与JTE结构10接触。同阳极7一样，可以将悬空电极26形成为填充开口24并伸出到钝化膜5的围绕开口24的区域之上。
参照图14，接下来沿着切片线(DL)将n-GaN衬底1分成芯粒。从而，形成根据第二修改方案的SBD。
图15示出了这样形成的芯粒的平面图。在图15中，省略了钝化膜5。沿图15中的线B-B的剖面对应于图12A至13B和图14的左面部分。悬空电极26形成为具有环绕JTE结构10的框形状。悬空电极26在开口24的底部与n-GaN层2接触，以及还在开口24的侧面与JTE结构10接触。与阳极7不同，悬空电极26的表面没有连接到例如引线，悬空电极26是电悬空的。
如上所述，根据第二修改方案，可以实现如下高可靠性的SBD：在该SBD中，无需离子注入，2DHG的期望浓度分布容易且可靠地实现，并且电场集中逐渐降低。此外，因为这样的SBD包括悬空电极26，所以JTE结构10的电势是稳定的。因为通过形成阳极7的步骤来形成悬空电极26，所以不需要用于形成悬空电极26的额外步骤。
第二实施方案
第二实施方案公开了一种SBD，该SBD是具有与第一实施方案相同的JTE结构的化合物半导体；然而，该SBD不同于第一实施方案的SBD之处在于：JTE结构具有不同的配置。
图16A至图19是顺序地示出用于制造根据第二实施方案的SBD的方法的步骤的示意截面图。
在第二实施方案中，参照图16A，在n-GaN衬底1的表面上形成n-GaN层2。与在第一实施方案中的图1A中描述的n-GaN层2一样，该n-GaN层2形成在n-GaN衬底1的N面上。
参照图16B，接下来在n-GaN层2上形成用于形成JTE结构的掩模31。具体地，通过例如热CVD在n-GaN层2上沉积的掩模材料例如为二氧化硅，以形成具有大约5μm厚度的膜。将抗蚀剂施加到二氧化硅膜上并通过光刻将施加的抗蚀剂图案化。从而，形成具有对应于将在n-GaN层2上形成JTE结构的区域的开口的抗蚀剂图案。以抗蚀剂图案作为掩模，使用例如氢氟酸对二氧化硅膜进行湿法蚀刻。通过例如灰化来去除抗蚀剂图案。从而，形成具有开口31a的掩模31，通过该开口31a，在n-GaN层2的表面上将形成JTE结构的区域(JTE结构形成区域)被暴露出来。如第一实施方案中所述的，JTE结构形成区域是环绕待在之后的步骤中在n-GaN层2上形成阳极的框状区域。在掩模31中，遮蔽部分31A覆盖要形成阳极的区域，所述区域相对于框状区域位于内区域中；遮蔽部分31B覆盖相对于框状区域的外区域；开口31a形成在遮蔽部分31A和31B之间。掩模材料优选地形成化合物半导体材料例如多晶AlGaN沉积在其上的掩模。除了二氧化硅之外，可以使用例如氮化硅或氧氮化硅作为掩模材料。
参照图16C，接下来生长AlGaN层32。具体地，通过例如等离子体辅助分子束外延(PAMBE)生长AlGaN作为化合物半导体。
在PAMBE中，在超高真空下将用作源的Al、Ga和N入射到n-GaN层2和掩模31的表面上。在超高真空下，源分子具有长的平均自由路径并因此彼此没有碰撞地径直向前移动，到达n-GaN层2的表面。相应地，当入射角相对于n-GaN层2的表面接近180°(平行)时，掩模31阻止源分子到达在掩模31的阴影下的区域中的n-GaN层2的表面。从而，通过改变源分子的入射角，可以改变到达n-GaN层2的表面的源分子的数量。在第二实施方案中，这样的技术用于在AlGaN层中形成Al含量分布。
具体地，以关于n-GaN层2的表面的法线L朝向掩模31的遮蔽部分31B倾斜的入射角θ1(第一角度)入射Al，而以关于法线L朝向遮蔽部分31A倾斜的入射角θ2(第二角度)入射Ga。使用于Ga的第二角度θ2大于用于Al的第二角度θ1。例如，使第一角度为大约20°，这在PAMBE中为常见角度，而使第二角度度为大约85°。因为掩模31具有大约5μm的厚度，所以Al含量可以在大约50μm的宽度上变化。
在PAMBE中，生长温度为大约720℃。包括Al的源的通量被调整成使得Al含量随着距遮蔽部分31A的距离的增加而降低：例如，在遮蔽区域31A附近的区域中，Al含量为大约0.15；在遮蔽区域31B附近的区域中，Al含量为大约0.05。
因此，在掩模31的开口31a中以及在n-GaN层2的表面上生长厚度为大约20nm的作为单晶体的AlGaN层32。在AlGaN层32中，Al含量随着距掩模31的遮蔽部分31A的距离的增加而逐渐地降低。在掩模31上沉积为多晶体的AlGaN层32。
或者，代替形成AlGaN层32，可以在n-GaN层2的N面上生长InAlN层或InAlGaN层。
在生长InAlN层的情况下，以与图16C中相同的方式执行PAMBE。具体地，以关于n-GaN层2的表面的法线L朝向掩模31的遮蔽部分31B倾斜的第一角度入射Al，而以关于法线L朝向遮蔽部分31A倾斜的第二角度入射In。使第二角度大于第一角度。结果，InAlN层被形成为使得Al含量随着距阳极7的距离的增加而逐渐降低，换言之，In含量随着距阳极7的距离的增加而相对地逐渐增加。
在生长InAlGaN层的情况下，以与图16C中相同的方式执行PAMBE。具体地，以关于n-GaN层2的表面的法线L朝向掩模31的遮蔽部分31B倾斜的第一角度入射Al，而以关于法线L朝向遮蔽部分31A倾斜的第二角度入射In和Ga。使第二角度大于第一角度。结果，InAlGaN层被形成为使得Al含量随着距阳极7的距离的增加而逐渐下降，换言之，In和Ga的含量随着距阳极7的距离的增加而相对地逐渐增加。
或者，替代形成n-GaN层2，可以在n-GaN层1的表面上形成n-AlGaN层。在这种情况下，使n-AlGaN层的Al含量高于在其上形成的AlGaN层32的Al含量，即高于靠近阳极7的AlGaN层32的区域的Al含量。
参照图17A，接下来形成JTE结构30。具体地，通过使用例如为KOH溶液的湿法蚀刻来去除作为多晶体的AlGaN层33，以及通过使用例如氢氟酸的湿法蚀刻来去除掩模31。从而，在n-GaN层2上形成包括AlGaN层32的JTE结构30。
参照图17B，接下来在n-GaN衬底1的背面形成阴极4。具体地，通过例如真空沉积将电极材料(例如Ti和Al)沉积到n-GaN衬底1的整个背面，使得形成具有大约30nm厚度的Ti膜和具有大约300nm厚度的Al膜。在大约600℃下例如对沉积的Ti和Al膜进行RTA。从而，形成覆盖n-GaN衬底1的背面的阴极4。
参照图17C，接下来形成钝化膜5。具体地，通过等离子体CVD在n-GaN层2上沉积例如为SiN的绝缘物质，以形成覆盖JTE结构30且具有大约400nm厚度的膜。从而，形成覆盖JTE结构30的钝化膜5。
参照图18A，接着形成将在其中形成阳极的开口6，以延伸通过钝化层5和JTE结构30。具体地，将抗蚀剂施加到钝化膜5并通过光刻将施加的抗蚀剂图案化，以形成开口，通过该开口在钝化膜5的有源区中的将在其中形成阳极的区域被暴露出来。从而，形成抗蚀剂图案12。
接下来以抗蚀剂图案12作为掩模，对钝化膜5和JTE结构30进行干法蚀刻。使用例如为SF6/CHF3气体的蚀刻气体来干法蚀刻钝化膜5。以例如大约0.24μm/分钟的速率来蚀刻钝化膜5。以例如为基于氯的气体的蚀刻气体来干法蚀刻JTE结构30。以例如大约10nm/分钟的速率来蚀刻JTE结构30。因此，形成将在其中形成阳极的开口6，以致延伸通过钝化膜5和JTE结构30。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案12。
参照图18B，接下来形成阳极7。具体地，将抗蚀剂施加到钝化膜5和开口6，并通过光刻将施加的抗蚀剂图案化。结果，形成具有开口的抗蚀剂图案，通过该开口，开口6和钝化膜5的围绕开口6的区域被暴露出来。
接下来，通过例如真空沉积，在抗蚀剂图案上沉积电极材料(例如，Ni和Au)，以填充开口6，使得形成具有大约100nm的厚度的Ni膜和具有大约300nm的厚度的Au膜。
通过剥离工艺将抗蚀剂图案与在其上的电极材料一起去除。从而，将电极7形成为填充开口6并伸出到钝化膜5的围绕开口6的部分之上例如大约2μm。阳极7在开口6的底部与n-GaN层2接触以及还在开口6的侧面与JTE结构30接触。
参照图19，接下来沿着切片线(DL)将n-GaN衬底1分成芯粒。从而，形成根据第二实施方案的SBD。
参照图20(其中省略了阴极4)，在第二实施方案中，在n-GaN层2的N面上的JTE结构30由AlGaN构成，使得Al含量随着距阳极7的距离的增加而逐渐地降低。在这种配置中，通过归因于极化的固定电荷，在n-GaN层2的位于n-GaN层2与JTE结构30之间的界面处的区域中产生2DHG。2DHG的空穴浓度随着JTE结构30的Al含量的降低而降低，即随着距阳极7的距离的增加而降低。通过产生2DHG，使得2DHG的空穴浓度随着距电极7的距离的增加而缓慢地降低，可以逐渐地降低电场集中。
如上所述，根据第二实施方案，可以实现如下高可靠性的SBD：在该SBD中，无需离子注入，2DHG期望浓度分布容易且可靠地实现，并且电场集中逐渐地降低。此外，在该第二实施方案中，在形成JTE结构30的AlGaN层32的生长中实现上述Al含量分布，以由此提高成品率。
在第一实施方案中的修改也可以应用于第二实施方案。
当应用第一修改方案时，在n-GaN衬底1的Ga面上形成n-GaN层(具有Ga面表面)，以及在n-GaN上形成由InGaN构成的JTE结构。通过以与图16C中相同的方式执行的PAMBE来形成InGaN层，以及以关于InGaN层的法线L朝向掩模31的遮蔽部分31B倾斜的第一角度入射In，而以关于法线L朝向遮蔽部分31A倾斜的第二角度入射Ga。使得用于Ga的第二角度大于用于In的第一角度。结果，由InGaN构成的JTE结构被形成为使得In含量随着距阳极7的距离的增加而降低。
当应用第二修改方案时，阳极7和悬空电极被同时形成。
第三实施方案
第三实施方案公开了一种SBD，该SBD是具有与第一实施方案相同的JTE结构的化合物半导体；然而，该SBD不同于第一实施方案的SBD，其区别之处在于：JTE结构具有不同的配置。
图21A至图24是顺序地示出用于制造根据第三实施方案的SBD的方法的步骤的示意截面图。
参照图21A，在n-GaN衬底1的表面上形成n-GaN层2和AlGaN层41。具体地，例如使用n-GaN衬底1作为生长衬底。n-GaN衬底1包含预定浓度(例如，大约1×1018/cm3)的、例如为Si的n型杂质。
n-GaN层2和AlGaN层41通过例如MOCVD依次生长在n-GaN型衬底1的表面(此处为N面)上。n-GaN层2被形成为使得具有N面表面、具有例如大约5μm的厚度以及包含浓度为大约1×1016/cm3的例如为Si的n型杂质。AlGaN层41形成在n-GaN层2的N面上，以使得具有例如大约10％的Al含量和例如大约20nm的厚度。
用于n-GaN层2和AlGaN层41的生长条件与描述在第一实施方案的图1A中的用于n-GaN层2和AlGaN层3的生长条件相同。
或者，代替形成AlGaN层41，可以在n-GaN层2上形成InAIN层或InAlGaN层。
或者，代替形成n-GaN层2，可以在n-GaN型衬底1的表面上形成n-AlGaN层。在这样的情况下，n-AlGaN层的Al含量优选地高于形成在n-AlGaN层上的AlGaN层41中的Al含量。当AlGaN层41中的Al含量为大约10％时，n-AlGaN层的Al含量可以是例如大约20％。
参照图21B，接下来在n-GaN型衬底1的背面形成阴极4。具体地，通过例如真空沉积在n-GaN衬底1的整个背面沉积电极材料(例如，Ti和Al)，使得形成具有大约30nm的厚度的Ti膜和具有大约300nm厚度的Al膜。沉积的Ti和Al膜经受在例如大约600℃的快速热退火(RTA)。从而，形成覆盖n-GaN衬底1的背面的阴极4。
参照图21C，接下来在AlGaN层41上形成抗蚀剂图案42。具体地，将抗蚀剂施加到AlGaN层41上，并通过光刻将施加的抗蚀剂图案化。从而，在AlGaN层41上形成了抗蚀剂图案42。在抗蚀剂图案42中形成开口，使得抗蚀剂图案42的掩模部分的宽度随着距位于图21C的左端的有源区的距离的增加而逐步降低。抗蚀剂图案42的掩模部分表示为42A、42B、42C、42D、42E和42F。抗蚀剂图案42的开口表示为42a、42b、42c、42d和42e。
参照图22A，接下来对AlGaN层41进行蚀刻，以形成厚膜部分41A至41F。具体地，通过以抗蚀剂图案作为掩模、使用例如为基于氯的气体的蚀刻气体将AlGaN层41干法蚀刻例如大约15nm的预定深度。以例如大约10nm/分钟的速率对AlGaN层41进行蚀刻。在AlGaN层41中，根据抗蚀剂图案42的开口42a、42b、42c、42d和42e形成沟槽41a、41b、41c、41d和41e。从而，在AlGaN层41中形成厚膜部分41A、41B、41C、41D、41E和41F，使得厚膜部分的宽度随着距图22A的左端的距离的增加而逐步降低。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案42。
参照图22B，接下来形成钝化膜43。具体地，例如通过等离子体CVD沉积SiN，以形成覆盖AlGaN层41且具有大约400nm的厚度的膜。从而，形成覆盖AlGaN层41的钝化膜43。
参照图22C，接下来蚀刻钝化膜43。具体地，将抗蚀剂施加到钝化膜43，并通过光刻将施加的抗蚀剂图案化，以在钝化膜43的有源区形成开口：通过该开口将形成阳极的区域(阳极形成区域)被暴露出来以及通过该开口将形成悬空电极的区域(悬空电极形成区域)被暴露出来。从而，形成抗蚀剂图案44。
接下来，通过以抗蚀剂图案44作为掩模、使用例如为SF6/CHF3气体的蚀刻气体对钝化膜43进行干法蚀刻，直至AlGaN层41的表面暴露为止。以例如大约0.24μm/分钟的速率来蚀刻钝化膜43。
参照图23A，接下来对AlGaN层41进行蚀刻，以形成JTE结构40。具体地，通过以抗蚀剂图案44作为掩模、使用例如为基于氯的气体的蚀刻气体来完全地干法蚀刻AlGaN层41。以例如大约10nm/分钟的速率来蚀刻AlGaN层41。在该干法蚀刻中，因为AlGaN层41的厚度在悬空电极形成区域中为大约5mm，n-GaN层2的表面层的在该区域中的部分被蚀刻。
从而，形成了表面被钝化膜43覆盖的JTE结构40。JTE结构40包括厚膜部分41A至41F，厚膜部分41A至41F的宽度随着距阳极形成区域的距离的增加而逐步地降低。
通过例如使用氧等离子体的灰化来去除抗蚀剂图案44。
参照图23B，接下来形成阳极7和悬空电极45。具体地，将抗蚀剂施加到n-GaN层2，以覆盖JTE结构40和钝化膜43，并通过光刻将施加的抗蚀剂图案化。结果，抗蚀剂图案形成为具有使阳极形成区域和围绕阳极形成区域的钝化膜43暴露出来的开口和使悬空电极形成区域暴露出来的开口。与前面的开口相同，后面的开口可以形成为使得通过该开口，悬空电极形成区域和钝化膜43的围绕悬空电极形成区域的区域被暴露出来。
接下来，通过例如真空沉积，在抗蚀剂图案上沉积电极材料(例如，Ni和Au)，以填充开口，使得形成具有100nm的厚度的Ni膜和具有大约300nm的厚度的Au膜。
通过剥离工艺将抗蚀剂图案与在其上的电极材料一起去除。从而，形成阳极7，使其填充阳极形成区域并伸出到钝化膜43的围绕阳极形成区域的区域之上例如2μm；以及形成悬空电极45，使其填充悬空电极形成区域并突出到钝化膜43之上。同阳极7一样，可以将悬空电极45形成为填充悬空电极形成区域并伸出到钝化膜43的围绕悬空电极形成区域的区域之上。
阳极7在其底部与n-GaN层2接触以及还在其侧面与JTE结构40接触。悬空电极45被形成为具有环绕JTE结构40的框形状。悬空电极45在其底部与n-GaN层2接触，以及还在其侧面与JTE结构40接触。与阳极7不同，悬空电极45的表面没有连接到例如引线，悬空电极45是电悬空的。
在第三实施方案中，形成电极7和悬空电极45的情况作为示例而描述。然而，还可以省去悬空电极45的信息。
参照图24，接下来沿着切片线(DL)将n-GaN衬底1分成芯粒。从而，形成根据第三实施方案的SBD。
参照图25(其中省略了阴极4)，在第三实施方案中，JTE结构40由包括厚膜部分41A至41F的AlGaN层构成，厚膜部分41A至41F的宽度随着距阳极7的距离的增加而降低。在这种配置中，通过归因于极化的固定电荷，在n-GaN层2的位于n-GaN层2与JTE结构40之间的界面处的区域中产生2DHG。2DHG的空穴浓度随着JTE结构40的宽度的降低而降低，即随着距阳极7的距离的增加而降低。通过产生2DHG使得2DHG的空穴浓度随着距电极7的距离的增加而逐步地降低，可以逐渐地降低电场集中。
如上所述，根据第三实施方案，可以实现如下高可靠性的SBD：在该SBD中，无需离子注入，2DHG的期望浓度分布容易且可靠地实现，并且电场集中逐渐低降低。此外，在该第三实施方案中，通过一次图案化AlGaN层41来形成厚膜部分41A至41F，由此提高成品率。
在第一实施方案中的第一修改方案也可以应用于第三实施方案。
在这样的情况下，在n-GaN衬底1的Ga面上形成n-GaN层(具有Ga面表面)和InGaN层。通过图21C至22A中示出的步骤来处理InGaN层，以使得包括宽度随着距阳极形成区域的距离的增加而逐步降低的厚膜部分。将InGaN层与钝化膜43一起进行干法蚀刻。从而，形成由具有厚膜部分的InGaN层构成的JTE结构，所述厚膜部分的宽度随着距阳极7的距离的增加而降低。
第一至第三实施方案和修改方案的JTE结构可以应用于SBD以及其他化合物半导体器件，例如U形金属氧化物半导体场效应晶体管(UMOSFET)。
在这样的UMOSFET中，当JTE结构由AlGaN形成时，JTE结构优选地形成在漂移层上，例如由具有N面表面的n-GaN漂移层。
在该UMOSFET中，在n-GaN漂移层的位于在n-GaN漂移层与JTE结构之间的界面处的区域中产生2DHG。该2DHG在JTE结构的下方沿着JTE结构产生，并且2DHG的空穴浓度随着距电极端部的距离的增加而逐步降低。通过产生具有这样的空穴浓度分布的2DHG，电场集中可以被逐渐地降低。相应地，可以实现如下高可靠性的UMOSFET：在该UMOSFET中，无需离子注入，2DHG的期望浓度分布容易且可靠地实现，并且电场集中逐渐地降低。
将根据第一至第三实施方案和修改方案的SBD芯粒和UMOSFET芯粒应用于“分立元件”。
分立元件包括根据第一至第三实施方案和修改方案的SBD芯粒和UMOSFET芯粒。下面，将根据示例来描述包括根据第一至第三实施方案和修改方案的SBD芯粒的分立元件中的一个(在下面，被称为SBD芯粒51)。
图26是分立元件的平面示意图。在SBD芯粒51的表面上形成有电极焊盘51a。电极焊盘51a电连接到SBD芯粒51的阳极。
以下面的方式制造分立元件。首先使用芯粒粘附剂53例如焊料将SBD芯粒51固定到引线框52上。
通过Al线54经过接合将电极焊盘51a电连接到阳极引线52a。通过将SBD芯粒51固定到引线框52上使得形成在衬底的背面上的阴极与引线框52导电。阴极引线52b用作引线电极。
使用模制树脂55通过传递模塑法将SBD芯粒51密封，而引线框52是隔开的。因而，形成分立元件。
将根据第一至第三实施方案和修改方案的SBD和UMOSFET应用于例如功率因子校正(PFC)电路。
图27是PFC电路的连接图。PFC电路60包括开关元件(晶体管)61、二极管62、扼流圈63、电容器64和65以及二极管电桥66。将根据第一至第三实施方案和修改方案的SBD之一应用于二极管62。可以将上述UMOSFET应用于开关元件61。还优选的是，将根据第一至第三实施方案和修改方案的SBD之一应用于二极管62，以及将上述UMOSFET应用于开关元件61。
在PFC电路60中，开关元件61的漏电极连接到二极管62的阳极端子和扼流圈63的端子。开关元件61的源电极连接到电容器64的端子和电容器65的端子。电容器64的另一个端子连接到扼流圈63的另一个端子。电容器65的另一个端子连接到二极管62的阴极端子。交流电源(AC)通过二极管电桥66连接在电容器64的端子之间。直流电源(DC)连接在电容器65的端子之间。
参照图28，PFC电路60被结合到例如服务器电源70中。服务器电源包括将AC输入转换成DC的第一块、增加第一块的功率因子的第二块以及将分布到衬底的DC转换成适合于电路块的电压的第三块。在服务器电源70中，将PFC电路60应用到第二块。如在服务器电源70中，PFC电路60的使用能够实现另外的高可靠性的电源。
从而，将根据第一至第三实施方案和修改方案的SBD和UMOSFET应用到PFC电路能够实现适合于高击穿电压应用的较高可靠性电源。
文中描述的所有示例和条件性语言意在教示的目的，用于帮助读者理解本发明和为了进一步理解技术方案而由发明人构建的概念，这些实例和条件性语言不被理解为限制于这样具体描述的实施例和条件，在说明书中的这样的示例的组织也不涉及描述本发明的优势以及劣势。尽管已详细地描述了本发明的实施方案，但应当理解的是，在不脱离本发明的精神和保护范围的情况下可以进行各种变化、替换以及修改。

Claims (14)

1.一种化合物半导体器件，包括：
衬底；
在所述衬底上形成的第一化合物半导体层；
在所述第一化合物半导体层上形成的第二化合物半导体层；以及
在所述第一化合物半导体层上形成的上电极，
其中在所述第一化合物半导体层的位于所述第一化合物半导体层与所述第二化合物半导体层之间的界面处的区域中产生二维空穴气，以具有随着距所述上电极的距离的增加而降低的空穴浓度。
2.根据权利要求1所述的化合物半导体器件，其中所述第二化合物半导体层具有台阶结构，在所述台阶结构中，所述第二化合物半导体层的厚度随着距所述上电极的距离的增加而逐步减小。
3.根据权利要求1所述的化合物半导体器件，其中所述第二化合物半导体层由含有铝或铟的化合物半导体构成，并且所述第二化合物半导体层的铝或铟的含量随着距所述上电极的距离的增加而减小。
4.根据权利要求1所述的化合物半导体器件，其中所述第二化合物半导体层包括通过多个沟槽分开的多个厚膜部分，所述多个厚膜部分的宽度随着距所述上电极的距离的增加而逐步减小。
5.根据权利要求1所述的化合物半导体器件，
其中所述第一化合物半导体层由氮化镓基半导体构成，以及
所述第二化合物半导体层由选自含有铝的氮化镓基半导体、含有铟的氮化镓基半导体以及含有铝和铟的氮化镓基半导体中的一种半导体构成。
6.根据权利要求1所述的化合物半导体器件，还包括：
形成在所述衬底的背面上的下电极。
7.一种用于制造化合物半导体器件的方法，包括：
在衬底上形成第一化合物半导体层；
在所述第一化合物半导体层上形成第二化合物半导体层；以及
在所述第一化合物半导体层上形成上电极，
其中在所述第一化合物半导体层的位于所述第一化合物半导体层与所述第二化合物半导体层之间的界面处的区域中产生二维空穴气，以具有随着距所述上电极的距离的增加而降低的空穴浓度。
8.根据权利要求7所述的方法，其中所述第二化合物半导体层形成为具有台阶结构，在所述台阶结构中，所述第二化合物半导体层的厚度随着距所述上电极的距离的增加而逐步减小。
9.根据权利要求7所述的方法，其中所述第二化合物半导体层由含有铝或铟的化合物半导体构成，并且所述第二化合物半导体层的铝或铟的含量随着距所述上电极的距离的增加而减小。
10.根据权利要求9所述的方法，其中所述形成第二化合物半导体层包括：
形成掩模，所述掩模在将形成所述第二化合物半导体层的区域具有开口；以及
通过分子束外延，使铝或铟以关于所述衬底的法线而倾斜离开所述上电极的第一角度入射，以及使另一种材料元素以关于所述法线而朝向所述上电极倾斜的第二角度入射；以及
所述第二角度大于所述第一角度。
11.根据权利要求7所述的方法，其中在所述第二化合物半导体层中形成多个沟槽，使得所述第二化合物半导体层包括被所述多个沟槽分开的多个厚膜部分，并且所述多个厚膜部分的宽度随着距所述上电极的距离的增加而逐步减小。
12.根据权利要求7所述的方法，其中所述第一化合物半导体层由氮化镓基半导体构成，以及
所述第二化合物半导体层由选自含有铝的氮化镓基半导体、含有铟的氮化镓基半导体以及含有铝和铟的氮化镓基半导体中的一种半导体构成。
13.根据权利要求7所述的方法，还包括：
在所述衬底的背面上形成下电极。
14.一种电源，包括：
功率因子校正电路，所述功率因子校正电路包括二极管和开关元件，所述二极管和所述开关元件中的至少之一为化合物半导体器件，所述化合物半导体器件包括：
衬底；
在所述衬底上形成的第一化合物半导体；
在所述第一化合物半导体上形成的第二化合物半导体；以及
在所述第一化合物半导体上形成的上电极，其中
在所述第一化合物半导体层的位于所述第一化合物半导体层与所述第二化合物半导体层之间的界面处的区域中产生二维空穴气，以具有随着距所述上电极的距离的增加而降低的空穴浓度。
CN201210044499.7A 2011-02-25 2012-02-23 化合物半导体器件及其制造方法以及电源 Active CN102651387B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510178598.8A CN104779140B (zh) 2011-02-25 2012-02-23 化合物半导体器件及其制造方法以及电源

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-040507 2011-02-25
JP2011040507A JP6050563B2 (ja) 2011-02-25 2011-02-25 化合物半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510178598.8A Division CN104779140B (zh) 2011-02-25 2012-02-23 化合物半导体器件及其制造方法以及电源

Publications (2)

Publication Number Publication Date
CN102651387A true CN102651387A (zh) 2012-08-29
CN102651387B CN102651387B (zh) 2015-07-29

Family

ID=46693349

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210044499.7A Active CN102651387B (zh) 2011-02-25 2012-02-23 化合物半导体器件及其制造方法以及电源
CN201510178598.8A Active CN104779140B (zh) 2011-02-25 2012-02-23 化合物半导体器件及其制造方法以及电源

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510178598.8A Active CN104779140B (zh) 2011-02-25 2012-02-23 化合物半导体器件及其制造方法以及电源

Country Status (4)

Country Link
US (1) US8633466B2 (zh)
JP (1) JP6050563B2 (zh)
CN (2) CN102651387B (zh)
TW (1) TWI459555B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489897A (zh) * 2013-08-21 2014-01-01 中国电子科技集团公司第十三研究所 基于iii族氮化物材料的准线性掺杂的器件结构
CN106158920A (zh) * 2015-04-09 2016-11-23 北大方正集团有限公司 一种功率器件及其制作方法
CN106158919A (zh) * 2015-04-09 2016-11-23 北大方正集团有限公司 结终端延伸结构及其制作方法
CN108336150A (zh) * 2017-01-20 2018-07-27 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108447896A (zh) * 2018-04-08 2018-08-24 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN113053999A (zh) * 2021-03-12 2021-06-29 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法
CN117716496A (zh) * 2021-08-03 2024-03-15 新唐科技日本株式会社 可变电容元件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349797B2 (en) 2011-05-16 2016-05-24 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US9337268B2 (en) 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US9425265B2 (en) * 2013-08-16 2016-08-23 Cree, Inc. Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure
JP6156200B2 (ja) * 2014-03-06 2017-07-05 豊田合成株式会社 ショットキーバリアダイオードの製造方法
JP2016035989A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体装置
JP2016092083A (ja) * 2014-10-31 2016-05-23 国立大学法人 名古屋工業大学 ＧａＮ基板をドリフト層とした縦型ショットキーバリアダイオード
US10062630B2 (en) * 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
CN106941116A (zh) * 2016-01-05 2017-07-11 南京励盛半导体科技有限公司 一种氮化鎵基异质结半导体器件结构
US9960247B2 (en) * 2016-01-19 2018-05-01 Ruigang Li Schottky barrier structure for silicon carbide (SiC) power devices
WO2021220690A1 (ja) * 2020-04-27 2021-11-04 京セラ株式会社 半導体素子の製造方法及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903091A (en) * 1985-04-05 1990-02-20 Nec Corporation Heterojunction transistor having bipolar characteristics
US20070284653A1 (en) * 2006-06-08 2007-12-13 Hiroaki Ueno Semiconductor device
JP2010114285A (ja) * 2008-11-07 2010-05-20 New Japan Radio Co Ltd 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JP3082719B2 (ja) * 1997-09-03 2000-08-28 日本電気株式会社 半導体装置の製造方法
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
JP2006114795A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置
JP5182835B2 (ja) * 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
JP2007180143A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物半導体素子
JP5555985B2 (ja) * 2008-06-23 2014-07-23 サンケン電気株式会社 半導体装置
JP2008252143A (ja) * 2008-07-17 2008-10-16 Mitsubishi Electric Corp 半導体装置
US8159004B2 (en) * 2008-08-26 2012-04-17 Sanken Electric Co., Ltd. Compound semiconductor device having dopant concentration gradient
JP2010056137A (ja) * 2008-08-26 2010-03-11 Sanken Electric Co Ltd 半導体装置
JP2010056340A (ja) * 2008-08-28 2010-03-11 Sanken Electric Co Ltd 半導体装置
JP2010238835A (ja) * 2009-03-31 2010-10-21 Fuji Electric Systems Co Ltd 複合半導体整流素子とそれを用いた電力変換装置
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
WO2011004535A1 (ja) * 2009-07-07 2011-01-13 日本電気株式会社 電界効果トランジスタ
WO2011162243A1 (ja) * 2010-06-24 2011-12-29 ザ ユニバーシティ オブ シェフィールド 半導体素子
JP2012230991A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903091A (en) * 1985-04-05 1990-02-20 Nec Corporation Heterojunction transistor having bipolar characteristics
US20070284653A1 (en) * 2006-06-08 2007-12-13 Hiroaki Ueno Semiconductor device
JP2010114285A (ja) * 2008-11-07 2010-05-20 New Japan Radio Co Ltd 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489897B (zh) * 2013-08-21 2017-04-26 中国电子科技集团公司第十三研究所 基于iii族氮化物材料的准线性掺杂的器件结构
CN103489897A (zh) * 2013-08-21 2014-01-01 中国电子科技集团公司第十三研究所 基于iii族氮化物材料的准线性掺杂的器件结构
CN106158920B (zh) * 2015-04-09 2019-03-29 北大方正集团有限公司 一种功率器件及其制作方法
CN106158919A (zh) * 2015-04-09 2016-11-23 北大方正集团有限公司 结终端延伸结构及其制作方法
CN106158920A (zh) * 2015-04-09 2016-11-23 北大方正集团有限公司 一种功率器件及其制作方法
CN106158919B (zh) * 2015-04-09 2019-11-08 北大方正集团有限公司 结终端延伸结构及其制作方法
CN108336150A (zh) * 2017-01-20 2018-07-27 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336150B (zh) * 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108447896A (zh) * 2018-04-08 2018-08-24 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
CN108447896B (zh) * 2018-04-08 2021-02-05 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN109560142B (zh) * 2018-10-29 2021-11-30 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN113053999A (zh) * 2021-03-12 2021-06-29 深圳方正微电子有限公司 金属氧化物半导体晶体管及其制备方法
CN117716496A (zh) * 2021-08-03 2024-03-15 新唐科技日本株式会社 可变电容元件

Also Published As

Publication number Publication date
TWI459555B (zh) 2014-11-01
CN104779140B (zh) 2018-01-16
US8633466B2 (en) 2014-01-21
CN102651387B (zh) 2015-07-29
JP2012178454A (ja) 2012-09-13
TW201242015A (en) 2012-10-16
US20120218796A1 (en) 2012-08-30
JP6050563B2 (ja) 2016-12-21
CN104779140A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN102651387B (zh) 化合物半导体器件及其制造方法以及电源
US11121216B2 (en) III-nitride devices including a graded depleting layer
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
CN103367426B (zh) 化合物半导体器件及其制造方法
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
US9048302B2 (en) Field effect transistor having semiconductor operating layer formed with an inclined side wall
CN103715253B (zh) 化合物半导体器件和其制造方法
US20150270356A1 (en) Vertical nitride semiconductor device
US8330187B2 (en) GaN-based field effect transistor
US9755045B2 (en) Rectifier structures with low leakage
US8941174B2 (en) Semiconductor device and method for producing the same
CN103367424A (zh) 化合物半导体器件及其制造方法
CN103325823A (zh) 化合物半导体器件及其制造方法
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
US20150236146A1 (en) High electron mobility transistor (hemt) having an indium-containing layer and method of manufacturing the same
CN103035704A (zh) 半导体器件及其制造方法
CN102487074B (zh) 化合物半导体器件及其制造方法
CN104051458A (zh) 低泄漏整流器结构
CN103430294B (zh) 化合物半导体装置及其制造方法
JP2024005729A (ja) 半導体装置、半導体装置の製造方法及び電子装置
CN117941056A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant