CN102651363A - 在导电层之间用于提高可靠性的通孔 - Google Patents

在导电层之间用于提高可靠性的通孔 Download PDF

Info

Publication number
CN102651363A
CN102651363A CN2012100480974A CN201210048097A CN102651363A CN 102651363 A CN102651363 A CN 102651363A CN 2012100480974 A CN2012100480974 A CN 2012100480974A CN 201210048097 A CN201210048097 A CN 201210048097A CN 102651363 A CN102651363 A CN 102651363A
Authority
CN
China
Prior art keywords
hole
conductive
layer
semiconductor device
silk thread
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100480974A
Other languages
English (en)
Other versions
CN102651363B (zh
Inventor
T·S·黄
P·莎玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102651363A publication Critical patent/CN102651363A/zh
Application granted granted Critical
Publication of CN102651363B publication Critical patent/CN102651363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及在导电层之间用于提高可靠性的通孔。公开了另一种半导体器件，包括含有一系列导电丝线(12-20)的第一层(21)、第二层(33)、包含于第二层内的或者于第一层与第二层之间的多个非功能通孔焊垫(34)。多个悬挂通孔(40)包含于第一层的指定区域之内。悬挂通孔将在第一层内的一个或多个丝线连接至所述通孔焊垫中的对应通孔焊垫。

Description

在导电层之间用于提高可靠性的通孔
技术领域
本公开内容一般地涉及半导体处理，并且更特别地，涉及在导电层之间的通孔。
背景技术
通孔被用于提供在两个不同的导电层之间的电连接。对于现在存在于集成电路上的晶体管的数量，通孔的数量可超过10亿，并且可有10个不同的导电层。即使每个通孔都是高度可靠的，但是有如此多的通孔，因而其中很可能存在至少一个通孔失效。这导致了冗余通孔的广泛使用，其中对于导电层之间的一个给定电连接有至少两个通孔，于是即使一个通孔失效了，仍将存在通过另一通孔的电连接。在大多数情况下，这能够在不增加集成电路的面积的情况下实现。但是，也存在其中添加冗余通孔需要增加面积的通孔位置。在这种情况下，在通孔失效的风险与增加面积之间存在权衡。对于决定将冒通孔失效的风险的情形，重要的是没有冗余通孔的通孔是可靠的。
因此，希望提供用于提高不包含冗余通孔的通孔的可靠性的技术。
附图说明
本发明通过实例的方式来说明，但并不受附图所限制，在附图中相同的参考符号指示相似的元件。在附图中的元件仅出于简单和清晰起见而示出，且不必按比例来绘制。
图1是集成电路的一部分的顶视图，示出根据一种实施例的规则通孔和悬挂通孔(dangling via)的布局；
图2是图1的规则通孔的截面图；
图3是图1的悬挂通孔的第一截面图；以及
图4是图1的悬挂通孔的第二截面图。
具体实施方式
一方面，第一通孔被形成于来自两个不同的导电层的两个导电线(conductive line)之间，其中这两个导电线都被用于操作功能(operational function)。另外，悬挂通孔被形成于另外两个导电线之间并且与第一通孔电隔离。该另外两个导电线中只有一个被用于操作功能。这通过参考下面的描述和附图将会更好理解。
图1示出的是集成电路的一部分的布局10。布局10包括：构成形成于第一导电层内的导电线组21的导电线12、14、16、18和20(12-20)；构成形成于第二层内的导电线组33的导电线22、24、26、28、30(22-30)；形成于第一导电层内的导电线34；连接导电线16和导电线26的通孔38；以及连接导电线30和导电线34的通孔40。导电线也可以看作是导电丝线(conductive wire)。组21的导电线12-20平行排布，并且是相对薄的和相对靠近的。类似地，平行排布的组33的导电线22-30是相对薄的和相对靠近的，并且正交于导电线12-20的方向。在集成电路中常见的是，多个导电线平行排布并且处于或接近最小间距。间距是在彼此相邻的线的中心之间的距离。最小间距是其中在给定的工艺和光刻技术下可允许的线靠近的距离。当线处于最小间距时，一般在它们之间不可能有通孔。通孔必须沿着线。这即使在间距比最小间距稍微大时也能够成立。可以将冗余通孔可靠地布置于两个相邻的线之间的情形下的间距可以称为冗余通孔间距。如果间距小于冗余通孔间距，则在相邻线之间没有足够的间距用于冗余通孔。组21的线的间距和组33的线的间距小于冗余通孔间距。第一导电层的一部分与第二导电层的一部分之间的通孔(其中所述部分中的一个部分不用于操作功能而另一个部分用于操作功能)可以称为悬挂通孔。例如，操作功能可以包括在电路元件之间(例如，在晶体管之间或者在晶体管与电源端子之间)对数字信号、模拟信号、电源或地电位进行耦合。通孔38是规则通孔，因为它电耦接导电线26和16并且导电线26和16都被用于耦合电路元件之间的操作功能。通孔40是悬挂通孔，因为导电线34除了与通孔40连接之外被电隔离。操作功能存在于线34上，但没有通过线34传递到另外的电路元件。
导电线16终止于边缘36，并且在非常接近边缘36处通孔38将导电线16耦接至导电线26。操作功能通过导电线16和导电线26两者并且在电路元件之间传递作为通孔的正常功能。但是，在所示的布局中，冗余通孔由于组21和33的间距而无法形成。与导电线16连接的任何通孔都将提供与第二导电层内的导电线的不期望的连接。此外，在通孔38附近没有其它规则通孔。这样的通孔有时被称为单独通孔，已经知道，单独通孔实际上没有与其它通孔紧密相邻的通孔可靠。关于单独通孔的降低可靠性的理论之一是，单独通孔的可靠性更容易受到除气问题的影响。如果其内形成通孔的开口易受到除气问题的影响，则该问题可以通过可能没有同样易受除气影响的在附近的另一通孔来减轻，或者局部除气可以被分散，使得无需单个通孔来处理全部除气。
添加通孔40使之与通孔38紧密相邻以帮助避免或降低与单独通孔相关的问题。在本实现方式中，通孔40具有与导电线16对准的导电线34。即使冗余通孔不可能，但是作为悬挂通孔的通孔40是可能的。即使导电线12-20和22-30的间距妨碍了线之间的通孔(甚至在通孔不是冗余通孔的位置内)，通孔40也是可能的。
图2示出的是在作为终止于边缘36的下导电线的导电线16上的通孔38、在导电线16上方的层间电介质42、在层间电介质42上的导电线24、以及在通孔38上的导电线26的截面图。若非存在通孔40，则通孔38将是单独通孔。层间电介质42通常最优选为氧化物，并且可以具有蚀刻停止层，蚀刻停止层可以为在形成通孔38时有用的不同材料(例如，氮化物)。通孔38可以使用通常用于形成通孔的双嵌刻工艺(dual damascene process)来形成。导电线16、24和26可以主要是铜并具有用于可靠地形成导电线的不同材料的内衬。导电线24和26同时形成，并且因而被认为是同一导电层的一部分。许多其它导电线也与导电线24和26同时形成。
图3示出的是通孔40沿着与通孔38的图2的截面相同的方向的截面。通孔40被形成于导电线34上，导电线34被形成使得能够形成通孔40但是并不用于提供电路元件之间的操作功能。导电线30处于导电线28和32之间。除了与通孔40的连接之外，导电线34被电隔离。层间电介质42也位于导电线34之上。导电线30位于通孔40上。导电线28和32位于层间电介质42上。导电线34和16同时形成，并且被认为是同一导电层的不同部分。通孔40按照与通孔38相同的方式且与通孔38同时地形成，并且可以主要是铜并具有与通常用于通孔的材料不同的导电材料的导电内衬。
图4示出的是通孔40正交于图2和3的截面的方向的截面。导电线30横过整个截面，处于层间电介质42上，另一部分位于通孔40上。层间电介质42位于导电线14和18上。通孔40位于导电线34上。
因而，形成悬挂通孔以便为通孔38提供伴随通孔，其中该通孔38若不是通孔40的存在则会是单独通孔并由此具有与单独通孔相关的可靠性问题。虽然提供了附加的通孔，但是该附加的通孔(通孔40)不需要在层间电介质42上的额外空间，因为通孔40与现有的导电线(导电线30)连接，在现有的导电线处由于单独通孔38(根据定义，在紧邻处没有其它通孔)而存在可用的空间。
至此，应当意识到，已经提供了一种半导体器件，其包括含有多个导电丝线的第一层。该半导体器件还包括含有多个导电丝线的第二层。该半导体器件还包括在第一层与第二层之间的非导电材料。该半导体器件还包括穿过非导电材料的第一导电通孔，用于在第一层上的第一丝线与第二层上的第一丝线的相交处连接第一和第二层。该半导体器件还包括第二导电通孔，耦接于第二层上的第二丝线和与在该半导体器件的任何其它层内的丝线电隔离的导电部件之间。该半导体器件的进一步特征还在于：第二导电通孔是在距第一通孔预定距离内的唯一通孔。该半导体器件的进一步特征还在于：第二导电通孔位于第一和第二层之间。该半导体器件的进一步特征还在于：在第一和第二层内的丝线小于在该半导体器件内用于传导电源和地信号的丝线。该半导体器件的进一步特征还在于：在第一层内的丝线垂直于在第二层内的丝线。该半导体器件的进一步特征还在于：导电部件是至少2倍间距长。该半导体器件的进一步特征还在于：第二导电通孔是在距第一导电通孔预定距离内的第一和第二层之间的唯一通孔。该半导体器件的进一步特征还在于：导电部件近似与在第二层上的丝线一样宽。该半导体器件的进一步特征还在于：第一导电通孔和第二导电通孔彼此电隔离。该半导体器件的进一步特征还在于：在第一层内的丝线之间的间距小于冗余通孔间距。
本发明还公开了一种半导体器件，其包括含有多个导电丝线的第一层。该半导体器件还包括含有多个导电丝线的第二层。该半导体器件还包括在第一层和第二层之间的非导电材料。该半导体器件还包括穿过非导电材料的第一导电通孔，用于在第一层上的第一丝线与第二层上的第一丝线的相交处连接第一和第二层。该半导体器件还包括第二导电通孔，耦接于第二层上的第二丝线和与在该半导体器件的任何其它层内的丝线电隔离的导电部件之间。该半导体器件的进一步特征还在于：第二导电通孔是悬挂通孔，并且是在第一导电通孔的指定区域内的唯一通孔。该半导体器件的进一步特征还在于：在第一层内的丝线小于在该半导体器件内用于传导电源和地信号的丝线。该半导体器件的进一步特征还在于：第一和第二导电通孔的通孔焊垫(via pad)是至少2倍间距长。该半导体器件的进一步特征还在于：悬挂通孔与第一导电通孔隔离。该半导体器件的进一步特征还在于：包含悬挂通孔以便给该半导体器件添加结构稳定性。该半导体器件的进一步特征还在于：包含悬挂通孔以便实现预定的通孔密度。
本发明还公开了一种用于制造半导体器件的方法，包括形成含有多个信号丝线的第一导电层。该方法还包括在第一层的顶部上添加电介质层。该方法还包括在隔离通孔附近于电介质层之上或之内形成导电焊垫(conductive pad)，其中隔离通孔耦接于第一导电层内的第一丝线与第二导电层内的第一丝线之间。该方法还包括在第二层内的第二丝线与导电焊垫之间形成悬挂通孔，其中该导电焊垫与器件内除悬挂通孔之外的元件分隔开。该方法的进一步特征还在于：悬挂通孔是在第一和第二导电层之间的距隔离通孔预定距离之内的唯一通孔。该方法的进一步特征还在于：形成多个导电焊垫和悬挂通孔以实现在第一和第二导电层之间指定的通孔密度。
虽然本发明在此参照特定实施例来描述，但是在不脱离权利要求书所阐明的本发明的范围的情况下能够进行各种修改和变更。例如，结构被描述为在悬挂通孔之下添加导电线，所描述的方案也可应用于其中所添加的导电线位于悬挂通孔之上的情形。因此，本说明书和附图应当被看作是说明性的，而非限制性的，并且旨在将所有此类修改包含于本发明的范围之内。在此针对特定实施例所讨论的任何好处、优点或问题的解决方案并不是要被理解为任意或全部权利要求的关键的、必需的或必要的特征或元素。
在此所使用的术语“耦接”并不限制于直接耦接或机械耦接。
而且，在此所使用的词语“一(a或an)”可限定为一个或多个。此外，在权利要求书中的诸如“至少一个”和“一个或更多个”之类的引入语的使用不应理解为暗示着：由不定冠词“一(a或an)”所致的另一权利要求元素的引入将含有所引入的权利要求元素的任意特定的权利要求限制为仅含有该一个元素的发明，即使在同一权利要求包括引入语“至少一个”和“一个或更多个”和不定冠词(例如，“一(a或an)”)。对于定冠词的使用同样如此。
除非另有说明，否则诸如“第一”和“第二”之类的词语被用来任意地区分此类词语所描述的元素。因而，这些词语并不一定是要指出此类元素的时间顺序或其它次序。

Claims (20)

1.一种半导体器件，包括：
含有多个导电丝线的第一层；
含有多个导电丝线的第二层；
在所述第一层与所述第二层之间的非导电材料；
穿过所述非导电材料的第一导电通孔，用于在所述第一层上的第一丝线与所述第二层上的第一丝线的相交处连接所述第一层和第二层；以及
第二导电通孔，耦接于所述第二层上的第二丝线和与所述半导体器件的任何其它层中的丝线电隔离的导电部件之间。
2.根据权利要求1所述的半导体器件，其中所述第二导电通孔是在距所述第一通孔预定距离之内的唯一通孔。
3.根据权利要求1所述的半导体器件，其中所述第二导电通孔在所述第一层和第二层之间。
4.根据权利要求1所述的半导体器件，其中在所述第一层和第二层中的所述丝线小于所述半导体器件中用于传导电源和地信号的丝线。
5.根据权利要求1所述的半导体器件，其中所述第一层中的所述丝线垂直于所述第二层中的所述丝线。
6.根据权利要求1所述的半导体器件，其中所述导电部件为至少2倍间距长。
7.根据权利要求1所述的半导体器件，其中所述第二导电通孔是在所述第一层和第二层之间距所述第一导电通孔预定距离之内的唯一通孔。
8.根据权利要求1所述的半导体器件，其中所述导电部件近似与所述第二层上的丝线一样宽。
9.根据权利要求1所述的半导体器件，其中所述第一导电通孔和所述第二导电通孔彼此电隔离。
10.根据权利要求1所述的半导体器件，其中所述第一层中的所述丝线之间的间距小于冗余通孔间距。
11.一种方法，包括：
形成含有多个导电丝线的第一层；
在所述第一层上形成非导电材料；
在所述非导电材料上形成第二层，所述第二层含有多个导电丝线；
形成穿过所述非导电材料的第一导电通孔，所述第一导电通孔在所述第一层上的第一丝线(16)与所述第二层上的第一丝线的相交处连接所述第一层和第二层；以及
形成第二导电通孔，所述第二导电通孔耦接于所述第二层上的第二丝线和与所述半导体器件的任何其它层中的丝线电隔离的导电部件之间。
12.根据权利要求11所述的方法，其中所述第二导电通孔是悬挂通孔并且是在所述第一导电通孔的指定区域之内的唯一通孔。
13.根据权利要求11所述的方法，其中在所述第一层中的所述丝线小于在所述半导体器件中用于传导电源和地信号的丝线。
14.根据权利要求11所述的方法，其中所述第一和第二导电通孔的通孔焊垫为至少2倍间距长。
15.根据权利要求11所述的方法，其中所述悬挂通孔与所述第一导电通孔隔离。
16.根据权利要求11所述的方法，其中所述悬挂通孔给所述半导体器件增添结构稳定性。
17.根据权利要求11所述的方法，其中包含所述悬挂通孔以实现预定的通孔密度。
18.一种半导体器件，包括：
含有多个信号丝线的第一导电层；
在所述第一层的顶部上的电介质层；
在隔离通孔附近于所述电介质层之上或之内的导电焊垫，其中所述隔离通孔耦接于所述第一导电层中的第一丝线与第二导电层中的第一丝线之间；以及
在所述第二层中的第二丝线与所述导电焊垫之间的悬挂通孔，其中所述导电焊垫与所述器件中的除所述悬挂通孔外的元件分隔开。
19.根据权利要求18所述的半导体器件，其中所述悬挂通孔是在所述第一和第二导电层之间距所述隔离通孔预定距离之内的唯一通孔。
20.根据权利要求18所述的半导体器件，还包括：
多个导电焊垫和所述悬挂通孔以实现所述第一和第二导电层之间的指定的通孔密度。
CN201210048097.4A 2011-02-28 2012-02-28 在导电层之间用于提高可靠性的通孔 Active CN102651363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/036,461 US8847393B2 (en) 2011-02-28 2011-02-28 Vias between conductive layers to improve reliability
US13/036,461 2011-02-28

Publications (2)

Publication Number Publication Date
CN102651363A true CN102651363A (zh) 2012-08-29
CN102651363B CN102651363B (zh) 2017-05-03

Family

ID=45607623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210048097.4A Active CN102651363B (zh) 2011-02-28 2012-02-28 在导电层之间用于提高可靠性的通孔

Country Status (4)

Country Link
US (1) US8847393B2 (zh)
EP (1) EP2492960A3 (zh)
JP (1) JP2012182455A (zh)
CN (1) CN102651363B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041209B2 (en) 2011-11-18 2015-05-26 Freescale Semiconductor, Inc. Method and apparatus to improve reliability of vias
US10861808B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds
US11036911B2 (en) * 2019-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Charging prevention method and structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262454A1 (en) * 2006-05-10 2007-11-15 Hidenori Shibata Semiconductor device and wiring auxiliary pattern generating method
CN101322238A (zh) * 2005-11-30 2008-12-10 先进微装置公司 通过设置假通孔而增加金属化层的附着力的技术
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
US20100242008A1 (en) * 2009-03-20 2010-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dummy metal and dummy via insertion

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102281B2 (ja) * 1994-09-28 2000-10-23 川崎製鉄株式会社 半導体集積回路チップのレイアウト設計方法及び半導体集積回路チップ
US5849637A (en) * 1996-06-10 1998-12-15 Wang; Chin-Kun Integration of spin-on gap filling dielectric with W-plug without outgassing
US6734472B2 (en) * 2002-04-25 2004-05-11 Synplicity, Inc. Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device
US7943436B2 (en) * 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
JP2005064226A (ja) 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
US6864171B1 (en) * 2003-10-09 2005-03-08 Infineon Technologies Ag Via density rules
JP4047324B2 (ja) 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
JP2005268748A (ja) * 2004-02-18 2005-09-29 Nec Electronics Corp 半導体装置及びその製造方法
US7157365B2 (en) 2004-05-10 2007-01-02 Agere Systems Inc. Semiconductor device having a dummy conductive via and a method of manufacture therefor
US7272814B2 (en) * 2004-09-20 2007-09-18 Lsi Corporation Reconfiguring a RAM to a ROM using layers of metallization
JP2007012773A (ja) * 2005-06-29 2007-01-18 Nec Electronics Corp 多層配線を有する半導体装置
JP4671814B2 (ja) * 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
US7301236B2 (en) 2005-10-18 2007-11-27 International Business Machines Corporation Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via
JP2007129030A (ja) * 2005-11-02 2007-05-24 Seiko Epson Corp 半導体装置及びその製造方法
JP5050413B2 (ja) 2006-06-09 2012-10-17 富士通株式会社 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置
US7566652B2 (en) 2006-07-24 2009-07-28 Texas Instruments Incorporated Electrically inactive via for electromigration reliability improvement
JP4303280B2 (ja) * 2006-12-06 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体集積回路のレイアウト方法、レイアウトプログラム
JP2009060034A (ja) 2007-09-03 2009-03-19 Rohm Co Ltd 半導体装置
US20090085120A1 (en) * 2007-09-28 2009-04-02 Texas Instruments Incorporated Method for Reduction of Resist Poisoning in Via-First Trench-Last Dual Damascene Process
JP4642908B2 (ja) * 2008-03-11 2011-03-02 パナソニック株式会社 半導体集積回路装置
KR20120138875A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 배선 구조물 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322238A (zh) * 2005-11-30 2008-12-10 先进微装置公司 通过设置假通孔而增加金属化层的附着力的技术
US20070262454A1 (en) * 2006-05-10 2007-11-15 Hidenori Shibata Semiconductor device and wiring auxiliary pattern generating method
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
US20100242008A1 (en) * 2009-03-20 2010-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dummy metal and dummy via insertion

Also Published As

Publication number Publication date
JP2012182455A (ja) 2012-09-20
EP2492960A2 (en) 2012-08-29
US20120217646A1 (en) 2012-08-30
EP2492960A3 (en) 2014-08-13
US8847393B2 (en) 2014-09-30
CN102651363B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
KR102163707B1 (ko) 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법
CN101675519B (zh) 集成电路封装和制造集成电路的方法
US20080099884A1 (en) Staggered guard ring structure
CN104584153B (zh) 平面传送器
CN103379737A (zh) 印刷电路板
CN102177582A (zh) 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
EP2808890A1 (en) Multilayer printed board
CN105279124B (zh) 具有接口电路系统的集成电路及接口电路系统的接口单元
CN102651363A (zh) 在导电层之间用于提高可靠性的通孔
US9529022B2 (en) Sensor device with inductors
US8362616B2 (en) Semiconductor device having plurality of wiring layers and designing method thereof
CN103889145A (zh) 线路板及电子总成
US20150070073A1 (en) Single-chip multi-domain galvanic isolation device and method
CN105704918B (zh) 一种高密度印制电路板
US20100187698A1 (en) Semiconductor device and method for manufacturing the same
US10115676B2 (en) Integrated circuit and method of making an integrated circuit
CN100521186C (zh) 半导体器件
CN106102307B (zh) Pcb板组件及具有其的移动终端
CN103151331B (zh) 防护通孔失效的方法及其结构
CN108922744B (zh) 一种线圈以及电子设备
CN107978587B (zh) 一种金属连线恒温电迁移测试结构
KR20200057524A (ko) 방열성이 개선된 프로브카드용 공간변환부
CN103906356A (zh) 用于印刷电路板结构中嵌入器件的系统和方法
US10504643B2 (en) Electrical device with flexible connectors
US20160192475A1 (en) Wiring board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.