CN102637452A - 用于存储器的跟踪方案 - Google Patents

用于存储器的跟踪方案 Download PDF

Info

Publication number
CN102637452A
CN102637452A CN2011103439229A CN201110343922A CN102637452A CN 102637452 A CN102637452 A CN 102637452A CN 2011103439229 A CN2011103439229 A CN 2011103439229A CN 201110343922 A CN201110343922 A CN 201110343922A CN 102637452 A CN102637452 A CN 102637452A
Authority
CN
China
Prior art keywords
tracking
row
sensor amplifier
tracks
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103439229A
Other languages
English (en)
Other versions
CN102637452B (zh
Inventor
张勇
陶昌雄
郑东植
金英奭
许国原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102637452A publication Critical patent/CN102637452A/zh
Application granted granted Critical
Publication of CN102637452B publication Critical patent/CN102637452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种用于存储器的跟踪方案，其中公开了具有用于读取跟踪操作的跟踪电路的存储器，该存储器包括存储器位单元阵列、跟踪列、跟踪行，与存储器位单元阵列和跟踪行连接的读出放大器行和读出放大器启动逻辑。该存储器进一步包括与跟踪列和读出放大器启动逻辑连接的跟踪位线、以及与跟踪行和读出放大器行连接的跟踪字线。该跟踪电路被配置为在沿着跟踪行跟踪行时间延迟之前沿着跟踪列跟踪列时间延迟。

Description

用于存储器的跟踪方案
技术领域
本公开大体上涉及集成电路，并且大体上更多地涉及存储器。
背景技术
存储器中的传统跟踪方案，例如静态随机存储器(SRAM)具有位于存储器位单元阵列底部的跟踪(参考)行和列。在读取跟踪操作中，该跟踪方案沿着存储器阵列的宽(也就是沿着字线的长)、而无需沿着存储器阵列的高(也就是沿着位线的长)跟踪时间延迟。
由于这种跟踪方案，当为了新的操作(例如，接收用于在存储器中存取的新地址)而通过跟踪位线复位输入锁存时钟时，该读取跟踪操作可以仍然在进行中且并未完成。该时间延迟边缘的问题将引起跟踪功能故障。
在发明者已知的方案中，当读出放大器启动(SAE)信号被触发时，驱使该信号从实例中心(instance center)到达存储器阵列边缘。因此，边缘读出放大器需要更多时间来读取数据。因此，在读取跟踪操作中存在额外的时间延迟。
发明内容
考虑到上述问题，本发明提出一种具有用于读取跟踪操作的跟踪电路的存储器，包括：存储器位单元阵列；跟踪列；跟踪行；读出放大器行，与存储器位单元阵列和跟踪行连接；读出放大器启动逻辑；跟踪位线，与跟踪列和读出放大器启动逻辑连接；以及，与跟踪行和读出放大器启动逻辑连接的跟踪位线；其中，跟踪电路被配置为在沿着跟踪行跟踪行时间延迟之前，沿着跟踪列跟踪列时间延迟。
该存储器可以进一步包括：锁存时钟发生器，与跟踪位线连接，锁存时钟发生器被配置用于提供跟踪时钟信号。
其中，在读出放大器行中，离读出放大器启动逻辑最远的读出放大器被配置为产生用于锁存时钟发生器的复位信号。
其中，跟踪行包括至少一个跟踪位单元，并且至少一个跟踪位单元被配置为提供用于读取跟踪操作的跟踪数据。
其中，至少一个跟踪位单元分别连接到至少一个虚位单元和至少一个缓存器。
其中，至少一个缓存器分别与读出放大器行中的至少一个读出放大器连接。
其中，至少一个跟踪位单元被配置为在读取跟踪操作的过程中当跟踪字线起作用时，读取逻辑0。
其中，每个跟踪位单元都包括一个NMOS晶体管。
其中，在跟踪字线被激活之前，跟踪位线被设置为激活。
本申请还提出一种跟踪存储器的方法，包括：沿着跟踪列发送跟踪位线信号；通过读出放大器启动逻辑接收跟踪位线信号；响应于接收跟踪位线信号，读出放大器启动逻辑向跟踪行提供跟踪字线信号；以及基于来自与跟踪行连接的至少一个跟踪位单元的跟踪数据，分别启动至少一个读出放大器。
该方法可进一步包括：锁存时钟发生器向跟踪列提供锁存时钟信号。
该方法可进一步包括：将来自跟踪行中的至少一个跟踪位单元的跟踪数据分别提供到至少一个虚位线。
其中，提供的跟踪数据是逻辑0。
该方法可进一步包括：向锁存时钟发生器提供时钟信号。
该方法可进一步包括：在至少一个读出放大器中与读出放大器启动逻辑距离最远的读出放大器被启动之后，向锁存时钟发生器提供复位信号。
该方法可进一步包括：接收用于在存储器中进行访问的新地址。
该方法可进一步包括：将来自至少一个跟踪位单元的跟踪数据提供到分别与至少一个读出放大器连接的至少一个缓存器。
本申请进一步提出一种具有用于读取跟踪操作的跟踪电路的存储器，包括：存储器位单元阵列；跟踪列；跟踪行，包括至少一个跟踪位单元，设置至少一个跟踪位单元以提供用于读取跟踪操作的跟踪数据；读出放大器行，与存储器位单元阵列和跟踪行连接；读出放大器启动逻辑，被配置用于启动读出放大器行中的至少一个读出放大器；跟踪位线，与跟踪列和读出放大器启动逻辑连接；跟踪字线，与跟踪行和读出放大器启动逻辑连接；以及锁存时钟发生器，与跟踪位线连接；其中，跟踪电路被配置为在沿着跟踪行跟踪行时间延迟之前，沿着跟踪列跟踪列时间延迟。
其中，至少一个跟踪位单元分别与至少一个虚位线连接，并且分别与至少一个缓存器连接。
其中，至少一个跟踪位单元被配置为在读取跟踪操作的过程中当跟踪字线起作用时，读取逻辑0。
附图说明
现参考下文中结合附图所做的描述，在附图中：
图1是示出根据一些实施例的用于存储器的示例性跟踪方案的示意图；
图2是示出根据一些实施例的图1中的示例性跟踪方案的波形的视图；以及
图3是用于根据一些实施例的图1中的用于存储器的示例性跟踪方案的方法的流程图。
具体实施方式
下面，详细讨论多个实施例的制造和使用。然而，应该理解，本公开提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出了制造和使用的具体方式，而不用于限制本公开的范围。
图1是示出了根据一些实施例的用于存储器的示例性跟踪方案的示意图。存储器位单元阵列102具有字线(WLs)和与位单元连接的位线(BLs)。锁存时钟发生器104与穿过跟踪列108的跟踪BL连接。锁存时钟发生器104接收时钟信号作为输入。跟踪BL与读出放大器启动(SAE)逻辑106连接。该SAE逻辑106与穿过跟踪行110的跟踪WL连接。
该跟踪行110包括跟踪位单元118，每个跟踪位单元都具有与虚位线(DBL)连接的位单元结构。例如，在一个示例性的跟踪位单元118a中，NMOS晶体管N1与DBLx(其中，x是整数，例如，0，1，2...，n)连接，并且电源电压VDD连接在与NMOS晶体管N1连接的反相器120上。
因此，通过跟踪数据“0”(逻辑0)为跟踪行110中的跟踪位单元118(具有与跟踪位单元118a相同的结构)编程。当跟踪WL被激活时，跟踪数据“0”被读取到跟踪单元118的DBL上，该跟踪数据随后由反相器116缓存，以利用读出放大器启动信号SAEx(其中，x是整数，例如，0、1、2、...、n)触发(启动)读出放大器行112中的读出放大器(SA)114。
在该实例中，只示出了一个跟踪行110和一个读出放大器行112。尽管如此，在一些实施例中可以存在多个跟踪行，每个跟踪行都分别与读出放大器行连接。类似地，在一些实施例中可以存在多个跟踪列。
源自跟踪行110的跟踪位单元118的DBL(DBL0、DBL1、...、和DBLn)与反相器116连接，该反相器与SAx 114连接(在此x是整数，例如，0，1，2...，n)。并且最后的(距离SAE逻辑106最远的)读出放大器114，即，SAn，连接至锁存时钟发生器104。跟踪列108和跟踪行110实际上位于SA 114上方。
下面参考图2描述图1中的跟踪方案的功能。图2是示出根据一些实施例的示例性跟踪方案的波形的视图。如图2中的波形CLK所示，被提供给锁存时钟发生器104的时钟(CLK)信号被确定为逻辑1。作为回应，锁存时钟发生器104产生跟踪时钟WCLK信号，该信号从顶部(距离SAE逻辑106最远的)起沿着跟踪列108激活(即，在该实例中，下拉到逻辑0)跟踪BL。WCLK还触发(激活)了存储器位单元阵列102的常规WL用于普通的读取操作。
由SAE逻辑106接收的跟踪BL的下降边缘(falling edge)之后会触发，以沿着跟踪行110激活(即，在该实例中，上拉到逻辑1)跟踪WL。在沿着跟踪行110激活跟踪WL之前，沿着跟踪列108激活跟踪BL，从而为SA 114的输入信号提供了显影时间(development time)。
当跟踪WL起作用时，所有DBL(DBL0、DBL1、...、DBLn)都接收到来自跟踪位单元118的跟踪数据“0”，例如，由VDD和反相器12编程。DBL信号被反相以将SAE0、SAE1、...、SAEn激活为逻辑1，这些SAE分别启动各自连接的SA。SA现在可以从存储器位单元阵列102的BL中读取(普通)数据。
当用于SAn的最后的SAEn(例如，距离SAE逻辑106最远的)被激活(例如，具有逻辑1)时，存储器位单元阵列102的读取(参考)时间延迟的跟踪完成。最后的SAEn触发源自SAn的复位信号以复位锁存时钟发生器，用于存储器位单元阵列102的普通操作，例如，接收新的存储器位单元地址。在一个实施例中，读取时间延迟是从初始激活WCLK至启动SAEn时。
因为图1中的跟踪方案沿着跟踪列108对跟踪BL的列时间延迟进行跟踪，并且之后沿着跟踪行110对跟踪WL的行时间延迟进行跟踪，所以使SAE信号被激活，以在普通的BL读取数据对于SA可用时启动SA。跟踪路径(沿着跟踪BL和跟踪WL)紧随用于长度、定时、局部工艺、电压、和温度(PVT)变量的普通读取操作的普通BL和WL路径。
通过使(读取)跟踪操作可以完全结束，例如，在接收新地址之前，图1中的跟踪方案改进了穿过所有SA的存储器读取边缘的连贯性(consistency)。因为在最后的SAE激活之后，WCLK下降(falling)被触发，所以参考(跟踪)时间延迟完全跟随存储器读取操作的时间延迟。因此，通过阻止会导致存储器位单元读取错误的不适当跟踪操作，可以减小存储器读取访问时间。
同样地，由于将跟踪WL延迟和单个读出放大器启动信号延迟组合在一起，因此，这两个延迟之外不存在额外的延迟。跟踪WL沿着跟踪行110中的跟踪位单元118传播，同时允许DBLx触发SAEx并且启动SAx(其中，x是整数)。通过反相器116将跟踪位单元118的跟踪数据中的数据提供给SAEx。因为跟踪位单元118具有与其他(普通的)位单元类似的结构和类似的局部PVT变化，所以跟踪操作能够更加准确地反映出存储器位单元阵列102上的PVT影响。
图3是根据一些实施例的图1中的存储器的示例性跟踪方案的方法流程图。在步骤302中，沿着跟踪列发送跟踪位线信号。在步骤304中，由读出放大器启动逻辑接收跟踪位线信号。在步骤306中，响应于接收的跟踪位线信号，读出放大器启动逻辑向跟踪行提供跟踪字线信号。在步骤308中，基于来自与跟踪行连接的至少一个跟踪位单元的跟踪数据，分别启动至少一个读出放大器。
在多种实施例中，时钟信号被提供至锁存时钟发生器。锁存时钟发生器向跟踪列提供跟踪时钟信号。跟踪数据，例如，逻辑0，分别从跟踪行中的至少一个跟踪位单元提供到至少一个虚位线中。在离读出放大器启动逻辑最远的读出放大器启动后，向锁存时钟发生器提供复位信号。接收用于在存储器中进行访问的新地址。将来自至少一个跟踪位单元的跟踪数据分别提供给与至少一个读出放大器连接的至少一个缓存器。
在一些实施例中，存储器具有用于读取跟踪操作的跟踪电路。存储器包括存储器位单元阵列、跟踪列、跟踪行、与存储器位单元阵列和跟踪行连接的读出放大器行，以及读出放大器启动逻辑。该存储器进一步包括与跟踪列和读出放大器启动逻辑连接的跟踪位线、以及与跟踪行和读出放大器启动逻辑连接的跟踪字线。该跟踪电路被配置为在沿着跟踪行跟踪行时间延迟之前沿着跟踪列跟踪列时间延迟。
在一些实施例中，跟踪存储器的方法包括沿着跟踪列发送跟踪位线信号。由读出放大器启动逻辑接收该跟踪位线信号。响应于接收的跟踪位线信号，读出放大器启动逻辑向跟踪行提供跟踪字线信号。基于来自与跟踪行连接的至少一个跟踪位单元的跟踪数据，分别启动至少一个读出放大器。
本领域的技术人员应该理解到，存在许多本公开的实施例变化。尽管已经详细地描述了实施例及其特征，但应该理解，可以在不背离实施例的主旨和范围的情况下，可以做出多种改变、替换和更改。此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应容易地理解，现有的或今后开发的用于进行与这里描述的相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤，可以根据本公开而采用。
上述方法实施例示出示例性的步骤，但是这些步骤并不必须按照所示顺序进行。根据本公开的实施例的主旨和范围，可以适当对步骤进行添加、替换、顺序改变和/或删除。结合不同的权利要求和/或不同的实施例的实施例都在本公开的范围内，并且在阅读本公开之后，这些实施例对本领域的技术人员而言将是显而易见的。

Claims (10)

1.一种具有用于读取跟踪操作的跟踪电路的存储器，包括：
存储器位单元阵列；
跟踪列；
跟踪行；
读出放大器行，与所述存储器位单元阵列和所述跟踪行连接；
读出放大器启动逻辑；
跟踪位线，与所述跟踪列和所述读出放大器启动逻辑连接；以及
与所述跟踪行和所述读出放大器启动逻辑连接的跟踪位线；
其中，所述跟踪电路被配置为在沿着所述跟踪行跟踪行时间延迟之前，沿着所述跟踪列跟踪列时间延迟。
2.根据权利要求1所述的存储器，进一步包括：
锁存时钟发生器，与所述跟踪位线连接，所述锁存时钟发生器被配置用于提供跟踪时钟信号。
3.根据权利要求2所述的存储器，其中，在所述读出放大器行中，离所述读出放大器启动逻辑最远的读出放大器被配置为产生用于所述锁存时钟发生器的复位信号。
4.根据权利要求1所述的存储器，其中，所述跟踪行包括至少一个跟踪位单元，并且所述至少一个跟踪位单元被配置为提供用于所述读取跟踪操作的跟踪数据。
5.根据权利要求4所述的存储器，其中，所述至少一个跟踪位单元分别连接到至少一个虚位单元和至少一个缓存器。
6.根据权利要求5所述的存储器，其中，所述至少一个缓存器分别与所述读出放大器行中的至少一个读出放大器连接。
7.根据权利要求4所述的存储器，其中，所述至少一个跟踪位单元被配置为在读取跟踪操作的过程中当所述跟踪字线起作用时，读取逻辑0。
8.根据权利要求4所述的存储器，其中，每个跟踪位单元都包括一个NMOS晶体管。
9.一种跟踪存储器的方法，包括：
沿着跟踪列发送跟踪位线信号；
通过读出放大器启动逻辑接收所述跟踪位线信号；
响应于接收所述跟踪位线信号，所述读出放大器启动逻辑向跟踪行提供跟踪字线信号；以及
基于来自与所述跟踪行连接的至少一个跟踪位单元的跟踪数据，分别启动至少一个读出放大器。
10.一种具有用于读取跟踪操作的跟踪电路的存储器，包括：
存储器位单元阵列；
跟踪列；
跟踪行，包括至少一个跟踪位单元，设置所述至少一个跟踪位单元以提供用于读取跟踪操作的跟踪数据；
读出放大器行，与所述存储器位单元阵列和所述跟踪行连接；
读出放大器启动逻辑，被配置用于启动所述读出放大器行中的至少一个读出放大器；
跟踪位线，与所述跟踪列和所述读出放大器启动逻辑连接；
跟踪字线，与所述跟踪行和所述读出放大器启动逻辑连接；以及
锁存时钟发生器，与所述跟踪位线连接；
其中，所述跟踪电路被配置为在沿着跟踪行跟踪行时间延迟之前，沿着跟踪列跟踪列时间延迟。
CN201110343922.9A 2011-02-11 2011-11-02 用于存储器的跟踪方案 Active CN102637452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/026,021 US8976614B2 (en) 2011-02-11 2011-02-11 Tracking scheme for memory
US13/026,021 2011-02-11

Publications (2)

Publication Number Publication Date
CN102637452A true CN102637452A (zh) 2012-08-15
CN102637452B CN102637452B (zh) 2015-08-19

Family

ID=46621817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110343922.9A Active CN102637452B (zh) 2011-02-11 2011-11-02 用于存储器的跟踪方案

Country Status (2)

Country Link
US (1) US8976614B2 (zh)
CN (1) CN102637452B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000222B (zh) * 2012-08-17 2015-11-11 钰创科技股份有限公司 可双向追踪时序参数的记忆装置
CN106875965A (zh) * 2015-12-14 2017-06-20 展讯通信（上海）有限公司 宽接口存储器时序控制电路和宽接口存储器
CN109785883A (zh) * 2017-11-15 2019-05-21 三星电子株式会社 用于降低功耗的方法和装置及静态随机存取存储器设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9311968B2 (en) * 2013-09-18 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Read tracking mechanism
US9389786B2 (en) * 2014-03-31 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with tracking mechanism
US9934833B2 (en) 2015-03-24 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit having tracking circuit including series-connected transistors
CN106297874B (zh) * 2015-06-05 2019-06-21 台湾积体电路制造股份有限公司 时钟信号生成电路和方法、以及存储器
US9583181B1 (en) * 2015-10-01 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. SRAM device capable of working in multiple low voltages without loss of performance
US9978442B2 (en) 2016-09-07 2018-05-22 Qualcomm Incorporated Lower power high speed decoding based dynamic tracking for memories
US9990985B1 (en) * 2016-11-30 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with determined time window
CN111370043B (zh) * 2020-03-06 2022-01-21 展讯通信（上海）有限公司 Sram存储阵列和存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231527A1 (en) * 2002-06-17 2003-12-18 Renesas Technology Corp. Semiconductor memory device capable of generating internal data read timing precisely
CN101523500A (zh) * 2006-10-25 2009-09-02 高通股份有限公司 具有可配置延迟跟踪的存储器装置
CN101681674A (zh) * 2007-05-31 2010-03-24 高通股份有限公司 具有延迟跟踪以获得经改进时序容限的存储器装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245584A (en) * 1990-12-20 1993-09-14 Vlsi Technology, Inc. Method and apparatus for compensating for bit line delays in semiconductor memories
US5627789A (en) * 1995-12-27 1997-05-06 Intel Corporation Sense amplifier circuitry for differential semiconductor memories
EP0869506B1 (en) * 1997-04-03 2003-07-02 STMicroelectronics S.r.l. Memory device with reduced power dissipation
IT1301879B1 (it) * 1998-07-30 2000-07-07 St Microelectronics Srl Circuiteria a generatore di impulsi per temporizzare un dispositivodi memoria a basso consumo
JP4837841B2 (ja) * 2001-06-12 2011-12-14 富士通セミコンダクター株式会社 スタティックｒａｍ
US6618309B2 (en) * 2001-10-09 2003-09-09 Analog Devices, Inc. Adjustable memory self-timing circuit
KR100416623B1 (ko) * 2002-05-03 2004-02-05 삼성전자주식회사 프로세스 트랙킹 회로를 구비하는 감지증폭기 인에이블신호 발생회로 및 이를 구비하는 반도체 메모리장치
US7859920B2 (en) * 2008-03-14 2010-12-28 Qualcomm Incorporated Advanced bit line tracking in high performance memory compilers
US8300491B2 (en) * 2010-08-26 2012-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple bitcells tracking scheme for semiconductor memories
US8687437B2 (en) * 2010-11-30 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Write assist circuitry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231527A1 (en) * 2002-06-17 2003-12-18 Renesas Technology Corp. Semiconductor memory device capable of generating internal data read timing precisely
CN101523500A (zh) * 2006-10-25 2009-09-02 高通股份有限公司 具有可配置延迟跟踪的存储器装置
CN101681674A (zh) * 2007-05-31 2010-03-24 高通股份有限公司 具有延迟跟踪以获得经改进时序容限的存储器装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000222B (zh) * 2012-08-17 2015-11-11 钰创科技股份有限公司 可双向追踪时序参数的记忆装置
CN106875965A (zh) * 2015-12-14 2017-06-20 展讯通信（上海）有限公司 宽接口存储器时序控制电路和宽接口存储器
CN106875965B (zh) * 2015-12-14 2019-03-29 展讯通信（上海）有限公司 宽接口存储器时序控制电路和宽接口存储器
CN109785883A (zh) * 2017-11-15 2019-05-21 三星电子株式会社 用于降低功耗的方法和装置及静态随机存取存储器设备
CN109785883B (zh) * 2017-11-15 2024-05-24 三星电子株式会社 用于降低功耗的方法和装置及静态随机存取存储器设备

Also Published As

Publication number Publication date
US8976614B2 (en) 2015-03-10
CN102637452B (zh) 2015-08-19
US20120206983A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
CN102637452B (zh) 用于存储器的跟踪方案
USRE48431E1 (en) Nonvolatile memory device, read method for nonvolatile memory device, and memory system incorporating nonvolatile memory device
US9406373B2 (en) Memory array and method of operating the same
TWI529523B (zh) A memory device control method, and a memory device
US8547779B2 (en) Memory circuits, systems, and method of interleavng accesses thereof
CN101425332B (zh) 具有增强的读/写操作的sram器件
US7872940B2 (en) Semiconductor memory device and method for testing the same
CN102385905B (zh) 存储器写辅助
CN101399088A (zh) 用于快闪存储器中的动态位替换的列冗余ram
CN103310831B (zh) 存储单元的写入操作中的信号跟踪
CN104599700A (zh) 高密度存储器结构
US20130322193A1 (en) Memory having self-timed edge-detection write tracking
US10943670B1 (en) Dummy wordline design techniques
US9047936B2 (en) Memory device having control circuitry for write tracking using feedback-based controller
CN108122570A (zh) 具有确定的时间窗口的存储器装置
CN101874271B (zh) 读出列选择和读出数据总线预充电控制信号的互锁
US7403433B2 (en) Self timing write architecture for semiconductor memory and method for providing the same
CN101740115B (zh) 半导体存储装置及其读取访问方法
JP2007299485A (ja) 半導体メモリ
US10726909B1 (en) Multi-port memory arrays with integrated worldwide coupling mitigation structures and method
CN102789807A (zh) 具有二极管在存储串列中的三维阵列存储器架构
US8385143B2 (en) Semiconductor memory apparatus and read/write control method thereof
CN101908366A (zh) 用单端口存储单元实现多端口存储器的自定时控制方法
TW202101446A (zh) 行解碼器電路
CN106875965A (zh) 宽接口存储器时序控制电路和宽接口存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant