CN101425332B - 具有增强的读/写操作的sram器件 - Google Patents
具有增强的读/写操作的sram器件 Download PDFInfo
- Publication number
- CN101425332B CN101425332B CN2008101742268A CN200810174226A CN101425332B CN 101425332 B CN101425332 B CN 101425332B CN 2008101742268 A CN2008101742268 A CN 2008101742268A CN 200810174226 A CN200810174226 A CN 200810174226A CN 101425332 B CN101425332 B CN 101425332B
- Authority
- CN
- China
- Prior art keywords
- local
- line
- paratope line
- paratope
- overall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 108010032595 Antibody Binding Sites Proteins 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims 8
- 230000000295 complement effect Effects 0.000 abstract description 11
- 238000001465 metallisation Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 9
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出一种具有增强的读/写操作的SRAM器件，该SRAM器件包括：第一存储单元组，该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取；第二存储单元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取；和全局位线和全局互补位线，该全局位线和全局互补位线与所述第一和第二局部位线相连以对所述第一和第二存储单元组中的数据节点进行存取，其中，在所述SRAM器件的同一金属化层构建所述第一局部位线，所述第一局部互补位线，所述第二局部位线，所述第二局部互补位线，所述全局位线和所述全局互补位线。
Description
技术领域
本发明总体上涉及集成电路设计，更具体涉及一种具有增强的读/写操作的静态随机存取存储器(SRAM)。
背景技术
SRAM是存储器中的一种，这种存储器只要为其供电即可保存数据，无需不断对其进行刷新。图1示意性地示出了标准6管SRAM单元的电路图100，该标准6管SRAM单元具有两个交叉耦合的反相器102和104。所述反相器102包括一个上拉晶体管114和一个下拉晶体管116。所述反相器104包括一个上拉晶体管118和一个下拉晶体管120。所述反相器102的第一存储节点106直接与所述反相器104的两个晶体管的栅极相连。所述反相器104的第二存储节点108直接与所述反相器102的两个晶体管的栅极相连。所述反相器102的所述第一存储节点106通过传输门晶体管110被写入和读取，所述传输门晶体管110被耦合至位线BL。所述反相器104的所述第二存储节点108通过传输门晶体管112被写入和读取，所述传输门晶体管112被耦合至互补位线BLB。由共用字线WL控制所述两个传输门晶体管110和112。
当所述第一存储节点106处于高电位状态，且所述传输门晶体管110和112被关断时，所述上拉晶体管118被关断，所述下拉晶体管120被开启，因此所述第二存储节点108的点位被拉至电源地VSS。所述第二存储节点108的这个低电压状态将所述上拉晶体管114开启，将所述下拉晶体管116关断，因此保持所述第一存储节点106处于高电位，该高电位来自于电源Vcc。在读操作中，选中所述字线WL以开启所述传输门晶体管110和112，从而通过探测所述位线BL和互补位线BLB的电压就能够读取所述存储节点106和108的逻辑状态。在写操作中，选中所述字线WL以开启所述传输门晶体管110和112，并在所述位线BL和互补位线BLB施加编程电压(programming voltage)，因此所述存储节点106和108的电压状态能够被编程设定。
图2示出了图1中所示的SRAM单元100的第二金属化层(M2)的版图视图200。电源线Vcc被设置在位线BL和互补位线BLB之间。通过各种通孔接触202和接合焊盘(landing pad)204将所述电源线Vcc、位线BL和互补位线BLB连接至所述SRAM单元更高层的互联层中。局部构造所述位线BL和互补位线BLB，使其连接至一列存储单元，并且所述位线BL和互补位线BLB还需与更高层的全局位线GBL和全局互补位线GBLB(图中未示出)相连，例如第四金属化层(M4)，这样就可以从存储芯片的外部对所述SRAM单元进行存取。
现有SRAM器件的一个缺点是：由于第二金属化层和第四金属化层之间的互联通路比较长，从而引起RC效应，因此通过全局位线GBL和全局互补位线GBLB对位线BL和互补位线BLB的放电(discharge)可能会被延迟。结果是，传统SRAM器件的性能要低于理想情况，这就为进一步改善器件性能提供了空间。
发明内容
本发明涉及具有增强读/写操作的SRAM器件。在本发明的一个实施例中，该SRAM器件包括：第一存储单元组，该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取；第二存储单元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取；以及全局位线和全局互补位线，所述全局位线和所述全局互补位线与所述第一和第二局部位线相连以对所述第一和第二存储单元组的数据节点进行存取，其中在所述SRAM器件的同一金属化层构建所述第一局部位线，所述第一局部互补位线，所述第二局部位线，所述第二局部互补位线，所述全局位线和所述全局互补位线。
当结合附图进行阅读时，从下面的具体实施方式的描述中能够更好的理解本发明的结构和操作方法，以及其中附加的目的和优点。
附图说明
图1示例地示出了典型的6管SRAM单元。
图2示出了传统SRAM单元的第二金属化层的版图视图。
图3示出了根据本发明一个实施例SRAM器件的存储阵列的方框图。
图4示出了根据本发明一个实施例的SRAM单元的第二金属化层的版图视图。
图5示出了根据本发明一个实施例的显示SRAM单元读操作的时序图。
图6示出了根据本发明一个实施例的显示SRAM单元写操作的时序图。
具体实施方式
本发明描述了具有增强读/写操作的SRAM器件。下述举例仅示出了本发明的各种实施例，目的是解释其中的原理。可以理解的是，虽然在此没有明确的描述，但本领域技术人员将能够得出各种与本发明原理具体化后相等效的设计。
图3示出了根据本发明一个实施例SRAM器件的存储阵列300的方框图。该存储阵列300包括一个或多个以列方式排列的存储单元302。在局部位线BL和互补局部位线BLB之间耦合所述存储单元302，通过该局部位线BL和互补局部位线BLB能够对所述存储单元302访问以进行读写操作。该局部位线BL和互补局部位线BLB与写控制模块304相连，以将数据写入所述存储单元302。
在邻近所述局部位线BL和互补局部位线BLB处分别设置有全局位线GBL和全局互补位线GBLB。该全局位线GBL和全局互补位线GBLB与所述局部位线BL和互补局部位线BLB的不同之处为，全局线与多个存储阵列相连，而局部线则仅与这些存储阵列中的一个具体的存储阵列内的存储单元相连。这样由于所述全局线和所述局部线比较接近，因此会分别在全局位线GBL和局部位线BL之间形成电容305，在全局互补位线GBLB和局部位线BLB之间形成电容306。在进行读操作时，该电容305和306会使全局线放电变得容易；在进行写操作时，该电容305和306有利于推动局部线上的电压，因此改善了SRAM器件的性能。
图4示出了根据本发明实施例图1所示的典型SRAM单元的的第二金属化层M2的版图视图400，该典型SRAM单元为举例描述。在局部位线BL和局部互补位线BLB之间设置电源线Vcc。通过通孔接触402和接合焊盘404将该电源线Vcc、局部位线BL和局部互补位线BLB连接至该SRAM单元更高层的互联层。在临近该局部位线BL和局部互补位线BLB处分别放置全局位线GBL和全局互补位线GBLB。需要说明的是，虽然局部线和全局线在第二金属化层(M2)中构造，但局部线和全局线也可在其他金属化层中构造，例如第三金属化层(M3)和第四金属化层(M4)。
所述全局线和所述局部线之间相互接近而产生耦合电容，该耦合电容改善了SRAM器件的性能。同时参考图1和图5，根据本发明的一个实施例，示出了SRAM单元读操作时的时序图。在读操作期间，在时间点t1将字线电压升至高电位以开启传输门晶体管110和112。随着字线电压的斜坡上升，由于在SRAM存储单元100的存储节点106和108上保留的电子的放电，因此局部位线BL和局部互补位线BLB上的电压开始下降。由于他们之间的耦合电容，因此所述局部位线BL或所述局部互补位线BLB上的电压下降驱使所述全局位线GBL或所述全局互补位线GBLB上电压的下降。这个耦合影响加速了所述全局线的放电，加上通过内部互联对于从局部线向全局线迁移的电子的正常放电速率。如图5所示，虽然所述全局线的放电开始于时间点t2，滞后于所述局部线的放电，但是具有比所述局部线更快的放电速度。结果是，所述全局线的放电将在时间点t3结束，其早于当字线上的电压降到低电位时所述局部线放电结束的时间点t4。因此提高了所述全局位线的放电速度。
同时参考图1和图6，根据本发明一个实施例示出了SRAM单元100的写操作的时序图。在写操作过程中，所述局部位线BL或所述局部互补位线BLB上的电压在时间点t1开始下降，在时间点t2降至低状态电位。控制所述全局位线GBL和所述全局互补位线GBLB以使其电压在时间点t3开始下降。由于所述全局线和所述局部线之间的耦合电容，因此所述全局线上电压的下降驱动所述局部线的电压超出原定的低状态电位而降至负状态电位。在本发明的这个实施例中，所述局部线的所述低状态电位大约在0～100mv之间，而所述负状态电位大约在-10～-300mv之间。结果是，所述低状态电位有助于SRAM单元100被准确的编程，从而减少编程中的错误概率。
需要说明的是可由逻辑模块控制所述局部线或所述全局线的放电时序，该逻辑模块包括多种逻辑门，例如反相器，AND门，NAND门，OR门和NOR门。由于在所述局部线和所述全局线之间的耦合电容，因此所述全局线和所述局部线上的信号将会有相同的相位，例如相同的电压摆动(swing)方向。
如上述所讨论的，本发明实施例有如下优点，在读操作时有更快的放电速度，在写操作时有更高的编程的数据精度。因而能够改善SRAM器件的性能。另外将所述全局线和局部线设置在同一金属化层内，如第二金属化层(M2)，这样更高层的金属化层可以不那么拥挤，并因此而改善更高金属化层的多孔性。
上述图示提供了多种不同的实施例或实现本发明不同特征的实施方式。描述了组成和工艺的具体实施例以帮助阐释本发明。当然，这些仅仅是实施例，并不是为了限制权利要求所描述的保护范围。
虽然本发明在此是以具体化后的一个或多个具体示例描述的和图示的，但是这并不是为了将本发明限定在所示的细节中，因此不脱离本发明思想和权利要求等效的范围可以做出各种修改和结构变化。因此，更为宽泛地解释附加的权利要求和采用与本发明范围一致的方式来解释从属权利要求都是适合的，正如后续权利要求中所阐述的。
Claims (15)
1.一种SRAM器件，其特征在于，包括：
第一存储单元组，该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取；
第二存储单元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取；和
全局位线和全局互补位线，该全局位线和全局互补位线对应地分别连接于与所述第一存储单元组连接的所述第一局部位线和所述第一局部互补位线以及与所述第二存储单元组连接的所述第二局部位线和所述第二局部互补位线相连以对所述第一存储单元组和所述第二存储单元组的数据节点进行存取，
其中，在所述SRAM器件的同一金属化层构建所述第一局部位线，所述第一局部互补位线，所述第二局部位线，所述第二局部互补位线，所述全局位线和所述全局互补位线。
2.根据权利要求1所述SRAM器件，其特征在于，所述全局位线被放置在邻近所述第一局部位线处，以提供所述第一局部位线和所述全局位线之间的电容。
3.根据权利要求1所述SRAM器件，其特征在于，所述全局互补位线被放置在邻近所述第一局部互补位线处，以提供所述第一局部互补位线和所述全局互补位线之间的电容。
4.根据权利要求3所述SRAM器件，其特征在于，还包括局部电源线，该局部电源线被放置在所述第一局部位线和所述第一局部互补位线之间。
5.根据权利要求1所述SRAM器件，其特征在于，在写操作期间，在所述第一局部位线或所述第一局部互补位线降到低状态电位之后，所述全局位线或所述全局互补位线上的信号下降。
6.根据权利要求5所述SRAM器件，其特征在于，当所述全局位线或所述全局互补位线上的信号下降时，所述第一局部位线或所述第一局部互补位线上的信号有负电位，所述负电位约在-10～-300mv之间。
7.根据权利要求1所述SRAM器件，其特征在于，所述第一局部位线或所述第一局部互补位线上信号的相位与所述全局位线或所述全局互补位线上信号的相位相同。
8.根据权利要求7所述SRAM器件，其特征在于，所述全局位线或所述全局互补位线上信号的前缘滞后于所述第一局部位线或所述第一局部互补位线上信号的前缘。
9.根据权利要求8所述SRAM器件，其特征在于，所述全局位线或所述全局互补位线上信号的前缘比所述第一局部位线或所述第一局部互补位线上信号的前缘斜率更大。
10.一种半导体结构，其特征在于，包括：
第一存储单元组，该第一存储单元组与第一局部位线和第一局部互补位线相连以对其中的数据节点进行存取；
第二存储单元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其中的数据节点进行存取；和
全局位线和全局互补位线，该全局位线和全局互补位线对应地分别连接于与所述第一存储单元组连接的所述第一局部位线和所述第一局部互补位线以及与所述第二存储单元组连接的所述第二局部位线和所述第二局部互补位线相连以对所述第一存储单元组和所述第二存储单元组的数据节点进行存取，
其中，在所述半导体结构的同一金属化层构建所述第一局部位线、所述第一局部互补位线、所述第二局部位线、所述第二局部互补位线、所述全局位线和所述全局互补位线，且所述全局位线被放置在邻近所述第一局部位线处，所述全局互补位线被放置在邻近所述第一局部互补位线处，
其中，所述半导体结构为SRAM器件。
11.根据权利要求10所述半导体结构，其特征在于，在写操作期间，在所述第一局部位线或所述第一局部互补位线降到低状态电位之后，所述全局位线或所述全局互补位线上的信号下降。
12.根据权利要求11所述半导体结构，其特征在于，当所述全局位线或所述全局互补位线上的信号下降时，所述第一局部位线或所述第一局部互补位线上的信号有负电位，所述负电位约在-10～-300mv之间。
13.根据权利要求10所述半导体结构，其特征在于，所述第一局部位线或所述第一局部互补位线上信号的相位与所述全局位线或所述全局互补位线上信号的相位相同。
14.根据权利要求13所述半导体结构，其特征在于，所述全局位线或所述全局互补位线上信号的前缘滞后于所述第一局部位线或所述第一局部互补位线上信号的前缘。
15.根据权利要求14所述半导体结构，其特征在于，所述全局位线或所述全局互补位线上信号的前缘比所述第一局部位线或所述第一局部互补位线上信号的前缘斜率更大。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/924,437 | 2007-10-25 | ||
| US11/924,437 US7613054B2 (en) | 2007-10-25 | 2007-10-25 | SRAM device with enhanced read/write operations |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101425332A CN101425332A (zh) | 2009-05-06 |
| CN101425332B true CN101425332B (zh) | 2012-09-19 |
Family
ID=40582624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101742268A Expired - Fee Related CN101425332B (zh) | 2007-10-25 | 2008-10-25 | 具有增强的读/写操作的sram器件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7613054B2 (zh) |
| CN (1) | CN101425332B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8531871B2 (en) | 2012-01-06 | 2013-09-10 | International Business Machines Corporation | 8-transistor SRAM cell design with Schottky diodes |
| US8619465B2 (en) | 2012-01-06 | 2013-12-31 | International Business Machines Corporation | 8-transistor SRAM cell design with inner pass-gate junction diodes |
| US8526228B2 (en) | 2012-01-06 | 2013-09-03 | International Business Machines Corporation | 8-transistor SRAM cell design with outer pass-gate diodes |
| CN103578518B (zh) | 2012-07-31 | 2017-08-25 | 国际商业机器公司 | 灵敏放大器 |
| CN104637532B (zh) * | 2013-11-07 | 2017-11-10 | 中芯国际集成电路制造(上海)有限公司 | Sram 存储单元阵列、sram 存储器及其控制方法 |
| US20150138876A1 (en) * | 2013-11-18 | 2015-05-21 | Lsi Corporation | Global bitline write assist for sram architectures |
| JP6308831B2 (ja) * | 2014-03-25 | 2018-04-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US9431066B1 (en) * | 2015-03-16 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit having a non-symmetrical layout |
| US9767892B1 (en) * | 2016-04-27 | 2017-09-19 | Altera Corporation | Memory elements with dynamic pull-up weakening write assist circuitry |
| US10515969B2 (en) | 2016-11-17 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20200135266A1 (en) * | 2018-10-30 | 2020-04-30 | Intel Corporation | Random-access memory with loaded capacitance |
| JP6802313B2 (ja) * | 2019-04-22 | 2020-12-16 | ルネサスエレクトロニクス株式会社 | デュアルポートｓｒａｍ |
| CN114255802B (zh) * | 2020-09-22 | 2023-09-15 | 长鑫存储技术有限公司 | 集成电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831897A (en) * | 1996-12-12 | 1998-11-03 | Stmicroelectronics, Inc. | SRAM memory cell design having complementary dual pass gates |
-
2007
- 2007-10-25 US US11/924,437 patent/US7613054B2/en not_active Expired - Fee Related
-
2008
- 2008-10-25 CN CN2008101742268A patent/CN101425332B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101425332A (zh) | 2009-05-06 |
| US20090109768A1 (en) | 2009-04-30 |
| US7613054B2 (en) | 2009-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101425332B (zh) | 具有增强的读/写操作的sram器件 | |
| US6646938B2 (en) | Static memory having self-timing circuit | |
| CN101339804B (zh) | 集成电路、静态随机存取存储电路与存储器电路控制方法 | |
| US6597629B1 (en) | Built-in precision shutdown apparatus for effectuating self-referenced access timing scheme | |
| US7468902B2 (en) | SRAM device with a low operation voltage | |
| US9478269B2 (en) | Tracking mechanisms | |
| CN101783168B (zh) | 半导体集成电路器件及其工作方法 | |
| US7907439B2 (en) | Semiconductor memory device | |
| US8300491B2 (en) | Multiple bitcells tracking scheme for semiconductor memories | |
| CN202275603U (zh) | 用于存储器写操作的装置和芯片 | |
| US8958237B1 (en) | Static random access memory timing tracking circuit | |
| CN105580086A (zh) | 存储器的读/写辅助 | |
| CN103943142B (zh) | 一种静态随机存储器及其位线预充电自定时电路 | |
| CN103310831B (zh) | 存储单元的写入操作中的信号跟踪 | |
| US9653150B1 (en) | Static random access memory (SRAM) bitcell and memory architecture without a write bitline | |
| US9305635B2 (en) | High density memory structure | |
| CN101877243B (zh) | 静态随机存取存储器 | |
| CN100483547C (zh) | 具有改进的单元稳定性的静态随机存取存储器阵列及方法 | |
| US20090268503A1 (en) | Non-volatile memory bitcell | |
| US6473356B1 (en) | Low power read circuitry for a memory circuit based on charge redistribution between bitlines and sense amplifier | |
| US6249471B1 (en) | Fast full signal differential output path circuit for high-speed memory | |
| CN101677015B (zh) | 静态随机存储器及其形成与控制方法 | |
| CN115662483B (zh) | Sram存储单元阵列、读写方法、控制器及系统 | |
| US6337822B1 (en) | Write masking in a semiconductor memory device | |
| CN102117653A (zh) | 静态随机存取存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120919 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |