CN102629756A - 二极管保护电路、lnb以及天线系统 - Google Patents
二极管保护电路、lnb以及天线系统 Download PDFInfo
- Publication number
- CN102629756A CN102629756A CN2011103830250A CN201110383025A CN102629756A CN 102629756 A CN102629756 A CN 102629756A CN 2011103830250 A CN2011103830250 A CN 2011103830250A CN 201110383025 A CN201110383025 A CN 201110383025A CN 102629756 A CN102629756 A CN 102629756A
- Authority
- CN
- China
- Prior art keywords
- voltage
- diode
- resistance
- cnt
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明的保护电阻(RCNT_IN)能够对应流过二极管(D3)以及(D4)的电流(ΔICNT_IN)来使施加在保护电阻(RCNT_IN)上的电压下降成不会导致二极管(D3)及/或(D4)短路且破坏的电压。
Description
技术领域
本发明涉及作为针对设置在半导体集成电路中的端子上出现的ESD(Electro Static Discharge:静电释放)的对策,而在该保护半导体集成电路中设置的用以保护二极管的二极管保护电路、LNB(Low Noise Blockdown-converter:低噪声降频器)、以及天线系统。
背景技术
图8表示了具代表性的卫星广播接收系统70。
LNB71被安装在所述卫星广播接收系统70的被称为室外部分(图8中是室外单元72)的天线。LNB71对来自广播卫星73的微弱电波,即,对卫星广播波74进行低噪音放大,并通过同轴电缆75向室内单元76提供低噪音且具有充分电平的信号。用户通过利用与该卫星广播接收系统70的室内单元76相连接的电视接收机(未图示)等终端,能够享受卫星广播接收服务。
作为用于接收卫星广播的LNB71的一个例子,图9表示了所谓的单输出通用LNB即LNB80的电路框图。
传播至LNB80的频率为10.7~12.75GHz的抵达信号分别由设在输入波导管81内的各偏振波用天线探针82所接收,各偏振波用天线探针82用于接收H(水平)偏振波信号以及V(垂直)偏振波信号。LNA(Low NoiseAmplifier:低噪音放大器)83对应以来自设在LNB80后级的接收器(未图示)的信号而选择的各偏振波,对天线探针82所接收的该抵达信号进行低噪音放大。通过由电源以及开关控制IC(Integrated Circuit:集成电路)84对用于驱动设在LNA83内的前级的HEMT(High Electron MobilityTransistor:高电子迁移率晶体管)85a以及85b的各驱动电路(未图示)进行切换,来选择各偏振波。由此,具体是由HEMT85a对V偏振波信号进行低噪音放大,由HEMT85b对H偏振波信号分别进行低噪音放大。此外,HEMT85c对V偏振波信号和H偏振波信号的这两者进行放大。
经LNA83进行低噪音放大后的信号通过BPF(Band Pass Filter:带通滤波器)86。BPF86的作用在于使具有期望频带内的频率的信号通过,而除去具有镜频带内的频率的信号。
然后,来自作为本机振荡器的DRO(Dielectric Resonator Oscillator:介质谐振器)87a的振荡信号(频率为9.75GHz)或者来自DRO87b的振荡信号(频率为10.6GHz)被输入混频电路88中。另外,混频电路88此时进行的是与基于来自接收器的信号而被选择的低频带以及高频带的其中某一者相对应的动作。因此,在输入了来自DRO87a的振荡信号时,混频电路88将通过了BPF86后的信号变换成频率为950~1950MHz的IF(IntermediateFrequency:中频)信号(较低频带)。此外,在输入来自DRO87b的振荡信号时,混频电路88将通过了BPF86后的信号变换成频率为1100~2150MHz的IF(Intermediate Frequency:中频)信号(较高频带)。此时,通过由电源以及开关控制IC84对分别提供给DRO87a以及87b的电源电压进行切换,来切换低频带和高频带。
由混频电路88进行频率变换而获得的IF信号被传送到具有恰当的噪音特性以及增益特性的IF放大器89。该IF信号经IF放大器89进行放大,并通过电容器90,从输出端子91输出。
另外,LNB80的电源、偏振波切换信号以及频带切换信号通过信号线从接收器(未图示)被提供至作为输出口的输出端子91,然后通过具备有电感器92以及电容器93的低通滤波器94。然后,低通滤波器94具有除去IF信号的功能。通过了低通滤波器94后的LNB80的电源、偏振波切换信息以及频带切换信息被提供给电源以及开关控制IC84。在此,电容器90用以切断来自接收器的电源电压,以防止该电源电压被施加到IF放大器89或者后述MOP-IC101中设置的IF信号IFOUT的输出端子上。即,设置电容器90的目的在于切断DC(Direct Current:直流电)。
在图9中,还图示有设在输入波导管81内的垂直偏振波反射棒95。
另外,最近已开发出动作稳定性比DRO87a以及87b更优越且具备有作为本机振荡器的PLL(Phase Locked Loop:锁相环)电路的单输出通用LNB,图10中表示了此类LNB100的电路框图。
LNB100具备有MOP-IC(Mixer Oscillator PLL-IC)101,该MOP-IC101实现了将混频电路88的功能、IF放大器89的功能、开关控制器IC的功能汇集于混装有模拟电路以及数字电路的半导体集成电路中。相对于LNB80而言,采用有MOP-IC101的该LNB100能够使具备有本机振荡器的本振电路的动作得以稳定化,以及能大幅削减部件数。
MOP-IC101设置在BPF86的后级,且设置在电容器90的前级。MOP-IC101具备RF(Radio Frequency:射频)放大器102、具有混频电路88的功能的混频器103、具有IF放大器89的功能的IF放大器104以及具有开关控制IC的功能的HEMT控制电路105。
另外,MOP-IC101还具备VCO(Voltage Controlled Oscillator:压控振荡器)106、充电泵107、相位比较器108、分频器109、预分频器110以及交流电压源111。这些部件与设置在MOP-IC101的外部的连接于交流电压源111的晶体振荡器112(例如振动频率为25MHz)一同构成了所述本机振荡器(PLL电路)。另外,MOP-IC101与调节器113连接,从调节器113施加作为主电源电压的3.3v的电压。
还可以设想MOP-IC101是含有硅的CMOS(Complementary Metal OxideSemiconductor:互补金属氧化物半导体),主电源电压是3.3V的IC。在此情况时,MOP-IC101通过设在MOP-IC101上的端子CNT_IN来接收作为偏振波切换信号的、电平大于主电源电压的电压(最大程度为19V)。
例如,在端子CNT_IN的端子电压为11.5~14V时,依照通用LNB的规格,由HEMT控制电路105向垂直偏振波路径(垂直路径;Vertical Path)上的前置放大器即HEMT85a提供偏压(从端子DV以及GV提供)。此时,HEMT控制电路105从端子DV输出正电压,并将该正电压提供给HEMT85a的漏极(未图示),与此同时从端子GV输出负电压,并将该负电压提供给HEMT85a的栅极(未图示)。
另一方面,在端子CNT_IN的端子电压为16~19V时,依照通用LNB的规格,由HEMT控制电路105向水平偏振波路径(水平路径;Horizontal Path)上的前置放大器即HEMT85b提供偏压(从端子DH以及GH提供)。此时,HEMT控制电路105从端子DH输出正电压,并将该正电压提供给HEMT85b的漏极(未图示),与此同时从端子GH输出负电压,并将该负电压提供给HEMT85b的栅极(未图示)。
另外,用于第2前置放大器即HEMT85c的偏压是被连续提供的。即,HEMT控制电路105从端子D2输出正电压,并将该正电压通过给HEMT85c的漏极(未图示),与此同时从端子G2输出负电压,并将该负电压提供给HEMT85c的栅极(未图示)。
从而,根据所述通用LNB的规格的不同,最大时有19V的电压施加向端子CNT_IN。
因此,MOP-IC101中内置有合计电阻值例如为500kΩ的分压电阻R1(420kΩ)以及R2(80kΩ)。并且,分压电阻R1以及R2与端子CNT_IN连接。分压电阻R1以及R2将自端子CNT_IN输入过来而获得的MOP_IN101内部的电压下降到大致1/6的程度。如果向端子CNT_IN施加的是19V电压,则该MOP_IN101内部的电压将被下降到约3.04V。
图11是表示MOP-IC101中的端子CNT_IN及其周边电路的结构例的电路图。在此,图11所示的电路120是针对端子CNT_IN上发生的ESD的对策用电路。
图11所示的电路120具有以下结构。
二极管D1的阳极以及二极管D2的阴极与电压检测电路121连接。二极管D1的阴极通过端子AVDD33与模拟电路用电源(未图示)连接,二极管D2的阳极通过端子AGND与模拟电路用地线连接。在此虽未图示,但HEMT控制电路105与模拟电路的电源以及地线连接。
在此,图11所示电路120具备为了对输入到端子CNT_IN的电压进行分压而设置的2个电阻,即分压电阻R1以及R2。另外,图11所示的电路120内置于MOP-IC101中,并具备用于降低经分压电阻R1以及R2分压后的电压中的噪音的稳定化电容C1。分压电阻R1的一端与CNT_IN连接,另一端连接于二极管D1的阳极和二极管D2的阴极之间。分压电阻R2的一端与分压电阻R1的另一端连接,且另一端与模拟电路用地线连接。稳定化电容C1的一端与用于检测经分压电阻R1以及R2分压后的电压电平的电压检测电路121连接,另一端与模拟电路用地线连接。
另外,图11所示的电路120具备由二极管D3以及D4组成的呈双级的二极管群。二极管D3的阳极与二极管D4的阴极相连接。二极管D3的阴极与端子CNT_IN相连接,二极管D4的阳极与模拟电路用地线相连接。
虽然端子CNT_IN上的消耗电流约为40μA,但在设计手册中,有关芯片上多硅晶电阻(poly-resistor)元件的电流制约,也有高达300μA/μm的说明。另外,例如因发生ESD而有超过600μA/μm的电流流过分压电阻R1以及R2时,分压电阻R1以及R2会被破坏,而可能导致绝对精度发生大幅下降。即,在不对芯片面积造成影响前提下,假设将电阻值500kΩ的电阻设计成宽度W=1μm时,流过该电阻的电流ICNT_IN不得流过超过300μA。
对此,在电路120中,在端子CNT_IN和模拟电路用地线之间连接了由二极管D3以及D4组成的呈双级(多级)的二极管(二极管群)。
即,在因ESD而导致自端子CNT_IN输入MOP-IC101电压发生了过大的电位上升时,二极管D3以及D4被施加反向偏压并引起击穿。由此,电流ΔICNT_IN流向模拟电路用地线,而分压电阻R1以及R2中不会流入过大电流,因此可防止分压电阻R1以及R2的损坏。
根据图12的实际测定结果可知:端子CNT_IN的电位VCNT_IN处在二极管D3以及D4的击穿电压(23V)以下时,流过二极管D3以及D4的电流即电流ΔICNT_IN不发生变化;另一方面,电位VCNT_IN超过23V时,被施加反向偏压的二极管D3以及D4逐渐引起击穿,而开始从二极管D3以及D4流过作为反向电流的电流ΔICNT_IN。
另外,在因ESD而导致自端子CNT_IN输入MOP-IC101的电压发生了负压降时,如图13所示,二极管D3以及D4被施加顺向偏压。由此,电流ΔICNT_IN经由二极管D3以及D4从模拟电路用地线流向端子CNT_IN。从而,分压电阻R1以及R2中不会流入过度电流,因此可防止分压电阻R1以及R2的损坏。在此,图13所示的电路120与图11所示的电路120具有相同结构。
该二极管D3以及D4是通过PN结构成的二极管。关于二极管D3以及D4的所述结构的详细内容,在日本国专利申请“特愿2011-019959号(2011年2月1日申请)”中有揭示。
另外,关于电路中发生过电流时的利用二极管将电流传给地线或者输入端子的技术,在例如专利文献1~5中已有揭示。
专利文献1:日本国专利申请公开“特开2002-100761号公报”(2002年4月5日公开)
专利文献2:日本国专利申请公开“特开2004-55796号公报”(2004年2月19日公开)
专利文献3:日本国专利申请公开“特开平8-186230号公报”(1996年7月16日公开)
专利文献4:日本国专利申请公开“特开平8-213619号公报”(1996年8月20日公开)
专利文献5:日本国专利申请公开“特开平8-227976号公报”(授权第3009614号;1996年9月3日公告)
发明内容
在图11以及图13所示的电路120中,为了针对端子CNT_IN上出现的ESD采取对策,需要在MOP-IC101的内部形成具有PN结的二极管(二极管D3以及D4)。此类二极管D3以及D4的耐压性都不太高,如果施加26.5V以上的电压(过电压),就可能会损坏。
在采用有MOP-IC101的通用LNB即LNB100中,因其规格,而将向端子CNT_IN所能施加的电压最大值规定为是19V,因此技术人员以往都认为二极管D3以及D4不大可能损坏。
但是,如图14所示,在输出电压Vout为11.5~19V的稳定电源131接通的状态下,在电缆132接通LNB100的输出端子91的瞬间,从稳定电源131输出的电压会发生过冲现象(overshoot)。在此,发生该现象的原因在于稳定电源131的输出阻抗的急剧变化。
图15是LNB100的输出端子91与接通状态的稳定电源131进行连接前后时的,时间(横轴)和向LNB100的输入电压VIN的电平(纵轴)之间的关系、以及时间(横轴)和施加向端子CNT_IN的电压VCNT_IN的电平(纵轴)之间的关系的曲线图。在此,图15中的TC表示的是在刚连接之后,因过冲而导致电压电平成为最大的瞬间。另外,本说明书中的“向LNB的输入电压(VIN)”是指输入到LNB的输出端子91上的电压。
根据图15的实际测定结果,当把向LNB100的输入电压VIN定为19V时,由于所述稳定电源31的输出电压Vout的过冲现象,向LNB100的输入电压VIN可瞬间上升至30.4V。另外,根据图15的实际测定结果,MOP-IN101的端子CNT_IN上的电位VCNT_IN瞬间上升到了28.0V。因电压的瞬间上升,在LNB100中,二极管D3以及D4因过冲而被破坏,并导致发生了MOP-IN101无法正常工作的状况。该现象有可能在生产现场的组装、检查工序以及用户安装作业中发生,因此必须针对所述稳定电源131输出的电压的过冲现象采取对策。
另外,专利文献2的图1所示的技术方案仅是为防止逆接电源时的过电流导致的二极管损坏,而插入电阻来抑制流过二极管的电流。此外,在专利文献3的图1所示的技术方案中,电阻用于对电容器的电涌所致的充电电荷进行释放,其与电容器共同工作才能发挥作用。并且,专利文献3的图1所示的方案仅仅是通过电阻来抑制二极管的击穿电流,以防止整个保护电路的破坏。另外,在专利文献4的图3所示的技术方案中,抑制IC或者模块内的最大电压的是二极管,该二极管将电压抑制在击穿电压,而电阻只是用于限制流过模块的电流。此外,在专利文献5的图6所示的技术方案不能断言电阻的目的是在于保护二极管。与专利文献1相关的技术并未对二极管进行特别的保护。所述专利文献1~5中揭示的各技术与以下将说明的本发明的特点之间的关联性并不强。
本发明是鉴于所述问题而开发的,其目的在于提供一种作为针对设置在半导体集成电路中的端子上出现的ESD(Electro Static Discharge:静电释放)的对策,而在该保护半导体集成电路中设置的用以保护二极管的二极管保护电路、LNB(Low Noise Block down-converter:低噪声降频器)以及天线系统。
为了达成所述目的,本发明的二极管保护电路与具备有输入端子、分压电阻、二极管群的半导体集成电路相连且用以保护所述二极管群,其中,所述分压电阻由多个电阻组成,且用以对施加在所述输入端子上的电压进行分压;所述二极管群的一端与所述输入端子相连,另一端接地;所述二极管群由1个或多个二极管组成,且用以将流过所述分压电阻的电流抑制在规定值以下,该二极管保护电路的特征在于:具备与所述输入端子相连的保护电阻;所述保护电阻与流过所述二极管群的电流相对应地,使施加在所述分压电阻上的电压下降成小于导致所述二极管群中的任意的二极管损坏的电压,以使施加在所述输入端子上的电压得以下降。
根据所述结构,当输入端子上发生过电压时,会因构成二极管群的二极管发生击穿而导致电流流入二极管群,然而保护电阻可对应流入二极管的电流来使其自身上施加的电压降低。换言之,根据保护电阻的电阻值以及流过二极管群的电流的电流值,使施加在保护电阻上的电压降低,其后将该降低后电压施加至连接有保护电阻的输入端子。
在此,具体而言,保护电阻通过所述的压降,使施加在其自身上的电压下降成不会损坏各二极管的电压。换言之,保护电阻具有如下电阻值:与流过二极管群的电流相对应地降低施加在其自身上的电压,以使该施加的电压下降成不会破坏各二极管的电压。
通过所述结构,不会出现因从输入端子向半导体集成电路施加过电压而导致二极管群的各二极管发生击穿的危险,因此能够防止该半导体集成电路中设置的ESD对策用二极管被破坏。
另外,保护电阻虽然连接在半导体集成电路的输入端子上,但保护电阻所连接的是半导体集成电路。也就是说,保护电阻被设在半导体集成电路的外部。其理由如下。
以上已说明了半导体集成电路中内置的分压电阻对于输入端子上出现的ESD的耐性较低。为了防止此类分压电阻因所述ESD而被破坏,在半导体集成电路中内置有二极管群。
此外,假设将保护电阻内置于半导体集成电路时,保护电阻与所述分压电阻同样,会因输入端子上出现的ESD而被破坏。
相反,将保护电阻设在半导体集成电路的外部时,可利用碳膜电阻或者金属膜电阻等这些在一般电路中采用的电阻来构成保护电阻。与半导体集成电路中内置的电阻相比,碳膜电阻以及金属膜电阻对ESD的耐性能够加以提高。因此,通过将保护电阻设在半导体集成电路的外部,便能够加以提高保护电阻对于ESD的耐性。
(发明的效果)
如上所述,本发明的二极管保护电路与具备有输入端子、分压电阻、二极管群的半导体集成电路相连且用以保护所述二极管群,其中,所述分压电阻由多个电阻组成,且用以对施加在所述输入端子上的电压进行分压;所述二极管群的一端与所述输入端子相连,另一端接地;所述二极管群由1个或多个二极管组成,且用以将流过所述分压电阻的电流抑制在规定值以下,该二极管保护电路具备:与所述输入端子相连的保护电阻;所述保护电阻与流过所述二极管群的电流相对应地,使施加在所述分压电阻上的电压下降成小于导致所述二极管群中的任意的二极管损坏的电压,以使施加在所述输入端子上的电压得以下降。
因此,本发明具有以下效果:能够防止半导体集成电路中的作为针对该半导体集成电路的端子上出现的ESD的对策而设置的二极管被破坏。
附图说明
图1是本发明实施方式的二极管保护电路的电路结构图,是保护电阻连接在本发明的输入端子上的形态的图。
图2是,根据施加在图1所示输入端子上的电压的电平与流过图1所示二极管群的电流的电流值之间的关系的曲线图,来决定保护电阻的电阻值的示意图。
图3是在LNB的输出端子与接通状态的稳定电源进行连接前后时的,经过时间与向LNB的输入电压(VIN)的电平之间的关系、以及经过时间与施加在图1所示输入端子上的电压的电平之间的关系的曲线图,其表示了将保护电阻的电阻值调至为47Ω时的关系。
图4是与保护电阻的电阻值相对应的、由保护电阻带来的效果的验证结果表以及曲线图。
图5是保护电阻的电阻值与半导体集成电路中的偏振波切换电压的电平之间的关系的表以及曲线图。
图6是在LNB的输出端子与接通状态的稳定电源进行连接前后时的,经过时间与向LNB的输入电压(VIN)的电平之间的关系、以及经过时间与施加在图1所示输入端子上的电压的电平之间的关系的曲线图,其表示了将保护电阻的电阻值调至为300Ω时的关系。
图7是具备图1所示的二极管保护电路以及半导体集成电路的LNB的结构的电路框图。
图8是具代表性的卫星广播接收系统的概略结构图。
图9是卫星广播接收用LNB的一个例子的图,是单输出通用LNB的电路结构框图。
图10是卫星广播接收用LNB的其他例子的图,是具备有作为本机振荡器的PLL电路的单输出通用LNB的电路结构框图。
图11是半导体集成电路中的被施加比半导体集成电路的主电流电压大的电压的输入端子及其周边电路的结构例的电路图,是表示在该输入端子上出现正电压ESD时的电流流动样态的图。
图12是表示施加在图11所示输入端子上的电压和流过该输入端子的电流之间的关系的曲线图。
图13是,半导体集成电路中的被施加比半导体集成电路的主电流电压大的电压的输入端子及其周边电路的结构例的电路图,是表示在该输入端子上出现负电压ESD时的电流流动示意图。
图14是表示将图10所示LNB的输出端子连接至接通状态的稳定电源的样子的模式图。
图15是在图10所示LNB的输出端子与接通状态的稳定电源进行连接前后时的,经过时间与向LNB的输入电压(VIN)的电平之间的关系以及经过时间与施加在图11所示输入端子上的电压的电平之间的关系的曲线图。
标号说明
101 MOP-IC(半导体集成电路)
D3以及D4 多级二极管(二极管群)
D1以及D2 分压电阻
RCNT_IN 保护电阻(二极管保护电路)
100′ LNB
103 混频器(混频电路)
104 IF放大器(中频放大器)
具体实施方式
以下,就本发明的实施方式进行详细说明。
(二极管保护电路的结构)
图1是本实施方式的二极管保护电路的电路结构图。
在说明二极管保护电路之前,首先需要声明的是本实施方式的MOP-IC(半导体集成电路)101与图11所示MOP-IC101具有相同的结构。
即,如图1所示,MOP-IC101具备端子(输入端子)CNT_IN以及电路120,电路120是针对端子CNT_IN上出现的ESD的对策用电路。在此,端子CNT_IN是被施加大于MOP-IC101的主电源电压(3.3V)的电压(最大为19V)的端子。另外,也可以说端子CNT_IN是被施加大于MOP-IC101的额定电压(5V以下)的电压(最大19V)的端子。
电路120具备二极管D1~D4、分压电阻R1以及R2、稳定化电容C1以及电压检测电路121。设想分压电阻R1的电阻值为420kΩ,分压电阻R2的电阻值为80kΩ。另外,由于分压电阻R1以及R2相串联,因此分压电阻R1以及R2的电阻值的合计为(合成电阻)500kΩ。
另外,构成二极管群的二极管D3以及D4具有通过以下的动作来防止分压电阻R1以及R2损坏的功能。
即,在因ESD而导致自端子CNT_IN输入MOP-IC101电压发生了过大的电位上升时,二极管D3以及D4被施加反向偏压而引起击穿。由此,电流ΔICNT_IN流向模拟电路用地线,而分压电阻R1以及R2中不会流入过大电流,因此可防止分压电阻R1以及R2的损坏。
另外,在因ESD而导致自端子CNT_IN输入MOP-IC101的电压发生了负压降时,二极管D3以及D4被施加顺向偏压。由此,电流ΔICNT_IN经由二极管D3以及D4从模拟电路用地线流向端子CNT_IN(参照图13)。从而,分压电阻R1以及R2中不会流入过度电流,因此可防止分压电阻R1以及R2的损坏。
在此,在端子CNT_IN上,作为二极管保护电路连接有保护电阻RCNT_IN。
保护电阻RCNT_IN的一端与端子CNT_IN连接,另一端与低通滤波器94连接。向LNB100′的输入电压VIN(以下简称为“输入电压VIN”)经低通滤波器94后而获得的电压,被施加到保护电阻RCNT_IN上(参照后述的图7)。
另外,保护电阻RCNT_IN被设在MOP-IC101的外部,即,外置于MOP-IC101。为了提高对于ESD的耐性,保护电阻RCNT_IN优选是用于一般电路的碳膜电阻或者金属膜电阻。
此外,保护电阻RCNT_IN的电阻值能够对应流过二极管D3以及D4的电流来使施加在保护电阻RCNT_IN上的电压下降到低于导致二极管D3及/或D4短路且破坏的电压。关于保护电阻RCNT_IN的电阻值的具体例,将在以后进行说明。
因端子CNT_IN上出现的ESD等而导致端子CNT_IN上发生过电压时,二极管D3以及D4便引起击穿,从而电流ΔICNT_IN流入二极管D3以及D4。保护电阻RCNT_IN与电流ΔICNT_IN相对应地使施加在保护电阻RCNT_IN上的电压降低。并且,保护电阻RCNT_IN将该降低的电压施加在与保护电阻RCNT_IN连接的端子CNT_IN上。换言之,施加在保护电阻RCNT_IN上的电压是根据保护电阻RCNT_IN的电阻值以及电流ΔICNT_IN的电流值而得以降低的。然后该降低后的电压被施加到端子CNT_IN上。图1中表示有电流ΔICNT_IN流向模拟电路用地线的样子,此时,电流ICNT_IN通过端子CNT_IN流向(被提供给)保护电阻RCNT_IN。
此外,保护电阻RCNT_IN具有如下电阻值:能够根据施加在保护电阻RCNT_IN上的电压的与电流ΔICNT_IN相对应的压降,来使该电压降低成不会导致二极管D3及/或D4短路且破坏的电压。
因此,不会出现因从端子DNT_IN向MOP-IC101施加过电压而导致二极管D3以及D4发生击穿的危险。其结果,能够防止设在MOP-IC101中的ESD对策用二极管D3及/或D4被破坏。
另外,将保护电阻RCNT_IN设在MOP-IC101的外部的理由如下。
以上已说明了分压电阻R1以及R2对于端子CNT_IN上出现的ESD的耐性较低。为了防止此类分压电阻R1以及R2因所述ESD而破坏,在MOP-IC101中内置有二极管D3以及D4。
此外,假设将保护电阻RCNT_IN内置于MOP-IC101时,则保护电阻RCNT_IN与所述分压电阻R1以及R2同样,会因端子CNT_IN上出现的ESD而被破坏。
相反,将保护电阻RCNT_IN设在MOP-IC101的外部时,可利用碳膜电阻或者金属膜电阻等这些在一般电路中采用的电阻来构成保护电阻RCNT_IN。与MOP-IC101中内置的电阻(例如,分压电阻R1以及R2)相比,碳膜电阻或者金属膜电阻对ESD的耐性能够作提高。因此,通过将保护电阻RCNT_IN设在MOP-IC101的外部,便能够加以提高保护电阻RCNT_IN对ESD的耐性。
另外,MOP-IC101对“接收V偏振波信号时”和“接收H偏振波信号时”作切换。V偏振波信号用于向垂直路径上的前置放大器(HEMT85a)提供偏压,H偏振波信号用于向水平路径上的前置放大器(HEMT85b)提供偏压。以下,将“接收V偏振波信号时”与“接收H偏振波信号时”之间的切换称作偏振波切换。
如上所述,所述偏振波切换是对应于施加在端子CNT_IN上的电压VCNT_IN的电平(端子电压)来进行的。具体是,由分压电阻R1以及R2对电压VCNT_IN进行分压,经该分压后而得到的电压被施加给电压检测电路121。电压检测电路121对施加到自身上的经分压电阻R1及R2分压后的电压,作电平检测。根据电压检测电路121的电压电平检测结果,在MOP-IC101中,由HEMT控制电路105依照上述的通用LNB的规格,进行偏振波切换。
在此,就分压电阻R1以及R2的合计电阻值而言,如果保护电阻RCNT_IN的电阻值大到不可忽视的程度,分压电阻R1和分压电阻R2的分压比的相对不稳就会增大。该相对不稳将成为导致电压VCNT_IN的电平发生较大不稳的要因。由此,在MOP-IC101中可能难以正常进行所述偏振波切换。
因此,保护电阻RCNT_IN的电阻值优选为小于分压电阻R1以及R2的合计电阻值(在此为500kΩ)的0.2%。由此,保护电阻RCNT_IN可抑制因设置保护电阻RCNT_IN而引起电压VCNT_IN的电平不稳增大的问题,并能够抑制电压VCNT_IN偏离偏振波切换电压的规格(14V~16V)。其结果,能正常进行MOP-IC101中的所述偏振波切换。
因追加保护电阻RCNT_IN,偏振波切换电压自身的值会增高,但如果在设计MOP-IC101之前先意识到该现象,且对应电阻RCNT_IN的值来设计MOP-IC101的内部电路的话,便可应付该现象。本发明的发明者还发现了以下问题,即:追加保护电阻RCNT_IN后,会导致分压电阻R1和分压电阻R2的分压比的不稳也伴随增大。在MOP-IC101的设计上,在MOP-IC101能正常工作的前提下,当然是存在有所能设计的分压比不稳限度的。为了将分压电阻R1和分压电阻R2的分压比的不稳控制在该不稳限度内,保护电阻RCNT_IN的电阻值优选在分压电阻R1以及R2的合计电阻值的0.2%以内。
(LNB以及通信系统的结构)
图7是具备有保护电阻RCNT_IN以及MOP-IC101的LNB100′的结构的电路框图。
如图7所示,LNB100′的结构相当于是在图10的LNB100上增设了与端子CNT_IN连接的保护电阻RCNT_IN而成的结构。
传播至LNB′的频率为10.7~12.75GHz的抵达信号被各偏振波(H偏振波以及V偏振波)用天线探针82接收之后,被LNA83对该信号进行低噪音放大,然后经过BPF86。关于BPF86以及设在其前级的各部件的详细内容,已参照LNB80的电路框图(图9)作了说明,因此省略。
经过了BPF86的信号作为RF信号RFIN被输入到MOP-IC101中。
输入到MOP-IC101中的RF信号RFIN被RF放大器102进行放大。经RF放大器102放大后的信号(具有无线电通信频率的信号)在混频器(混频电路)103中,与由VCO106提供的9.75GHz或者10.6GHz的本机振荡成分进行混频,从而被下调(频率转换)成950MHz~2.15GHz的中频信号。然后,该下调之后的信号(中频信号)被IF放大器(中频放大器)104放大,并作为IF信号IFOUT从MOP-IC101输出。
另外,VCO106、充电泵107、相位比较器108、分频器109、预分频器(prescaler)110、交流电压源111以及晶体振荡器器112等构成了PLL电路。该PLL电路是可运用公知技术来生成所述本振成分的公知的电路,因此省略其详细内容。
如上所述,保护电阻RCNT_IN的一端与MOP-IC101的端子CNT_IN连接,另一端与低通滤波器94连接。
并且,通过将LNB100′用作图8所示卫星广播接收系统70的LNB71,便能够构成天线系统。此时,将LNB100′的输入波导管81连接至室外单元72,并将输出端子91通过同轴电缆75连接至室内单元76即可。
(保护电阻的电阻值与保护电阻带给二极管群的保护效果之间的关系验证)
在本实施方式中,如图1所示,在MOP-IC101中内置有作为ESD对策电路的呈双级连接的二极管,所述呈双级连接的二极管的阴极连接于端子CNT_IN侧,阳极连接与地线侧。对于MOP-IC101,在其端子CNT_IN上连接了保护电阻RCNT_IN。由此,本实施方式可防止因该呈双级连接的二极管的击穿局域中的过电压而导致各二极管被破坏。
图2是,根据施加在端子CNT_IN上的电压VCNT_IN的电平与流过二极管D3以及D4的电流ΔICNT_IN的电流值之间的关系的曲线图,来决定保护电阻RCNT_IN的电阻值的示意图。
如图2所示,首先,根据二极管D3以及D4发生击穿时的电压VCNT_IN的电平的实际测定值、以及反向电流(电流ΔICNT_IN)的电流值的实际测定值,将保护电阻RCNT_IN的电阻值设定成了略高于44Ω(1V/22mA≈44Ω)的值47Ω。
图3是表示在LNB100′的输出端子91与接通状态的稳定电源131(参照图14)进行连接前后时的,经过时间(横轴)与输入电压VIN的电平(纵轴)之间的关系、以及经过时间(横轴)与电压VCNT_IN的电平(纵轴)之间的关系的曲线图。图3的曲线图表示的是将保护电阻RCNT_IN的电阻值如上述那样设为47Ω时的例子。在此,图3中的TC表示的是在刚连接之后,电压的电平因过冲而成为最大的瞬间。
根据图3,在保护电阻RCNT_IN的电阻值为47Ω的情况下,发生过冲时的输入电压VIN的最高电平为31.3V。此时,施加在端子CNT_IN上的电压VCNT_IN的最大电平被抑制在25.3V,避免了二极管D3以及D4遭破坏。
但是,在保护电阻RCNT_IN的电阻值为47Ω的情况下,虽然仅1次的实验结果是二极管D3以及D4未被破坏,但在反复进行多次的连接实验的过程中,电压VCNT_IN有时达到了26.5V以上。此时,二极管D3及/或D4被破坏。二极管D3及/或D4被破坏时,因过冲而导致的输入电压VIN的最大电平为34V。由上可知,如果采用以图2所示的模拟实验所决定的47Ω来作为保护电阻RCNT_IN的电阻值,则无法切实地防止二极管D3及/或D4被破坏。
对此,继续实验,将切断状态的稳定电源131连接到输出端子91上后,接通稳定电源131的输出开关来产生电源电压。由此来使过冲几乎不会发生。此时,由于几乎不发生过冲,所以输入电压VIN保持恒定状态。
图4是表示与保护电阻RCNT_IN的电阻值相对应的、由保护电阻RCNT_IN带来的效果的验证结果表及曲线图。具体是,图4的表所表示的是:相比于恒定状态下的输入电压VIN的电平,在保护电阻RCNT_IN的电阻值分别为100Ω、200Ω、300Ω以及1KΩ时所测定的电压VCNT_IN的电平以及电流ΔICNT_IN的电流值的结果。另外,图4中的“ESD二极管的击穿区域中的电流增加”曲线表示的是根据图4中的表所得出的、输入电压VIN的电平(横轴)和电压VCNT_IN的电平(纵轴)之间的关系。在此,导致破坏二极管D3及/或D4的电压VCNT_IN的电平被定成26.5V。
根据图4所示的测定结果,若保护电阻RCNT_IN的电阻值为200Ω以上,则即使因过冲而导致输入电压VIN的最大电平成为40V,也能将电压VCNT_IN的最大电平抑制成小于26.5V。
另外,为了进行与输入的电压值相对应的偏振波切换,端子RCNT_IN被连接至电压检测电路121,电压检测电路121对经分压电阻R1以及R2分压后的电压进行检测。在此,如果保护电阻RCNT_IN的电阻值大到会影响到各分压电阻的电阻值(R1为420kΩ,R2为80k,合计为500Ω)的比率,所述分压后的电压便会出现不稳,从而导致电压检测电路121可能做出错误的电压判定结果。
具体是,电压检测电路121根据输入过来的所述分压后的电压是否超过规定的阈值,来判定是否进行偏振波切换。MOP-IC101被设计成:上述阈值在没有保护电阻RCNT_IN的状态下大致为15V。因此,由于追加保护电阻RCNT_IN,会导致应该与阈值进行比较的所述分压后的电压发生降低,也就是相当于该阈值相对性地变高。如果该阈值变高,就可能导致电压检测电路121的误判定。具体是,电压VCNT_IN=16V时,可能会发生无法将“接收V偏振波信号时”切换成“接收H偏振波信号时”的这类情况。
对此,关于用以将“接收V偏振波信号时”切换成“接收H偏振波信号时”的偏振波切换电压、以及用以将“接收H偏振波信号时”切换成“接收V偏振波信号时”的偏振波切换电压,就这两种偏振波切换电压相对于保护电阻RCNT_IN的电阻值的变动作了确认。确认结果如图5所示。
图5是保护电阻RCNT_IN的电阻值和MOP-IC101的偏振波切换电压的电平之间的关系的表以及曲线图。具体而言,图5中的表所表示的是:保护电阻RCNT_IN的电阻值(ESD二极管保护电阻RCNT_IN)、发生过冲时的电压VCNT_IN的最大电平(VCNT_IN的过冲电压)、偏振波切换电压的电平(偏振波切换电压)、偏振波切换电压的电平变动值(偏振波切换电压相对于无保护电阻RCNT_IN时的变动值)。
并且,关于偏振波切换电压的电平、以及偏振波切换电压的电平变动值,图5中的“H-Pol→V-Pol”表示的是从“接收V偏振波信号时”向“接收H偏振波信号时”进行偏振波切换时的情况;“V-Pol→H-Pol”表示的是从“接收H偏振波时”向“接收V偏振波时”进行偏振波切换时的情况;“Ave”表示的是进行这两种偏振波切换时的各变动值的平均值(仅限于偏振波切换电压的电平变动值)。
在图5的曲线图表示的是图5的表中的保护电阻RCNT_IN的电阻值(横轴)和两种偏振波切换时的各变动值的平均值(纵轴)之间的关系。
根据图5可知,从两种偏振波切换时的各变动值的平均值来看,当保护电阻RCNT_IN的电阻值达到1KΩ以上时,偏振波切换电压发生了急剧增高。因此保护电阻RCNT_IN的电阻值优选小于1KΩ。电阻值小于1KΩ即相当于是小于分压电阻R1以及R2的电阻值的合计电阻值(500KΩ)的0.2%。通常,设想在MOP-IC的外部设置分压电阻时,在设计上需要将D公差电阻用作分压电阻。D公差电阻的公差为0.5%,由此来看,也可以说小于1KΩ的保护电阻RCNT_IN的电阻值是妥当的值。
(实施例)
基于以上的图2~图5所示的验证结果,将保护电阻RCNT_IN的电阻值设定为300Ω。此时,与不设置保护电阻RCNT_IN的情况相比,两种偏振波切换时的各变动值的平均值也只是提高了约0.04V。
图6是在LNB100′的输出端子91与接通状态的稳定电源131进行连接前后时的,经过时间(横轴)与输入电压VIN及电压VCNT_IN的电平(纵轴)之间的关系的曲线图。图6的曲线图是上述的将保护电阻RCNT_IN的电阻值定为300Ω时的例子。在此,图6中的TC表示的是在刚连接之后,因过冲而导致电压电平成为最大的瞬间。
根据图6,在将保护电阻RCNT_IN的电阻值定为了300Ω时,发生过冲时的输入电源VCNT_IN的最大电平为31.9V。并且,此时施加在端子CNT_IN上的电压VCNT_IN的最大电平被抑制在23.9V,二极管D3及/或D4未被破坏。对100个LNB100′分别反复进行了20次实验。其结果,在100个LNB100′中均未发生二极管D3及/或D4的破坏现象,因此实现防止了因击穿区域中的过电压而导致二级管D3及/或D4的破坏。
另外,本发明的二极管保护电路的所述保护电阻的电阻值优选是小于构成所述分压电阻的电阻的合成电阻值的0.2%。
对分压电阻的合成电阻值而言,如果保护电阻的电阻值大到不可忽视的程度,那么合成电阻的分压比的相对不稳就会增大,且该相对不稳将成为导致施加在输入端子上的电压电平发生较大不稳的要因。因此,在需要进行与施加在输入端子上的电压电平相对应的处理的半导体集成电路中,可能难以正常进行该处理。对于分压电阻的合成电阻而言,保护电阻是导致发生相对不稳的要因。因此保护电阻的电阻值优选是尽量小的值。
根据所述结构,保护电阻的电阻值小于分压电阻的合成电阻的0.2%,是非常小的值。因此,能够抑制因设置保护电阻而导致施加在输入端子上的电压电平发生较大不稳,以及能够使半导体集成电路的所述处理正常进行。
另外,在本发明的二极管保护电路中,优选是,所述保护电阻与被施加大于所述半导体集成电路的主电源电压的电压、或大于所述半导体集成电路的额定电压的电压的所述输入端子相连。
根据所述结构,能够防止作为输入端子上出现的ESD的对策而设置的二极管群被破坏,在此,该输入端子是指设在半导体集成电路中的用于接受比该半导体集成电路的主电源电压或者额定电压大的电压电平的输入端子。
另外,本发明的LNB优选具备本发明的二极管保护电路和所述半导体集成电路。
根据所述结构,在LNB中也能够获得与本发明的二极管保护电路相同的效果。
此外,在本发明的LNB中,优选所述半导体集成电路具备:PLL电路;混频电路,对具有无线电通信频率的信号和所述PLL电路的输出信号进行混频,以转换成中频信号;中频放大器,对所述中频信号进行放大。
根据所述结构,由于半导体集成电路具备PLL电路,因此能够实现动作稳定的本机振荡器。
并且,根据所述结构,LNB包含了兼备有混频电路功能和中频放大器功能的半导体集成电路。采用有该半导体集成电路的该LNB,能使具备有本机振荡器(PLL电路)的本振电路的动作得以稳定化,以及能够实现零部件数的大幅削减。
另外,本发明的天线系统优选具备本发明的LNB。
根据所述结构,能够在天线系统中获得与本发明的LNB以及本发明的二极管保护电路相同的效果。
本发明并不局限于上述实施方式,在权利要求的范围内可进行种种变更,通过对不同的实施方式所揭示的技术方案进行适宜组合而获得的实施方式也属于本发明的技术范畴内。
工业上的实用性
本发明能够适用于作为针对设置在半导体集成电路中的端子上出现的ESD(Electro Static Discharge:静电释放)的对策,而在该保护半导体集成电路中设置的用以保护二极管的二极管保护电路、LNB(Low Noise Blockdown-converter:低噪声降频器)、以及天线系统等。
Claims (6)
1.一种二极管保护电路,与具备有输入端子、分压电阻、二极管群的半导体集成电路相连且用以保护所述二极管群,其中,
所述分压电阻由多个电阻组成,且用以对施加在所述输入端子上的电压进行分压;所述二极管群的一端与所述输入端子相连,另一端接地;所述二极管群由1个或多个二极管组成,且用以将流过所述分压电阻的电流抑制在规定值以下,
该二极管保护电路的特征在于:
具备与所述输入端子相连的保护电阻;
所述保护电阻与流过所述二极管群的电流相对应地,使施加在所述分压电阻上的电压下降成小于导致所述二极管群中的任意的二极管损坏的电压,以使施加在所述输入端子上的电压得以下降。
2.根据权利要求1所述的二极管保护电路,其特征在于:
所述保护电阻的电阻值小于组成所述分压电阻的电阻的合成电阻值的0.2%。
3.根据权利要求1所述的二极管保护电路,其特征在于:
所述保护电阻与被施加大于所述半导体集成电路的主电源电压的电压、或大于所述半导体集成电路的额定电压的电压的所述输入端子相连。
4.一种LNB,其特征在于:
具备权利要求1所述的二极管保护电路和所述半导体集成电路。
5.根据权利要求4所述的LNB,其特征在于:
所述半导体集成电路具备:
PLL电路;
混频电路,对具有无线电通信频率的信号和所述PLL电路的输出信号进行混频,以转换成中频信号;
中频放大器,对所述中频信号进行放大。
6.一种天线系统,其特征在于:
具备权利要求4或者5所述的LNB。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-022025 | 2011-02-03 | ||
JP2011022025A JP5431379B2 (ja) | 2011-02-03 | 2011-02-03 | ダイオード保護回路、lnb、およびアンテナシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102629756A true CN102629756A (zh) | 2012-08-08 |
Family
ID=46587949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011103830250A Pending CN102629756A (zh) | 2011-02-03 | 2011-11-16 | 二极管保护电路、lnb以及天线系统 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5431379B2 (zh) |
CN (1) | CN102629756A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107493084A (zh) * | 2017-09-01 | 2017-12-19 | 无锡泽太微电子有限公司 | 一种射频芯片高功率放大器的防静电保护电路 |
WO2019119980A1 (zh) * | 2017-12-20 | 2019-06-27 | 广东美的制冷设备有限公司 | 静电防护电路、集成电路芯片及家用电器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI723470B (zh) * | 2018-07-31 | 2021-04-01 | 台灣積體電路製造股份有限公司 | 驅動電路、積體電路、及操作驅動電路的方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0371663A1 (en) * | 1988-11-22 | 1990-06-06 | AT&T Corp. | Integrated circuit output buffer having improved ESD protection |
JPH03173446A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electron Corp | 半導体装置 |
JPH06252349A (ja) * | 1993-02-23 | 1994-09-09 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
US5602404A (en) * | 1995-01-18 | 1997-02-11 | National Semiconductor Corporation | Low voltage triggering silicon controlled rectifier structures for ESD protection |
EP1087441A2 (en) * | 1999-09-22 | 2001-03-28 | Kabushiki Kaisha Toshiba | Stacked mosfet protection circuit |
JP2003133915A (ja) * | 2001-10-26 | 2003-05-09 | Fuji Electric Co Ltd | 半導体集積回路 |
JP2003133919A (ja) * | 2001-10-26 | 2003-05-09 | Fuji Electric Co Ltd | 半導体集積回路装置 |
CN1979860A (zh) * | 2005-12-08 | 2007-06-13 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
CN1992509A (zh) * | 2005-12-26 | 2007-07-04 | 株式会社东芝 | 功率放大器 |
US20080197910A1 (en) * | 2007-02-16 | 2008-08-21 | Denso Corporation | Input processing circuit and switch input circuit using the same |
CN101888279A (zh) * | 2009-05-15 | 2010-11-17 | 夏普株式会社 | 卫星广播接收用变换器ic、卫星广播接收用变换器以及卫星广播接收用天线 |
-
2011
- 2011-02-03 JP JP2011022025A patent/JP5431379B2/ja not_active Expired - Fee Related
- 2011-11-16 CN CN2011103830250A patent/CN102629756A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0371663A1 (en) * | 1988-11-22 | 1990-06-06 | AT&T Corp. | Integrated circuit output buffer having improved ESD protection |
JPH03173446A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electron Corp | 半導体装置 |
JPH06252349A (ja) * | 1993-02-23 | 1994-09-09 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
US5602404A (en) * | 1995-01-18 | 1997-02-11 | National Semiconductor Corporation | Low voltage triggering silicon controlled rectifier structures for ESD protection |
EP1087441A2 (en) * | 1999-09-22 | 2001-03-28 | Kabushiki Kaisha Toshiba | Stacked mosfet protection circuit |
JP2003133915A (ja) * | 2001-10-26 | 2003-05-09 | Fuji Electric Co Ltd | 半導体集積回路 |
JP2003133919A (ja) * | 2001-10-26 | 2003-05-09 | Fuji Electric Co Ltd | 半導体集積回路装置 |
CN1979860A (zh) * | 2005-12-08 | 2007-06-13 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
CN1992509A (zh) * | 2005-12-26 | 2007-07-04 | 株式会社东芝 | 功率放大器 |
US20080197910A1 (en) * | 2007-02-16 | 2008-08-21 | Denso Corporation | Input processing circuit and switch input circuit using the same |
CN101888279A (zh) * | 2009-05-15 | 2010-11-17 | 夏普株式会社 | 卫星广播接收用变换器ic、卫星广播接收用变换器以及卫星广播接收用天线 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107493084A (zh) * | 2017-09-01 | 2017-12-19 | 无锡泽太微电子有限公司 | 一种射频芯片高功率放大器的防静电保护电路 |
WO2019119980A1 (zh) * | 2017-12-20 | 2019-06-27 | 广东美的制冷设备有限公司 | 静电防护电路、集成电路芯片及家用电器 |
Also Published As
Publication number | Publication date |
---|---|
JP5431379B2 (ja) | 2014-03-05 |
JP2012164715A (ja) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484564B2 (ja) | 静電気保護回路及びそれを備えた高周波回路装置 | |
TWI514749B (zh) | 降頻器、降頻器ic、及降頻器之控制方法 | |
US11316515B2 (en) | RF switch circuit | |
US20100060354A1 (en) | Amplification circuit | |
EP3087660B1 (en) | Harmonic harvester for improved rf-to-dc rectifying efficiency | |
WO2014133461A1 (en) | Rectenna circuit elements, circuits, and techniques for enhanced efficiency wireless power transmission or ambient rf energy harvesting | |
JP2010512671A (ja) | 広帯域アンテナシステム | |
US11133669B2 (en) | Adjustable power limiter with integrated power detector | |
CN102629756A (zh) | 二极管保护电路、lnb以及天线系统 | |
US7626470B2 (en) | Voltage-controlled oscillator for multi-band and RF communication apparatus having the same | |
TW200910787A (en) | Composite high-frequency component | |
US9331570B2 (en) | Switching circuit including DC-DC converter cooperating with a high voltage supply and related methods | |
US8476875B2 (en) | TV set top box with an improved ability to survive a transient signal | |
US9935678B1 (en) | Broadband power limiter | |
US6996389B2 (en) | Power supply for a satellite receiver | |
US20130335124A1 (en) | Down converter and control method of the same | |
US9843306B2 (en) | Tuner circuit | |
JP2010268296A (ja) | 衛星放送受信用コンバータic、衛星放送受信用コンバータ、および衛星放送受信用アンテナ | |
US20150222473A1 (en) | Reception device and reception method | |
JP2015050722A (ja) | 信号出力回路および信号出力方法 | |
WO2003085850A1 (en) | Power supply for a satellite receiver | |
CN110612666B (zh) | 锁相环和终端设备 | |
US8818307B2 (en) | Tuner input circuit | |
JP2006033364A (ja) | 高周波増幅装置 | |
US10097144B2 (en) | Electrical signal amplifier, circuit arrangement and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120808 |