JP2003133915A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2003133915A JP2003133915A JP2001328570A JP2001328570A JP2003133915A JP 2003133915 A JP2003133915 A JP 2003133915A JP 2001328570 A JP2001328570 A JP 2001328570A JP 2001328570 A JP2001328570 A JP 2001328570A JP 2003133915 A JP2003133915 A JP 2003133915A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mosfet
- capacitor
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】発振器の占める面積が小さく、周波数に対する
ばらつきが小さく、温度特性が良好な、低い電源電圧
で、矩形波を安定した周波数で発生させることができる
半導体集積回路を提供する。 【解決手段】コンデンサ１４は電流源１５から充電さ
れ、電流源１６のカレントミラー回路の出力素子である
ｎチャネルＭＯＳＦＥＴ２５により放電される回路構成
で、コンデンサ１４の電圧は、電流源１７、１８にそれ
ぞれ接続された２つの異なったＭＯＳＦＥＴ２２とＭＯ
ＳＦＥＴ２３のゲートに共通に印加されれ、電流源１８
とＭＯＳＦＥＴ２２および電流源１８とＭＯＳＦＥＴ２
３はゲートしきい値電圧の異なるコンパレータとして動
作させ、このＭＯＳＦＥＴ２２、２３のドレイン電圧を
フリップフロップ回路２７に入力することで、矩形波パ
ルスが出力され、０．９Ｖ以上の電源電圧で動作する発
振器を構成することができる。
ばらつきが小さく、温度特性が良好な、低い電源電圧
で、矩形波を安定した周波数で発生させることができる
半導体集積回路を提供する。 【解決手段】コンデンサ１４は電流源１５から充電さ
れ、電流源１６のカレントミラー回路の出力素子である
ｎチャネルＭＯＳＦＥＴ２５により放電される回路構成
で、コンデンサ１４の電圧は、電流源１７、１８にそれ
ぞれ接続された２つの異なったＭＯＳＦＥＴ２２とＭＯ
ＳＦＥＴ２３のゲートに共通に印加されれ、電流源１８
とＭＯＳＦＥＴ２２および電流源１８とＭＯＳＦＥＴ２
３はゲートしきい値電圧の異なるコンパレータとして動
作させ、このＭＯＳＦＥＴ２２、２３のドレイン電圧を
フリップフロップ回路２７に入力することで、矩形波パ
ルスが出力され、０．９Ｖ以上の電源電圧で動作する発
振器を構成することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、電源電圧が１Ｖ
程度で動作する矩形波を発生する発振器を集積した半導
体集積回路に関する。
程度で動作する矩形波を発生する発振器を集積した半導
体集積回路に関する。
【０００２】
【従来の技術】従来の集積回路に用いられる矩形波発振
回路には、リング発振器、非安定マルチバイブレータ、
コンパレータを用いた発振器などがある。図４は、リン
グ発振器の一例を示す回路図である。このリング発振器
は、３個のインバータ回路１ａ、１ｂ、１ｃと、抵抗２
ａ、コンデンサ３ａで構成される。この抵抗２ａ、コン
デンサ３ａが無い場合もある。このリング発振器は、イ
ンバータを奇数段（３段以上）接続し、このインバータ
のゲート遅延時間と、抵抗２ａ、コンデンサ３ａからな
る回路の時定数で決まる周波数で動作する。
回路には、リング発振器、非安定マルチバイブレータ、
コンパレータを用いた発振器などがある。図４は、リン
グ発振器の一例を示す回路図である。このリング発振器
は、３個のインバータ回路１ａ、１ｂ、１ｃと、抵抗２
ａ、コンデンサ３ａで構成される。この抵抗２ａ、コン
デンサ３ａが無い場合もある。このリング発振器は、イ
ンバータを奇数段（３段以上）接続し、このインバータ
のゲート遅延時間と、抵抗２ａ、コンデンサ３ａからな
る回路の時定数で決まる周波数で動作する。
【０００３】図５は、非安定マルチバイブレータの一例
を示す回路図である。一般的に多用される発振回路であ
る。この回路では、４個の抵抗２ｂ、２ｃ、２ｄ、２ｅ
と２個のコンデンサ３ｂ、３ｃと２個のｎｐｎトランジ
スタ４、５で構成されている。図６は、集積回路に用い
られるコンパレータを用いた発振器の一例を示す回路図
である。この回路は、２個の電流源１３ａ、１３ｂと４
個のＭＯＳＦＥＴ１０ａ、１０ｂ、１１、１２と、１個
のコンパレータ６と、１個のインバータ回路９と３個の
抵抗７ａ、７ｂ、７ｃと１個のコンデンサ８で構成され
る。
を示す回路図である。一般的に多用される発振回路であ
る。この回路では、４個の抵抗２ｂ、２ｃ、２ｄ、２ｅ
と２個のコンデンサ３ｂ、３ｃと２個のｎｐｎトランジ
スタ４、５で構成されている。図６は、集積回路に用い
られるコンパレータを用いた発振器の一例を示す回路図
である。この回路は、２個の電流源１３ａ、１３ｂと４
個のＭＯＳＦＥＴ１０ａ、１０ｂ、１１、１２と、１個
のコンパレータ６と、１個のインバータ回路９と３個の
抵抗７ａ、７ｂ、７ｃと１個のコンデンサ８で構成され
る。
【０００４】この回路の場合、一般的に発振周波数やオ
ンデューティの精度が良い。オンデューティとは矩形波
パルスで、Ｈレベルの幅／（Ｈレベルの幅＋Ｌレベルの
幅＝１周期）のことである。つまり、オンデューティが
１とは、直流ということであり、オンデューティ０．３
とは１周期の内３０％がＨレベルで、７０％がＬレベル
であることを示す。また、オンデューティの精度が高い
とは、Ｈレベルの幅のばらつきが小さいことを示す。
ンデューティの精度が良い。オンデューティとは矩形波
パルスで、Ｈレベルの幅／（Ｈレベルの幅＋Ｌレベルの
幅＝１周期）のことである。つまり、オンデューティが
１とは、直流ということであり、オンデューティ０．３
とは１周期の内３０％がＨレベルで、７０％がＬレベル
であることを示す。また、オンデューティの精度が高い
とは、Ｈレベルの幅のばらつきが小さいことを示す。
【０００５】
【発明が解決しようとする課題】しかし、図４のリング
発振器は、低電圧での動作は可能であるが、集積回路の
製造上、ゲート遅延時間のばらつきが大きいため、精度
ある周期やオンデューティを得ることができない。ま
た、ＣＲによる周波数のばらつきが大きく、温度特性も
悪い。
発振器は、低電圧での動作は可能であるが、集積回路の
製造上、ゲート遅延時間のばらつきが大きいため、精度
ある周期やオンデューティを得ることができない。ま
た、ＣＲによる周波数のばらつきが大きく、温度特性も
悪い。
【０００６】図５の非安定マルチバイブレータは、低電
圧での動作は可能になるが、回路定数によってはｎｐｎ
トランジスタ４、５が両方ともオンして発振しない場合
が発生し、動作が非確実である。従ってコンデンサ３
ｂ、３ｃの容量値により周波数を変更する際に確実に発
振しない場合もある。また、抵抗２ｂ、２ｃ、２ｄ、２
ｅやコンデンサ３ｂ、３ｃなどの部品点数が多く、半導
体集積回路として製作すると、占有面積が大きくなり、
半導体チップが大きくなる。
圧での動作は可能になるが、回路定数によってはｎｐｎ
トランジスタ４、５が両方ともオンして発振しない場合
が発生し、動作が非確実である。従ってコンデンサ３
ｂ、３ｃの容量値により周波数を変更する際に確実に発
振しない場合もある。また、抵抗２ｂ、２ｃ、２ｄ、２
ｅやコンデンサ３ｂ、３ｃなどの部品点数が多く、半導
体集積回路として製作すると、占有面積が大きくなり、
半導体チップが大きくなる。
【０００７】図６のコンパレータを用いた発振器の場
合、電源電圧が１Ｖ付近ではコンパレータ６の動作が確
立されず、発振動作が行えない。この発明の目的は、前
記の課題を解決して、発振器が占める面積が小さく、周
波数に対するばらつきが小さく、温度特性が良好な、低
い電源電圧で、矩形波を安定した周波数で発生させるこ
とができる半導体集積回路を提供することである。
合、電源電圧が１Ｖ付近ではコンパレータ６の動作が確
立されず、発振動作が行えない。この発明の目的は、前
記の課題を解決して、発振器が占める面積が小さく、周
波数に対するばらつきが小さく、温度特性が良好な、低
い電源電圧で、矩形波を安定した周波数で発生させるこ
とができる半導体集積回路を提供することである。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めに、矩形波パルスを発振する発振器を集積した半導体
集積回路において、該発振器が、電流源と、該電流源か
らの電流で充電されるコンデンサと、該コンデンサの充
放電を司る充放電回路と、前記コンデンサの出力電圧に
応じてオン・オフしゲートしきい値電圧の異なる２つに
ＭＯＳＦＥＴと、該２つのＭＯＳＦＥＴの高電位側の電
位を入力とし、一方のＭＯＳＦＥＴの電位に応じて第１
の論理状態を出力し、他方のＭＯＳＦＥＴの電位に応じ
て第２の論理状態を出力するとともに、出力される第
１、第２の論理状態に応じて前記充放電回路を制御する
フリップフロップを構成し、前記コンデンサへの充放電
電流の大きさおよび前記２つのＭＯＳＦＥＴのしきい値
電圧差によって前記コンデンサの充放電時間を定め、該
充放電時間で決まる周波数の矩形波パルスを出力する構
成とする。
めに、矩形波パルスを発振する発振器を集積した半導体
集積回路において、該発振器が、電流源と、該電流源か
らの電流で充電されるコンデンサと、該コンデンサの充
放電を司る充放電回路と、前記コンデンサの出力電圧に
応じてオン・オフしゲートしきい値電圧の異なる２つに
ＭＯＳＦＥＴと、該２つのＭＯＳＦＥＴの高電位側の電
位を入力とし、一方のＭＯＳＦＥＴの電位に応じて第１
の論理状態を出力し、他方のＭＯＳＦＥＴの電位に応じ
て第２の論理状態を出力するとともに、出力される第
１、第２の論理状態に応じて前記充放電回路を制御する
フリップフロップを構成し、前記コンデンサへの充放電
電流の大きさおよび前記２つのＭＯＳＦＥＴのしきい値
電圧差によって前記コンデンサの充放電時間を定め、該
充放電時間で決まる周波数の矩形波パルスを出力する構
成とする。
【０００９】また、前記充放電回路を電流ミラー回路で
構成し、前記電流源からの電流と、該電流ミラー回路を
構成するＭＯＳＦＥＴに流れる電流の比によって、前記
コンデンサの充電電流と放電電流の比を定めるとよい。
また、矩形波パルスを発振する発振器を集積した半導体
集積回路において、該発振器を、電流源と、該電流源か
らの電流で充電されるコンデンサと、第１ＭＯＳＦＥＴ
と第２ＭＯＳＦＥＴで構成し、前記コンデンサの充放電
を司るミラー回路と、該コンデンサの出力電圧に応じて
オン・オフする第３ＭＯＳＦＥＴと、該コンデンサの出
力に応じてオン・オフし、前記第３ＭＯＳＦＥＴよりゲ
ートしきい値電圧の低い第４ＭＯＳＦＥＴと、第３、第
４ＭＯＳＦＥＴの高電位側の電位を入力とし、第３ＭＯ
ＳＦＥＴの電位に応じて第１の論理状態を出力し、第４
ＭＯＳＦＥＴの電位に応じて第２の論理状態を出力する
フリップフロップ回路と、該フリップフロップ回路から
出力される第１または第２の論理状態に応じて前記ミラ
ー回路の動作を制御する第５ＭＯＳＦＥＴとで構成し、
前記第１および第２ＭＯＳＦＥＴを隣接して形成し、前
記第３および第４ＭＯＳＦＥＴを隣接して形成し、前記
コンデンサへの充放電電流の大きさおよび前記２つのＭ
ＯＳＦＥＴのしきい値電圧の差によってコンデンサの充
放電時間を定め、該コンデンサの充放電時間で決まる周
波数の矩形波パルスを出力する構成とする。
構成し、前記電流源からの電流と、該電流ミラー回路を
構成するＭＯＳＦＥＴに流れる電流の比によって、前記
コンデンサの充電電流と放電電流の比を定めるとよい。
また、矩形波パルスを発振する発振器を集積した半導体
集積回路において、該発振器を、電流源と、該電流源か
らの電流で充電されるコンデンサと、第１ＭＯＳＦＥＴ
と第２ＭＯＳＦＥＴで構成し、前記コンデンサの充放電
を司るミラー回路と、該コンデンサの出力電圧に応じて
オン・オフする第３ＭＯＳＦＥＴと、該コンデンサの出
力に応じてオン・オフし、前記第３ＭＯＳＦＥＴよりゲ
ートしきい値電圧の低い第４ＭＯＳＦＥＴと、第３、第
４ＭＯＳＦＥＴの高電位側の電位を入力とし、第３ＭＯ
ＳＦＥＴの電位に応じて第１の論理状態を出力し、第４
ＭＯＳＦＥＴの電位に応じて第２の論理状態を出力する
フリップフロップ回路と、該フリップフロップ回路から
出力される第１または第２の論理状態に応じて前記ミラ
ー回路の動作を制御する第５ＭＯＳＦＥＴとで構成し、
前記第１および第２ＭＯＳＦＥＴを隣接して形成し、前
記第３および第４ＭＯＳＦＥＴを隣接して形成し、前記
コンデンサへの充放電電流の大きさおよび前記２つのＭ
ＯＳＦＥＴのしきい値電圧の差によってコンデンサの充
放電時間を定め、該コンデンサの充放電時間で決まる周
波数の矩形波パルスを出力する構成とする。
【００１０】また、前記フリップフロップ回路を、イン
バータ回路を介して入力される前記第４ＭＯＳＦＥＴの
出力を第１入力する第１ＮＯＲ回路と、該第１ＮＯＲ回
路の出力を第１入力とし、バッファ回路を介して入力さ
れる前記第３ＭＯＳＦＥＴの出力を第２入力とし、前記
第１ＮＯＲ回路の第２入力信号を出力する第２ＮＯＲ回
路とで構成し、前記第１ＮＯＲ回路から前記矩形波パル
スを出力するとともに、該第１ＮＯＲ回路の出力を前記
第５ＭＯＳＦＥＴのゲートに入力する構成とする。
バータ回路を介して入力される前記第４ＭＯＳＦＥＴの
出力を第１入力する第１ＮＯＲ回路と、該第１ＮＯＲ回
路の出力を第１入力とし、バッファ回路を介して入力さ
れる前記第３ＭＯＳＦＥＴの出力を第２入力とし、前記
第１ＮＯＲ回路の第２入力信号を出力する第２ＮＯＲ回
路とで構成し、前記第１ＮＯＲ回路から前記矩形波パル
スを出力するとともに、該第１ＮＯＲ回路の出力を前記
第５ＭＯＳＦＥＴのゲートに入力する構成とする。
【００１１】また、前記第３、第４ＭＯＳＦＥＴのしき
い値電圧をいずれも０．７Ｖ以下とするとよい。
い値電圧をいずれも０．７Ｖ以下とするとよい。
【００１２】
【発明の実施の形態】図１は、この発明の一実施例の半
導体集積回路の要部回路図である。コンデンサ１４は電
流源１５から充電され、電流源１６のカレントミラー回
路の出力素子であるｎチャネルＭＯＳＦＥＴ２５により
放電される回路構成になっている。以下で記述するＭＯ
ＳＦＥＴとはｎチャネルＭＯＳＦＥＴのことである。
導体集積回路の要部回路図である。コンデンサ１４は電
流源１５から充電され、電流源１６のカレントミラー回
路の出力素子であるｎチャネルＭＯＳＦＥＴ２５により
放電される回路構成になっている。以下で記述するＭＯ
ＳＦＥＴとはｎチャネルＭＯＳＦＥＴのことである。
【００１３】このコンデンサ１４の電圧は、電流源１
７、１８にそれぞれ接続された２つのゲートしきい値電
圧（以下、単にしきい値電圧という。このしきい値電圧
はスレッシュホールド電圧とも呼ばれる）の異なったＭ
ＯＳＦＥＴ２２とＭＯＳＦＥＴ２３のゲートに共通に印
加される。この場合、電流源１７とＭＯＳＦＥＴ２２お
よび電流源１８とＭＯＳＦＥＴ２３はゲートしきい値電
圧の異なるコンパレータ（ゲートしきい値電圧が基準電
圧の働きをする）として動作する。前者の方がしきい値
電圧は低く、後者の方がしきい値電圧が高い。つまり、
前者の方が、コンパレータの基準電圧が低く、後者の方
が基準電圧が高いことに相当する。
７、１８にそれぞれ接続された２つのゲートしきい値電
圧（以下、単にしきい値電圧という。このしきい値電圧
はスレッシュホールド電圧とも呼ばれる）の異なったＭ
ＯＳＦＥＴ２２とＭＯＳＦＥＴ２３のゲートに共通に印
加される。この場合、電流源１７とＭＯＳＦＥＴ２２お
よび電流源１８とＭＯＳＦＥＴ２３はゲートしきい値電
圧の異なるコンパレータ（ゲートしきい値電圧が基準電
圧の働きをする）として動作する。前者の方がしきい値
電圧は低く、後者の方がしきい値電圧が高い。つまり、
前者の方が、コンパレータの基準電圧が低く、後者の方
が基準電圧が高いことに相当する。
【００１４】ＭＯＳＦＥＴ２２、２３のドレインはそれ
ぞれバッファ回路２０とインバータ回路１９ａを介して
フリップフロップ回路２７に入力される。このフリップ
フロップ２７はＮＯＲ回路２１ａ、２１ｂとインバータ
１９で構成される。図２は、図１のＮＯＲ回路２１ａ、
２１ｂの構成図である。このＮＯＲ回路２１ａ、２１ｂ
は、ｐチャネルＭＯＳＦＥＴ３１、３２とｎチャネルＭ
ＯＳＦＥＴ３３、３４で構成される、ＭＯＳＦＥＴが３
段のＮＯＲ回路である。入力１には図１のインバータ１
９ａの出力信号が入力され、入力２には図１のバッファ
２０の出力信号が入力される。このＮＯＲ回路２１ａ、
２１ｂは、入力１、入力２に入力される信号が、ゲート
しきい値電圧が０．７Ｖ以下であるＭＯＳＦＥＴ２２、
２３で制御されているために、電源電圧（ＶＣＣ）が
０．９Ｖと低い電圧でも安定に動作する。
ぞれバッファ回路２０とインバータ回路１９ａを介して
フリップフロップ回路２７に入力される。このフリップ
フロップ２７はＮＯＲ回路２１ａ、２１ｂとインバータ
１９で構成される。図２は、図１のＮＯＲ回路２１ａ、
２１ｂの構成図である。このＮＯＲ回路２１ａ、２１ｂ
は、ｐチャネルＭＯＳＦＥＴ３１、３２とｎチャネルＭ
ＯＳＦＥＴ３３、３４で構成される、ＭＯＳＦＥＴが３
段のＮＯＲ回路である。入力１には図１のインバータ１
９ａの出力信号が入力され、入力２には図１のバッファ
２０の出力信号が入力される。このＮＯＲ回路２１ａ、
２１ｂは、入力１、入力２に入力される信号が、ゲート
しきい値電圧が０．７Ｖ以下であるＭＯＳＦＥＴ２２、
２３で制御されているために、電源電圧（ＶＣＣ）が
０．９Ｖと低い電圧でも安定に動作する。
【００１５】このフリップフロップ２７の出力ＢはＭＯ
ＳＦＥＴ２６を動作させ、電流源１６によるカレントミ
ラー部に戻され、ＭＯＳＦＥＴ２５のオン・オフにより
三角波となり、フリップフロップ回路２７の出力Ａから
矩形波の発振波形として出力される。カレントミラ部
は、ＭＯＳＦＥＴ２４、２５で構成される。カレントミ
ラー部を構成するＭＯＳＦＥＴ２４のチャネル長／チャ
ネル幅とＭＯＳＦＥＴ２５のチャネル長／チャネル幅の
比によって、ＭＯＳＦＥＴ２４、２５に流れる電流値の
比が決まる。電流源１５、１６が等しく、ＭＯＳＦＥＴ
２４のチャネル長／チャネル幅とＭＯＳＦＥＴ２５のチ
ャネル長／チャネル幅の比が１：ｎのとき、コンデンサ
１４へ充電する電流値と放電する電流値の比も決まり、
フリップフロップ回路２７の出力Ａのオンデューティ
（出力Ａの矩形波信号のＨレベルの期間／１周期で表さ
れる）は、１／ｎとなる。
ＳＦＥＴ２６を動作させ、電流源１６によるカレントミ
ラー部に戻され、ＭＯＳＦＥＴ２５のオン・オフにより
三角波となり、フリップフロップ回路２７の出力Ａから
矩形波の発振波形として出力される。カレントミラ部
は、ＭＯＳＦＥＴ２４、２５で構成される。カレントミ
ラー部を構成するＭＯＳＦＥＴ２４のチャネル長／チャ
ネル幅とＭＯＳＦＥＴ２５のチャネル長／チャネル幅の
比によって、ＭＯＳＦＥＴ２４、２５に流れる電流値の
比が決まる。電流源１５、１６が等しく、ＭＯＳＦＥＴ
２４のチャネル長／チャネル幅とＭＯＳＦＥＴ２５のチ
ャネル長／チャネル幅の比が１：ｎのとき、コンデンサ
１４へ充電する電流値と放電する電流値の比も決まり、
フリップフロップ回路２７の出力Ａのオンデューティ
（出力Ａの矩形波信号のＨレベルの期間／１周期で表さ
れる）は、１／ｎとなる。
【００１６】ＭＯＳＦＥＴ２２、２３は、集積回路にお
いては、隣接して形成されるので、ほぼ同一のばらつき
を有し、また、ほぼ同一の温度特性を持つことから、Ｍ
ＯＳＦＥＴ２２、２３のしきい値電圧の差のばらつきは
小さい。またＭＯＳＦＥＴ２４、２５も隣接して形成さ
れるので、カレントミラー部からコンデンサ１４に流れ
る電流も殆どばらつかない。そのため、出力Ａのオンデ
ューティのばらつきが小さくなる。
いては、隣接して形成されるので、ほぼ同一のばらつき
を有し、また、ほぼ同一の温度特性を持つことから、Ｍ
ＯＳＦＥＴ２２、２３のしきい値電圧の差のばらつきは
小さい。またＭＯＳＦＥＴ２４、２５も隣接して形成さ
れるので、カレントミラー部からコンデンサ１４に流れ
る電流も殆どばらつかない。そのため、出力Ａのオンデ
ューティのばらつきが小さくなる。
【００１７】また、図１の電流源１５、１６、１７、１
８は、他の回路と同様に、半導体チップ内に集積して形
成される。図３は、図１の回路の各部の動作波形を示す
図である。この動作波形を用いて本発明の発振回路を説
明する。コンデンサ電圧（Ｃ電圧）が、ＭＯＳＦＥＴ２
２のＶthから上昇する状態から説明する。この状態は、
ＭＯＳＦＥＴ２５がオフ状態で、電流源１５からコンデ
ンサ１４が充電されている期間である。ＭＯＳＦＥＴ２
２はオン状態でＭＯＳＦＥＴ２３はオフ状態である。従
って、インバータ回路１９ａに入力はＨレベルで出力は
Ｌレベル、バッファ回路２０の入出力はＬレベルであ
る。これらのＬレベルの信号がフリップフロップに入力
されている状態では、出力ＡからＬレベル、出力Ｂから
Ｈレベルの信号が出力される。この出力ＢのＨレベルの
信号がＭＯＳＦＥＴのゲートに入力されている状態にな
るので、ＭＯＳＦＥＴ２６はオン状態となっており、Ｍ
ＯＳＦＥＴ２５はオフ状態となっている。
８は、他の回路と同様に、半導体チップ内に集積して形
成される。図３は、図１の回路の各部の動作波形を示す
図である。この動作波形を用いて本発明の発振回路を説
明する。コンデンサ電圧（Ｃ電圧）が、ＭＯＳＦＥＴ２
２のＶthから上昇する状態から説明する。この状態は、
ＭＯＳＦＥＴ２５がオフ状態で、電流源１５からコンデ
ンサ１４が充電されている期間である。ＭＯＳＦＥＴ２
２はオン状態でＭＯＳＦＥＴ２３はオフ状態である。従
って、インバータ回路１９ａに入力はＨレベルで出力は
Ｌレベル、バッファ回路２０の入出力はＬレベルであ
る。これらのＬレベルの信号がフリップフロップに入力
されている状態では、出力ＡからＬレベル、出力Ｂから
Ｈレベルの信号が出力される。この出力ＢのＨレベルの
信号がＭＯＳＦＥＴのゲートに入力されている状態にな
るので、ＭＯＳＦＥＴ２６はオン状態となっており、Ｍ
ＯＳＦＥＴ２５はオフ状態となっている。
【００１８】Ｃ電圧がＭＯＳＦＥＴ２３のＶthに達する
と、ＭＯＳＦＥＴ２３がオン状態となり、フリップフロ
ップ回路２７にインバータ回路１９ａを介してＨレベル
の信号が入力される。この信号でフリップフロップ回路
２７は反転動作し、出力ＡからはＨレベルの信号が出力
され、出力ＢからＬレベルの信号が出力される。この出
力ＢのＬレベルの信号がＭＯＳＦＥＴ２６に入力される
と、ＭＯＳＦＥＴ２６はオフ状態となり、ＭＯＳＦＥＴ
２５はオン状態となる。ＭＯＳＦＥＴ２５がオン状態と
なると、コンデンサ１４が放電を開始し、Ｃ電圧は下降
する。Ｃ電圧がＭＯＳＦＥＴ２３のＶthになると、ＭＯ
ＳＦＥＴ２３は再びオフ状態となる。このＭＯＳＦＥＴ
２３がオン状態となる時間は数十ｎｓである。
と、ＭＯＳＦＥＴ２３がオン状態となり、フリップフロ
ップ回路２７にインバータ回路１９ａを介してＨレベル
の信号が入力される。この信号でフリップフロップ回路
２７は反転動作し、出力ＡからはＨレベルの信号が出力
され、出力ＢからＬレベルの信号が出力される。この出
力ＢのＬレベルの信号がＭＯＳＦＥＴ２６に入力される
と、ＭＯＳＦＥＴ２６はオフ状態となり、ＭＯＳＦＥＴ
２５はオン状態となる。ＭＯＳＦＥＴ２５がオン状態と
なると、コンデンサ１４が放電を開始し、Ｃ電圧は下降
する。Ｃ電圧がＭＯＳＦＥＴ２３のＶthになると、ＭＯ
ＳＦＥＴ２３は再びオフ状態となる。このＭＯＳＦＥＴ
２３がオン状態となる時間は数十ｎｓである。
【００１９】このＣ電圧が下降を続け、ＭＯＳＦＥＴ２
２のＶthに達すると、ＭＯＳＦＥＴ２２がオフ状態とな
り、バッファ回路２０を介してＨレベルの信号がフリッ
プフロップ回路２７に入力されて、フリップフロップ回
路２７は再度反転動作し、出力ＡからＬレベルの信号が
出力され、出力ＢからＨレベルの信号が出力される。こ
の出力ＢのＨレベルの信号をＭＯＳＦＥＴ２６に入力す
ると、ＭＯＳＦＥＴ２６は再びオン状態となり、ＭＯＳ
ＦＥＴ２５はオフ状態となる。ＭＯＳＦＥＴ２５がオフ
状態となると、電流源１５からの電流で、コンデンサ１
４は再度充電され、Ｃ電圧が上昇する。Ｃ電圧がＭＯＳ
ＦＥＴ２２のＶthに達すると、ＭＯＳＦＥＴ２２はオフ
状態からオン状態になる。このＭＯＳＦＥＴ２２がオフ
状態となる時間は数十ｎｓである。
２のＶthに達すると、ＭＯＳＦＥＴ２２がオフ状態とな
り、バッファ回路２０を介してＨレベルの信号がフリッ
プフロップ回路２７に入力されて、フリップフロップ回
路２７は再度反転動作し、出力ＡからＬレベルの信号が
出力され、出力ＢからＨレベルの信号が出力される。こ
の出力ＢのＨレベルの信号をＭＯＳＦＥＴ２６に入力す
ると、ＭＯＳＦＥＴ２６は再びオン状態となり、ＭＯＳ
ＦＥＴ２５はオフ状態となる。ＭＯＳＦＥＴ２５がオフ
状態となると、電流源１５からの電流で、コンデンサ１
４は再度充電され、Ｃ電圧が上昇する。Ｃ電圧がＭＯＳ
ＦＥＴ２２のＶthに達すると、ＭＯＳＦＥＴ２２はオフ
状態からオン状態になる。このＭＯＳＦＥＴ２２がオフ
状態となる時間は数十ｎｓである。
【００２０】これらの動作は繰り返され、コンデンサ１
４のＣ電圧はＭＯＳＦＥＴ２３の高いＶthとＭＯＳＦＥ
Ｔ２２の低いＶthの間の電圧で上昇と下降を繰り返し、
出力ＡからはＨレベルとＬレベルの矩形波電圧が出力さ
れる。つまり、本発明回路は、矩形波発振回路となる。
尚、図中のＶD はドレイン電圧、Ｖthはゲートしきい値
電圧を示す。
４のＣ電圧はＭＯＳＦＥＴ２３の高いＶthとＭＯＳＦＥ
Ｔ２２の低いＶthの間の電圧で上昇と下降を繰り返し、
出力ＡからはＨレベルとＬレベルの矩形波電圧が出力さ
れる。つまり、本発明回路は、矩形波発振回路となる。
尚、図中のＶD はドレイン電圧、Ｖthはゲートしきい値
電圧を示す。
【００２１】図１および図２の回路を構成するＭＯＳＦ
ＥＴ２２、２３、３３、３４およびｐチャネルＭＯＳＦ
ＥＴ３１、３２のしきい値電圧を０．５Ｖから０．７Ｖ
程度以下に設定することで、本発明の発振回路は、電源
電圧が０．９Ｖ以上あれば、十分、安定に動作させるこ
とができる。また、この発振回路では、大きな占有面積
となるコンデンサは１個のみであるめに、半導体チップ
を小型化できて、低コスト化を図ることができる。
ＥＴ２２、２３、３３、３４およびｐチャネルＭＯＳＦ
ＥＴ３１、３２のしきい値電圧を０．５Ｖから０．７Ｖ
程度以下に設定することで、本発明の発振回路は、電源
電圧が０．９Ｖ以上あれば、十分、安定に動作させるこ
とができる。また、この発振回路では、大きな占有面積
となるコンデンサは１個のみであるめに、半導体チップ
を小型化できて、低コスト化を図ることができる。
【００２２】また、前記のようにＭＯＳＦＥＴ２２、２
３およびＭＯＳＦＥＴ２４、２５をそれぞれ隣接して形
成することで、発振周波数のばらつきや温度特性を改善
できる。
３およびＭＯＳＦＥＴ２４、２５をそれぞれ隣接して形
成することで、発振周波数のばらつきや温度特性を改善
できる。
【００２３】
【発明の効果】この発明によれば、フリップフロップを
形成し、このフリップフロップに入力する信号を発生さ
せるために、ＭＯＳＦＥＴのゲートしきい値電圧を用
い、このしきい値電圧を０．５Ｖから０．７Ｖとするこ
とで、電源電圧が０．９Ｖ以上で動作させることができ
る矩形波発振器を構成できる。
形成し、このフリップフロップに入力する信号を発生さ
せるために、ＭＯＳＦＥＴのゲートしきい値電圧を用
い、このしきい値電圧を０．５Ｖから０．７Ｖとするこ
とで、電源電圧が０．９Ｖ以上で動作させることができ
る矩形波発振器を構成できる。
【００２４】また、大きな占有面積となるコンデンサが
１個であるため、半導体チップを小型化できて、低コス
ト化を図ることができる。また、ＭＯＳＦＥＴ同士を隣
接して形成することで、発振周波数のばらつきや温度特
性を改善できる。
１個であるため、半導体チップを小型化できて、低コス
ト化を図ることができる。また、ＭＯＳＦＥＴ同士を隣
接して形成することで、発振周波数のばらつきや温度特
性を改善できる。
【図１】この発明の一実施例の半導体集積回路の要部回
路図
路図
【図２】図１のＮＯＲ回路２１ａ、２１ｂの構成図
【図３】図１の回路の各部の動作波形を示す図
【図４】リング発振器の一例を示す回路図
【図５】非安定マルチバイブレータの一例を示す回路図
【図６】集積回路に用いられるコンパレータを用いた発
振器の一例を示す回路図
振器の一例を示す回路図
１ａ、１ｂ、１ｃ インバータ回路
２ａ、２ｂ、２ｃ、２ｄ、２ｅ 抵抗
３ａ、３ｂ、３ｃ コンデンサ
４、５ ｎｐｎトランジスタ
６ コンパレータ
７ａ、７ｂ、７ｃ 抵抗
８ コンデンサ
９ インバータ回路
１０ａ １０ｂ、１１、１２ ＭＯＳＦＥＴ
１３ａ、１３ｂ 電流源
１４ コンデンサ
１５、１６、１７、１８ 電流源
１９ａ、１９ｂ インバータ回路
２０ バッファ回路
２１ａ、２１ｂ ＮＯＲ回路
２２、２３、２４、２５、２６ ＭＯＳＦＥＴ
２７ フリップフロップ回路
ＶCC 電源／電源電圧
ＧＮＤ グランド
Claims (5)
- 【請求項１】矩形波パルスを発振する発振器を集積した
半導体集積回路において、 該発振器が、電流源と、該電流源からの電流で充電され
るコンデンサと、該コンデンサの充放電を司る充放電回
路と、前記コンデンサの出力電圧に応じてオン・オフし
ゲートしきい値電圧の異なる２つにＭＯＳＦＥＴと、該
２つのＭＯＳＦＥＴの高電位側の電位を入力とし、一方
のＭＯＳＦＥＴの電位に応じて第１の論理状態を出力
し、他方のＭＯＳＦＥＴの電位に応じて第２の論理状態
を出力するとともに、出力される第１、第２の論理状態
に応じて前記充放電回路を制御するフリップフロップを
構成し、 前記コンデンサへの充放電電流の大きさおよび前記２つ
のＭＯＳＦＥＴのしきい値電圧差によって前記コンデン
サの充放電時間を定め、該充放電時間で決まる周波数の
矩形波パルスを出力することを特徴とする半導体集積回
路。 - 【請求項２】前記充放電回路を電流ミラー回路で構成
し、前記電流源からの電流と、該電流ミラー回路を構成
するＭＯＳＦＥＴに流れる電流の比によって、前記コン
デンサの充電電流と放電電流の比を定めることを特徴と
する請求項１に記載の半導体集積回路。 - 【請求項３】矩形波パルスを発振する発振器を集積した
半導体集積回路において、 該発振器を、電流源と、該電流源からの電流で充電され
るコンデンサと、第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴ
で構成し、前記コンデンサの充放電を司るミラー回路
と、該コンデンサの出力電圧に応じてオン・オフする第
３ＭＯＳＦＥＴと、該コンデンサの出力に応じてオン・
オフし、前記第３ＭＯＳＦＥＴよりゲートしきい値電圧
の低い第４ＭＯＳＦＥＴと、第３、第４ＭＯＳＦＥＴの
高電位側の電位を入力とし、第３ＭＯＳＦＥＴの電位に
応じて第１の論理状態を出力し、第４ＭＯＳＦＥＴの電
位に応じて第２の論理状態を出力するフリップフロップ
回路と、該フリップフロップ回路から出力される第１ま
たは第２の論理状態に応じて前記ミラー回路の動作を制
御する第５ＭＯＳＦＥＴとで構成し、 前記第１および第２ＭＯＳＦＥＴを隣接して形成し、前
記第３および第４ＭＯＳＦＥＴを隣接して形成し、前記
コンデンサへの充放電電流の大きさおよび前記２つのＭ
ＯＳＦＥＴのしきい値電圧の差によってコンデンサの充
放電時間を定め、該コンデンサの充放電時間で決まる周
波数の矩形波パルスを出力することを特徴とする半導体
集積回路。 - 【請求項４】前記フリップフロップ回路を、インバータ
回路を介して入力される前記第４ＭＯＳＦＥＴの出力を
第１入力する第１ＮＯＲ回路と、該第１ＮＯＲ回路の出
力を第１入力とし、バッファ回路を介して入力される前
記第３ＭＯＳＦＥＴの出力を第２入力とし、前記第１Ｎ
ＯＲ回路の第２入力信号を出力する第２ＮＯＲ回路とで
構成し、前記第１ＮＯＲ回路から前記矩形波パルスを出
力するとともに、該第１ＮＯＲ回路の出力を前記第５Ｍ
ＯＳＦＥＴのゲートに入力することを特徴とする請求項
３に記載の半導体集積回路。 - 【請求項５】前記第３、第４ＭＯＳＦＥＴのしきい値電
圧をいずれも０．７Ｖ以下とすることを特徴とする請求
項３または４に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328570A JP2003133915A (ja) | 2001-10-26 | 2001-10-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328570A JP2003133915A (ja) | 2001-10-26 | 2001-10-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003133915A true JP2003133915A (ja) | 2003-05-09 |
Family
ID=19144620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001328570A Pending JP2003133915A (ja) | 2001-10-26 | 2001-10-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003133915A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629756A (zh) * | 2011-02-03 | 2012-08-08 | 夏普株式会社 | 二极管保护电路、lnb以及天线系统 |
| CN102790525A (zh) * | 2012-07-19 | 2012-11-21 | 电子科技大学 | 用于boost变换器中的脉宽控制电路 |
-
2001
- 2001-10-26 JP JP2001328570A patent/JP2003133915A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629756A (zh) * | 2011-02-03 | 2012-08-08 | 夏普株式会社 | 二极管保护电路、lnb以及天线系统 |
| CN102790525A (zh) * | 2012-07-19 | 2012-11-21 | 电子科技大学 | 用于boost变换器中的脉宽控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005824B1 (ko) | 반도체 소자의 모스(mos) 발진기 | |
| US7733191B2 (en) | Oscillator devices and methods thereof | |
| US20070273452A1 (en) | Triangular-wave generating apparatus incorporating capacitor | |
| US20210152124A1 (en) | Oscillator circuit, chip and electronic device | |
| US20050258911A1 (en) | Ring oscillation circuit | |
| US7538629B2 (en) | Oscillator circuit | |
| JP7265468B2 (ja) | 半導体集積回路、及び半導体集積回路の制御方法 | |
| JP4355658B2 (ja) | 配置面積を縮減し過渡電力を削減した発振回路 | |
| US7786707B2 (en) | Oscillator circuit | |
| EP0996226B1 (en) | Voltage comparator | |
| JP2003133915A (ja) | 半導体集積回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| JP2585147B2 (ja) | 発振制御回路 | |
| JP4483101B2 (ja) | 比較駆動回路およびそれを用いた三角波電圧発生回路 | |
| JP4829724B2 (ja) | 発振回路 | |
| JP3519650B2 (ja) | 電圧比較器 | |
| JP4641221B2 (ja) | 発振回路および電子機器 | |
| JP3622102B2 (ja) | Ｃｒ発振回路 | |
| JP4576199B2 (ja) | 降圧電圧出力回路 | |
| JPH10270985A (ja) | 電圧制御発振回路 | |
| JPH1070440A (ja) | Ｃｒ発振回路 | |
| JP3140623B2 (ja) | 発振回路装置 | |
| KR100211122B1 (ko) | 반도체 집적 회로 장치용 발진 회로 | |
| JPH09107273A (ja) | パルス発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050913 |