CN110612666B - 锁相环和终端设备 - Google Patents

锁相环和终端设备 Download PDF

Info

Publication number
CN110612666B
CN110612666B CN201880000425.9A CN201880000425A CN110612666B CN 110612666 B CN110612666 B CN 110612666B CN 201880000425 A CN201880000425 A CN 201880000425A CN 110612666 B CN110612666 B CN 110612666B
Authority
CN
China
Prior art keywords
mos tube
pass filter
low
charge pump
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880000425.9A
Other languages
English (en)
Other versions
CN110612666A (zh
Inventor
易律凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN110612666A publication Critical patent/CN110612666A/zh
Application granted granted Critical
Publication of CN110612666B publication Critical patent/CN110612666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供了一种锁相环和终端设备。该锁相环包括：鉴相器、电荷泵、低通滤波器和压控振荡器；该鉴相器通过该电荷泵连接至该低通滤波器，该低通滤波器与该压控振荡器相连；该电荷泵包括多个充电电路和/或多个放电电路；用于根据该鉴相器输出的第一控制信号和该低通滤波器输出的控制电压，导通该多个充电电路中的一个充电电路或导通该多个放电电路中的一个放电电路，并通过该一个放电电路或该第一个放电电路对该低通滤波器进行充放电。即该电荷泵可以基于控制电压，导通该一个充电电路或者该一个放电电路，使得在同一控制电压下，通过该一个充电电路和该一个放电电路对该低通滤波器进行充放电时，充电电流和放电电流之间的差值的绝对值小于预设阈值。

Description

锁相环和终端设备
技术领域
本申请实施例涉及电子技术领域，并且更具体地，涉及锁相环和终端设备。
背景技术
锁相环(Phase Locked Loop，PLL)在电子设备中有非常广泛的应用，环形振荡器结构的PLL利用电荷泵(CHP)的输出的控制电压锁定其输出信号的范围。
具体地，请参阅图1，锁相环通常包括第一分频器100、鉴频鉴相器(FrequencyPhase Detector，PFD)200、电荷泵(CHP)300、低通滤波器(Low-pass filter，LPF)600和压控振荡器(Voltage Controlled Oscillator，VCO)400、第三分频器500以及第二分频器700，第二分频器700组成频率相位的反馈通路。其锁相环的工作原理是：PFD 200检测第一分频器100的输出信号和VCO 400的输出信号的相位差，并将检测出的相位差信号通过PFD200转换成电压信号输出，经LPF 600滤波后形成VCO 400的控制电压，对VCO 400输出信号的频率实施控制，再通过反馈通路把VCO 400输出信号的频率、相位反馈到PFD 200。
可以发现，控制电压(VCTRL)的范围就会受到电荷泵的电源电压的影响，在电荷泵的电源电压比较高时，控制电压的范围比较宽，受电源电压的影响较小，但随着电荷泵的电源电压的降低，当电荷泵的电源电压过低时，控制电压的范围就会被压缩得很小。
因此，本领域中急需一种能够扩展锁相环的控制电压的范围的电路。
发明内容
提供了一种锁相环和终端设备，能够扩展该锁相环的控制电压的范围。
第一方面，提供了一种锁相环，包括：
鉴相器、电荷泵、低通滤波器和压控振荡器；
所述鉴相器通过所述电荷泵连接至所述低通滤波器，所述低通滤波器与所述压控振荡器相连；
所述电荷泵包括多个充电电路和/或多个放电电路；
所述电荷泵，用于根据所述鉴相器输出的第一控制信号和所述低通滤波器输出的控制电压，导通所述多个充电电路中的一个充电电路，并通过所述一个充电电路对所述低通滤波器进行充电，或者，所述电荷泵，用于根据所述第一控制信号和所述控制电压，导通所述多个放电电路中的一个放电电路，并通过所述一个放电电路对所述低通滤波器进行放电，使得在同一所述控制电压下，通过所述一个充电电路对所述低通滤波器进行充电时的充电电流，与通过所述一个放电电路对所述低通滤波器进行放电时的放电电流之间的差值的绝对值小于预设阈值。
由此，该电荷泵可以基于控制电压，导通多个充电电路中的一个充电电路，或者导通多个放电电路中的一个放电电路，使得在同一所述控制电压下，通过该一个充电电路和该一个放电电路对该低通滤波器进行充放电时，充电电流和放电电流之间的差值的绝对值小于预设阈值。
在一些可能的实现方式中，所述多个充电电路包括第一充电电路，所述多个放电电路包括第一放电电路；
在第一阈值至第二阈值的范围内的同一所述控制电压下，通过所述第一充电电路对所述低通滤波器进行充电的充电电流，与通过所述第一放电电路对所述低通滤波器进行放电时的放电电流之间的差值的绝对值小于或等于所述预设阈值；
其中，所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于第一阈值且小于第二阈值时，所述电荷泵导通所述第一充电电路；或者，所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于第一阈值且小于第二阈值时，所述电荷泵导通所述第一放电电路。
在一些可能的实现方式中，所述多个充电电路还包括第二充电电路；
其中，在大于或等于所述第二阈值的同一所述控制电压下，通过所述第二充电电路对所述低通滤波器进行充电时的充电电流，大于通过所述第一充电电路对所述低通滤波器进行充电时的充电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第二充电电路。
在一些可能的实现方式中，所述多个充电电路还包括第三充电电路；
其中，在小于或等于所述第一阈值的同一所述控制电压下，通过所述第三充电电路对所述低通滤波器进行充电时的充电电流，小于通过所述第一充电电路对所述低通滤波器进行充电时的充电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第三充电电路。
在一些可能的实现方式中，所述第一充电电路包括：
第一金属氧化物半导体MOS管、第一电流镜、第一开关和第二开关；
所述第一电流镜包括第二MOS管和第三MOS管；
所述第一MOS管的源极用于接收工作电压，所述第一MOS管的栅极用于接收所述第一控制信号，所述第一MOS管的漏极通过所述第一开关连接至所述第三MOS管的源极；
所述第三MOS管的漏极与所述低通滤波器相连；
所述第三MOS管的栅极通过所述第二开关连接至所述第二MOS管的栅极，所述第二MOS管的源极与第一电流源连接；
其中，所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于所述第一阈值且小于所述第二阈值时，所述电荷泵导通所述第一开关和所述第二开关。
在一些可能的实现方式中，所述第二充电电路包括：
所述第一MOS管、第二电流镜、第三开关和第四开关；
所述第二电流镜包括所述第二MOS管和第四MOS管；
所述第一MOS管的源极用于接收所述工作电压，所述第一MOS管的栅极用于接收所述第一控制信号，所述第一MOS管的漏极通过所述第三开关连接至所述第四MOS管的源极；
所述第四MOS管的漏极与所述低通滤波器相连；
所述第四MOS管的栅极通过所述第四开关连接至所述第二MOS管的栅极，所述第二MOS管的源极与所述第一电流源连接；
其中，所述第四MOS管的沟道长L与所述第四MOS管的沟道宽W的比值，大于所述第三MOS管的L与所述第三MOS管的W的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第三开关和所述第四开关。
在一些可能的实现方式中，所述第四MOS管为多级级联的MOS管。
在一些可能的实现方式中，所述第三充电电路包括：
所述第一MOS管、第三电流镜、第五开关和第六开关；
所述第三电流镜包括所述第二MOS管和第五MOS管；
所述第一MOS管的源极用于接收所述工作电压，所述第一MOS管的栅极用于接收所述第一控制信号，所述第一MOS管的漏极通过所述第五开关连接至所述第五MOS管的源极；
所述第五MOS管的漏极与所述低通滤波器相连；
所述第五MOS管的栅极通过所述第六开关连接至所述第二MOS管的栅极，所述第二MOS管的源极与所述第一电流源连接；
其中，所述第五MOS管的沟道长L与所述第五MOS管的沟道宽W的比值，小于所述第三MOS管的L与所述第三MOS管的W的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第五开关和所述第六开关。
在一些可能的实现方式中，所述多个放电电路还包括第二放电电路；
其中，在大于或等于所述第二阈值的同一所述控制电压下，通过所述第二放电电路对所述低通滤波器进行放电时的放电电流，小于通过所述第一放电电路对所述低通滤波器进行放电时的放电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第二放电电路。
在一些可能的实现方式中，所述多个放电电路还包括第三放电电路；
其中，在所述控制电压小于或等于所述第一阈值的情况下，通过所述第三放电电路对所述低通滤波器进行放电时的放电电流，大于通过所述第一放电电路对所述低通滤波器进行放电时的放电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第三放电电路。
在一些可能的实现方式中，所述第一放电电路包括：
第六金属氧化物半导体MOS管、第四电流镜、第七开关和第八开关；
所述第四电流镜包括第七MOS管和第八MOS管；
所述第六MOS管的漏极接地，所述第六MOS管的栅极用于接收所述第一控制信号，所述第六MOS管的源极通过所述第七开关连接至所述第八MOS管的漏极；
所述第八MOS管的源极与所述低通滤波器相连；
所述第八MOS管的栅极通过所述第八开关连接至所述第七MOS管的栅极，所述第七MOS管的漏极与第二电流源连接；
其中，所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于第一阈值且小于第二阈值时，所述电荷泵导通所述第七开关和所述第八开关。
在一些可能的实现方式中，所述第二放电电路包括：
所述第六MOS管、第五电流镜、第九开关和第十开关；
所述第五电流镜包括所述第七MOS管和第九MOS管；
所述第六MOS管的漏极接地，所述第六MOS管的栅极用于接收所述第一控制信号，所述第六MOS管的源极通过所述第九开关连接至所述第九MOS管的漏极；
所述第九MOS管的源极与所述低通滤波器相连；
所述第九MOS管的栅极通过所述第十开关连接至所述第七MOS管的栅极，所述第七MOS管的漏极与所述第二电流源连接；
其中，所述第九MOS管的沟道宽W与所述第九MOS管的沟道长L的比值，大于所述第八MOS管的W与所述第八MOS管的L的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第九开关和所述第十开关。
在一些可能的实现方式中，所述第三放电电路包括：
所述第六MOS管、第六电流镜、第十一开关和第十二开关；
所述第六电流镜包括所述第七MOS管和第十MOS管；
所述第六MOS管的漏极接地，所述第六MOS管的栅极用于接收所述第一控制信号，所述第六MOS管的源极通过所述第十一开关连接至所述第十MOS管的漏极；
所述第十MOS管的源极与所述低通滤波器相连；
所述第十MOS管的栅极通过所述第十二开关连接至所述第七MOS管的栅极，所述第七MOS管的漏极与所述第二电流源连接；
其中，所述第十MOS管的沟道宽W与所述第十MOS管的沟道长L的比值，小于所述第八MOS管的W与所述第八MOS管的L的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第十一开关和所述第十二开关。
在一些可能的实现方式中，所述第十MOS管为多级级联的MOS管。
在一些可能的实现方式中，所述锁相环还包括：
控制信号生成电路，所述控制信号生成电路与所述低通滤波器相连，所述控制信号生成电路用于接收所述控制电压，并基于所述控制电压生成多个控制信号；
其中，所述多个控制信号用于：所述第一控制信号控制所述电荷泵对所述低通滤波器充电时，导通所述一个充电电路并关断所述多个充电电路中除所述一个充电电路之外的充电电路；所述多个控制信号还用于：所述第一控制信号控制所述电荷泵对所述低通滤波器放电时，导通所述一个放电电路并关断所述多个放电电路中除所述一个放电电路之外的放电电路。
在一些可能的实现方式中，所述控制信号生成电路包括：
第一电阻、第二电阻、第一反相器和第二反相器；
所述第一电阻的一端用于接收所述控制电压，所述第一电阻的另一端通过所述第二电阻连接至地，所述第二电阻还通过所述第一反相器连接至所述第二反相器，所述第一反相器输出的控制信号和所述第二反相器输出的控制信号分别用于导通或关断一组充放电电路。
第二方面，提供了一种终端设备，包括：
该第一方面及该第一方面中任一种可能的实现方式中所述的锁相环。
附图说明
图1是现有技术的锁相环的示意性结构框图。
图2是现有技术的由电荷泵和低通滤波器组成的电路的示意图。
图3是现有技术的电流失配的示意图。
图4是本发明实施例的由电荷泵和低通滤波器组成的电路的示意图。
图5是本发明实施例的控制信号产生电路的示意图。
图6是本发明实施例的电荷泵结合低通滤波器的另一示意性电路图。
图7本发明的图5和图6共同实施后的电流失配的示意图。
具体实施方式
应理解，本发明实施例的锁相环可以适用于便携式电子设备的时钟产生电路中或者用于实现频率合成的电路中。特别是，对时钟的精度要求不高，但对电源电压要求尽可能低的场景。
为了便于对本发明实施例的技术方案的理解，下面对现有的电荷泵的输出电压的有效范围进行分析：
图2是现有技术的由电荷泵和低通滤波器组成的电路的示意图。
具体地，由金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)组成。例如“N型”MOS(NMOS)管与“P型”MOS(PMOS)管。
更具体地，如图2所示，该电荷泵电路包括电荷泵300和低通滤波器600。
其中，该电荷泵300包括：由第一PMOS管101、第二PMOS管102和第三PMOS管103组成的充电电路，以及由第一NMOS管104、第二NMOS管105和第三NMOS管106组成的放电电路。具体地，当该电荷泵300接收到的第一信号(UP)控制该第一PMOS管101导通时，该电荷泵300对该低通滤波器600中的第一电容602和第二电容603进行充电，当该电荷泵300接收到的第二信号(DN)控制该第一NMOS管104导通时，该电荷泵300对该低通滤波器600中的第一电容602和第二电容603进行放电。图2所示的电路中，该低通滤波器600还包括低通滤波器电阻601。
在图2所示的电路中，当控制电压(VCTRL)偏离中心点时，具体地，如图3所示，比如当控制电压接近地电位(AVSS)时(即，小于Vout_min)，由于MOS管有限的源-漏输出电阻，NMOS电流会下降，而PMOS电流会增加，这样就造成充电(UP)电流和放电(DOWN，DN)电流的失配很大。同理，当控制电压接近电荷泵电源电压(AVDD)时(即，大于Vout_max时)，这时UP电流和DN电流的失配也很大。由此可以看出，电荷泵的有效范围是最小控制电压(Vout_min)到最大控制电压(Vout_max)之间。
应理解，在图3所示的电流失配图中，控制电压为电荷泵的输出电压(即图2所示的VCTRL)，Ipmos管为PMOS管电流，可以理解为UP电流或者充电电流，Inmos管为NMOS管电流，可以理解DOWN电流或者放电电流。I失配为Ipmos管减去Inmos管得到的值。
可以发现，控制电压(VCTRL)的范围就会受到电荷泵的电源电压的影响，在电荷泵的电源电压比较高时，控制电压的范围比较宽，受电源电压的影响较小，但随着电荷泵的电源电压的降低，当电荷泵的电源电压过低时，控制电压的范围就会被压缩得很小。
因此，本领域中急需一种能够扩展锁相环的控制电压的范围的电路。
本发明实施例中，提供了一种极低电压和低功耗的锁相环，其目的在于，为适应大幅降低电源供电电压，扩展锁相环的电荷泵的控制电压的输出范围。
可选地，本发明实施例中的锁相环可以包括：
鉴相器、电荷泵、低通滤波器和压控振荡器；
该鉴相器通过该电荷泵连接至该低通滤波器，该低通滤波器与该压控振荡器相连；
该电荷泵包括多个充电电路和/或多个放电电路；
该电荷泵，用于根据该鉴相器输出的第一控制信号和该低通滤波器输出的控制电压，导通该多个充电电路中的一个充电电路，并通过该一个充电电路对该低通滤波器进行充电，或者，该电荷泵，用于根据该第一控制信号和该控制电压，导通该多个放电电路中的一个放电电路，并通过该一个放电电路对该低通滤波器进行放电，使得在同一控制电压下，通过该一个充电电路对该低通滤波器进行充电时的充电电流，与通过该一个放电电路对该低通滤波器进行放电时的放电电流之间的差值的绝对值小于预设阈值。
由此，该电荷泵可以基于控制电压，导通多个充电电路中的一个充电电路，或者导通多个放电电路中的一个放电电路，使得在同一控制电压下，通过该一个充电电路和该一个放电电路对该低通滤波器进行充放电时，充电电流和放电电流之间的差值的绝对值小于预设阈值。
应理解，该同一控制电压可以为地电压(AVSS)至该电荷泵的电源电压(AVDD)之间的任一电压。
进一步地，该多个充电电路可以包括第一充电电路，该多个放电电路可以包括第一放电电路；其中，在第一阈值至第二阈值的范围内的同一控制电压下，通过该第一充电电路对该低通滤波器进行充电的充电电流，与通过该第一放电电路对该低通滤波器进行放电时的放电电流之间的差值的绝对值小于或等于该预设阈值；实际操作中，该第一控制信号控制该电荷泵对该低通滤波器充电，且该控制电压大于第一阈值且小于第二阈值时，该电荷泵导通该第一充电电路；或者，该第一控制信号控制该电荷泵对该低通滤波器放电，且该控制电压大于第一阈值且小于第二阈值时，该电荷泵导通该第一放电电路。
应理解，本发明实施例中的第一充电电路和第一放电电路可以理解为：该第一充电电路和该第一放电电路的有效范围为该第一阈值到该第二阈值之间。可以理解，本发明实施例中，通过在电荷泵中设计适用于除所述第一阈值至所述第二阈值区间外的充电电路和放电电路，使得该电荷泵在尽可能大的范围内，该电荷泵对该低通滤波器进行充放电时，充电电流和放电电流之间的差值的绝对值小于预设阈值。
本发明实施例中提供的锁相环，通过对低压电荷泵接近电源段和接近地的输出段的电压延展，扩展电荷泵的线性输出范围，进而，提高对温度波动和对电源波动的抑制能力。
图4和图6是本发明实施例的由电荷泵和低通滤波器组成的电路的示意图。应理解，图4和图6所示的电荷泵输出的控制电压(VCX)即为图2所示的电荷泵输出的控制电压(VCTRL)，下面结合图4和图6对本发明实施例的第一充电电路和该第一放电电路进行说明：
请参见图4以及图6，该第一充电电路可以包括：
第一MOS管、第一电流镜、第一开关233和第二开关231；该第一电流镜包括第二MOS管214和第三MOS管212；该第一MOS管211的源极用于接收工作电压，该第一MOS管211的栅极用于接收该第一控制信号，该第一MOS管211的漏极通过该第一开关233连接至该第三MOS管212的源极；该第三MOS管212的漏极与该低通滤波器相连；该第三MOS管212的栅极通过该第二开关231连接至该第二MOS管214的栅极，该第二MOS管214的源极与第一电流源连接。
其中，该第一控制信号控制该电荷泵对该低通滤波器充电，且该控制电压大于该第一阈值且小于该第二阈值时，该电荷泵导通该第一开关233和该第二开关231。
请参见图4以及图6，该第一放电电路可以包括：
第六MOS管、第四电流镜、第七开关234和第八开关232；该第四电流镜包括第七MOS管224和第八MOS管222；该第六MOS管221的漏极接地，该第六MOS管221的栅极用于接收该第一控制信号，该第六MOS管221的源极通过该第七开关234连接至该第八MOS管222的漏极；该第八MOS管222的源极与该低通滤波器相连；该第八MOS管222的栅极通过该第八开关232连接至该第七MOS管224的栅极，该第七MOS管224的漏极与第二电流源连接。
其中，该第一控制信号控制该电荷泵对该低通滤波器放电，且该控制电压大于第一阈值且小于第二阈值时，该电荷泵导通该第七开关234和该第八开关232。
下面结合图4对本发明实施例中的控制电压大于或等于第二阈值的情况下(低压电荷泵接近电源段)，扩展电荷泵的线性输出范围的实现方式进行示例性说明：
在一个实施例中，该多个充电电路还可以包括第二充电电路。
其中，在大于或等于该第二阈值的同一控制电压下，通过该第二充电电路对该低通滤波器进行充电时的充电电流，大于通过该第一充电电路对该低通滤波器进行充电时的充电电流；该第一控制信号控制该电荷泵对该低通滤波器充电，且该控制电压大于或等于该第二阈值时，该电荷泵导通该第二充电电路。
例如，请参阅图4所示，该第二充电电路可以包括：
该第一MOS管211、第二电流镜、第三开关235和第四开关236；该第二电流镜包括该第二MOS管214和第四MOS管213；该第一MOS管211的源极用于接收该工作电压，该第一MOS管211的栅极用于接收该第一控制信号，该第一MOS管211的漏极通过该第三开关235连接至该第四MOS管213的源极；该第四MOS管213的漏极与该低通滤波器相连；该第四MOS管213的栅极通过该第四开关236连接至该第二MOS管214的栅极，该第二MOS管214的源极与该第一电流源连接。
其中，该第四MOS管213的沟道长L与该第四MOS管213的沟道宽W的比值，大于该第三MOS管212的L与该第三MOS管212的W的比值；该第一控制信号控制该电荷泵对该低通滤波器充电，且该控制电压大于或等于该第二阈值时，该电荷泵导通该第三开关235和该第四开关236。更进一步地，该第四MOS管213为多级级联的MOS管。
由于该第四MOS管213是一个倒比管(L比W大)的PMOS管，同时，是多个PMOS管级联在一起形成的PMOS管。同时，3级级联的PMOS管的工作电压(Vth)阈值很低，当该控制电压大于该第二阈值时，仍然有一定PMOS的电流。
结合图3来说，若控制电压的范围为Vout_max至AVDD，且电荷泵使用前述第一放电电路对低通滤波器进行充电时，在一定程度上，能够提高充电电流Ipmos管。进而，可以减少充电电流和放电电流之间的失配程度。
相应的，本发明实施例中，该多个放电电路还可以包括第二放电电路；
其中，在大于或等于该第二阈值的同一控制电压下，通过该第二放电电路对该低通滤波器进行放电时的放电电流，小于通过该第一放电电路对该低通滤波器进行放电时的放电电流；该第一控制信号控制该电荷泵对该低通滤波器放电，且该控制电压大于或等于该第二阈值时，该电荷泵导通该第二放电电路。
例如，请参阅图4所示，该第二放电电路可以包括：
该第六MOS管221、第五电流镜、第九开关238和第十开关237；该第五电流镜包括该第七MOS管224和第九MOS管223；该第六MOS管221的漏极接地，该第六MOS管221的栅极用于接收该第一控制信号，该第六MOS管221的源极通过该第九开关238连接至该第九MOS管223的漏极；该第九MOS管223的源极与该低通滤波器相连；该第九MOS管223的栅极通过该第十开关237连接至该第七MOS管224的栅极，该第七MOS管224的漏极与该第二电流源连接；
其中，该第九MOS管223的沟道宽W与该第九MOS管223的沟道长L的比值，大于该第八MOS管222的W与该第八MOS管222的L的比值；该第一控制信号控制该电荷泵对该低通滤波器放电，且该控制电压大于或等于该第二阈值时，该电荷泵导通该第九开关238和该第十开关237。
由于，该第九MOS管223是一个W/L很大的NMOS管，因而，该第九MOS管223的Vth很大，进而在一定程度上能够降低NMOS电流。
结合图3来说，若控制电压的范围为Vout_max至AVDD，且电荷泵采用该第二放电电路对低通滤波器进行放电时，在一定程度上，能够降低放电电流Inmos管。进而，可以减少充电电流和放电电流之间的失配程度。
进一步地，可以发现，当控制电压大于该第二阈值时，如果通过上文涉及的该第二充电电路和该第二放电电路对低通滤波器进行充放电，会在一定程度上，维持PMOS充电电流和NMOS放电电流基本一致。进而，可以减少充电电流Ipmos管和放电电流Inmos管之间的失配程度。
此外，由于本发明实施例中增加了多个充电电路和多个放电电路。因此，本发明实施例中的电荷泵根据鉴相器发送的控制信号控制该电荷泵对低通滤波器进行充电或放电时，还需要进一步在该多个充电电路导通与控制电压相匹配的充电电路，或者在该多个放电电路中导通与该控制电压相匹配的放电电路。
因此，本发明实施例进一步提供了一种控制信号生成电路。
可选地，该锁相环还可以包括：
控制信号生成电路，该控制信号生成电路与该低通滤波器相连，该控制信号生成电路用于接收该控制电压，并基于该控制电压生成多个控制信号；
其中，该多个控制信号用于：该第一控制信号控制该电荷泵对该低通滤波器充电时，导通该一个充电电路并关断该多个充电电路中除该一个充电电路之外的充电电路；该多个控制信号还用于：该第一控制信号控制该电荷泵对该低通滤波器放电时，导通该一个放电电路并关断该多个放电电路中除该一个放电电路之外的放电电路。
例如，如图5所示，该控制信号生成电路包括：
第一电阻261、第二电阻262、第一反相器263和第二反相器264；
该第一电阻261的一端用于接收该控制电压，该第一电阻261的另一端通过该第二电阻262连接至地，该第二电阻262还通过该第一反相器263连接至该第二反相器264，该第一反相器263输出的控制信号和该第二反相器264输出的控制信号分别用于导通或关断一组充放电电路。
应理解，第一电阻261和第二电阻262的值在几百KΩ(千欧)级别，例如，可以选取第一电阻261小于第二电阻262适当的值，产生一个控制信号Φi1和一个控制信号Φi2。当控制电压比Vout_max大时，可以使得由控制信号Φ12控制的开关导通，由控制信号Φ11控制的开关关断。
下面结合图6对本发明实施例中的控制电压小于或等于该第一阈值的情况下(低压电荷泵接近地)，扩展电荷泵的线性输出范围的实现方式进行示例性说明：
在一个实施例中，该多个充电电路还可以包括第三充电电路。
其中，在小于或等于该第一阈值的同一控制电压下，通过该第三充电电路对该低通滤波器进行充电时的充电电流，小于通过该第一充电电路对该低通滤波器进行充电时的充电电流；该第一控制信号控制该电荷泵对该低通滤波器充电，且该控制电压小于或等于该第一阈值时，该电荷泵导通该第三充电电路。
具体地，请参阅图6，该第三充电电路可以包括：
该第一MOS管211、第三电流镜、第五开关235和第六开关236；该第三电流镜包括该第二MOS管214和第五MOS管251；该第一MOS管211的源极用于接收该工作电压，该第一MOS管211的栅极用于接收该第一控制信号，该第一MOS管211的漏极通过该第五开关235连接至该第五MOS管251的源极；该第五MOS管251的漏极与该低通滤波器相连；该第五MOS管251的栅极通过该第六开关236连接至该第二MOS管214的栅极，该第二MOS管214的源极与该第一电流源连接。
其中，该第五MOS管251的沟道长L与该第五MOS管251的沟道宽W的比值，小于该第三MOS管212的L与该第三MOS管212的W的比值；该第一控制信号控制该电荷泵对该低通滤波器充电，且该控制电压小于或等于该第一阈值时，该电荷泵导通该第五开关235和该第六开关236。
由于该第五MOS管251是一个W/L很大的PMOS管，而PMOS管的Vth很大，进而在一定程度上能够降低PMOS电流(充电电流)。
结合图3来说，若控制电压的范围为地至Vout_min，则电荷泵对低通滤波器进行充电时，在一定程度上，能够降低充电电流Ipmos管。进而，可以减少充电电流和放电电流之间的失配程度。
相应的，本发明实施例中，该多个放电电路还可以包括第三放电电路；
其中，在该控制电压小于或等于该第一阈值的情况下，通过该第三放电电路对该低通滤波器进行放电时的放电电流，大于通过该第一放电电路对该低通滤波器进行放电时的放电电流；该第一控制信号控制该电荷泵对该低通滤波器放电，且该控制电压小于或等于该第一阈值时，该电荷泵导通该第三放电电路。
具体地，请参阅图6，该第三放电电路可以包括：
该第六MOS管221、第六电流镜、第十一开关238和第十二开关237；该第六电流镜包括该第七MOS管224和第十MOS管252；该第六MOS管221的漏极接地，该第六MOS管221的栅极用于接收该第一控制信号，该第六MOS管221的源极通过该第十一开关238连接至该第十MOS管252的漏极；该第十MOS管252的源极与该低通滤波器相连；该第十MOS管252的栅极通过该第十二开关237连接至该第七MOS管224的栅极，该第七MOS管224的漏极与该第二电流源连接。
其中，该第十MOS管252的沟道宽W与该第十MOS管252的沟道长L的比值，小于该第八MOS管222的W与该第八MOS管222的L的比值；该第一控制信号控制该电荷泵对该低通滤波器放电，且该控制电压小于或等于该第一阈值时，该电荷泵导通该第十一开关238和该第十二开关237。
更进一步地，该第十MOS管252可以为多级级联的MOS管。
由于，该第十MOS管252是一个倒比管(L比W大)的NMOS管，进一步地，可以是多个NMOS管级联在一起形成的NMOS管。同时，由于3级级联的NMOS管的工作电压(Vth)阈值很低，当控制电压小于该第一阈值时，仍然有一定NMOS的电流。
结合图3来说，若控制电压的范围为地至第一阈值(Vout_min)，且电荷泵通过该第三放电电路对低通滤波器进行放电时，在一定程度上，能够增加放电电流Inmos管。进而，可以减少充电电流和放电电流之间的失配程度。
更进一步地，可以发现，当控制电压小于该第一阈值时，如果通过上文涉及的该第三充电电路和该第三放电电路对低通滤波器进行充放电，会在一定程度上，维持PMOS充电电流和NMOS放电电流基本一致。进而，可以减少充电电流Ipmos管和放电电流Inmos管之间的失配程度。
图7是采用图4和图6的充电电路和放电电路对低通滤波器进行充放电时，充放电失配结果的示意图。
如图7所示，本发明实施例中的控制电压小于第一阈值时，电荷泵采用该第三充电电路和该第三放电电路对低通滤波器进行充放电，该控制电压大于该第一阈值且小于该第二阈值时，该电荷泵采用该第一充电电路和该第一放电电路对低通滤波器进行充放电，该控制电压大于该第二阈值时，该电荷泵采用该第二充电电路和该第二放电电路对低通滤波器进行充放电，可以使得属于Vout_max到AVDD，以及AVSS到Vout_min这两段的控制电压的充放电失配大大减小，变成电荷泵有效输出。进而，提高锁相环整体的温度变化抑制能力。
需要注意的是，同时采用图4和图6的充电电路和放电电路对低通滤波器进行充放电时，需要分别为图4和图6配置一个控制信号生成电路，该控制信号生成电路与该低通滤波器相连，该控制信号生成电路用于接收该控制电压，并基于该控制电压生成多个控制信号。在一个实施例中，可以分别为图4和图6配置一个如图5所示的控制信号生成电路，其中，图5所示的控制信号生成电路生成的控制信号Φi1和控制信号Φi2可以通过第一电阻261和第二电阻262进行控制。例如，当控制电压比Vout_max大时，选取第一电阻261<第二电阻262，使得为图4所示的电路配置的控制信号生成电路生成的控制信号Φi1、控制信号Φi2分别为控制信号Φ11、控制信号Φ12，并由控制信号Φ12控制该第二充电电路和该第二放电电路上的开关导通，由控制信号Φ11控制该第一充电电路和该第一放电电路上的开关关断。当控制电压比Vout_min小时，选取第一电阻261>第二电阻262，使得为图6所示的电路配置的另一个控制信号生成电路生成的控制信号Φi1、控制信号Φi2分别为控制信号Φ21、控制信号Φ22，并由控制信号Φ22控制该第三充电电路和该第三放电电路上的开关导通，由控制信号Φ21控制该第一充电电路和该第一放电电路上的开关关断。进一步地，同时采用图4和图6的充电电路和放电电路对低通滤波器进行充放电时，可以只保留一个第一充电电路和一个第一放电电路。
此外，本发明实施例中的锁相环，适合极低的电源电压下，而且仅增加处理高于Vout_max的支路和低于Vout_min的支路，不需要用特殊的器件。
应理解，本发明实施例中，图4所示的第二放电电路和第二充电电路，以及图6所示的第三放电电路和第三充电电路仅是多个充电电路和多个放电电路的示意图。本发明实施例不限于此，也就是说，本发明实施例对其电路图的具体结构不做限定。
例如，在一种可能实现的方式中，该电荷泵可以包括大于三组以上的充电电路和放电电路，
此外，本发明实施例中还提供了一种终端设备，包括：上文提供的该的锁相环。
最后需要说明的是，在本发明实施例和所附权利要求书中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明实施例。
例如，在本发明实施例和所附权利要求书中所使用的单数形式的“一个”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的部件，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。为了清楚地说明硬件和软件的可互换性，在该说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，该描述的装置和部件，可以是或者也可以不是物理上分开的。可以根据实际的需要选择其中的部分或者全部部件来实现本发明实施例的目的。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
以上内容，仅为本发明实施例的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。因此，本发明实施例的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种锁相环，其特征在于，包括：
鉴相器、电荷泵、低通滤波器和压控振荡器；
所述鉴相器通过所述电荷泵连接至所述低通滤波器，所述低通滤波器与所述压控振荡器相连；
所述电荷泵包括多个充电电路和/或多个放电电路；
所述电荷泵，用于根据所述鉴相器输出的第一控制信号和所述低通滤波器输出的控制电压，导通所述多个充电电路中的一个充电电路，并通过所述一个充电电路对所述低通滤波器进行充电，或者，所述电荷泵，用于根据所述第一控制信号和所述控制电压，导通所述多个放电电路中的一个放电电路，并通过所述一个放电电路对所述低通滤波器进行放电，使得在同一所述控制电压下，通过所述一个充电电路对所述低通滤波器进行充电时的充电电流，与通过所述一个放电电路对所述低通滤波器进行放电时的放电电流之间的差值的绝对值小于预设阈值；
所述多个充电电路包括第一充电电路，所述多个放电电路包括第一放电电路；
在第一阈值至第二阈值的范围内的同一所述控制电压下，通过所述第一充电电路对所述低通滤波器进行充电的充电电流，与通过所述第一放电电路对所述低通滤波器进行放电时的放电电流之间的差值的绝对值小于或等于所述预设阈值；
其中，所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于第一阈值且小于第二阈值时，所述电荷泵导通所述第一充电电路；或者，所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于第一阈值且小于第二阈值时，所述电荷泵导通所述第一放电电路；
所述多个充电电路还包括第二充电电路；
其中，在大于或等于所述第二阈值的同一所述控制电压下，通过所述第二充电电路对所述低通滤波器进行充电时的充电电流，大于通过所述第一充电电路对所述低通滤波器进行充电时的充电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第二充电电路；
所述第一充电电路包括：
第一MOS管、第一电流镜、第一开关和第二开关；
所述第一电流镜包括第二MOS管和第三MOS管；
所述第一MOS管的源极用于接收工作电压，所述第一MOS管的栅极用于接收所述第一控制信号，所述第一MOS管的漏极通过所述第一开关连接至所述第三MOS管的源极；
所述第三MOS管的漏极与所述低通滤波器相连；
所述第三MOS管的栅极通过所述第二开关连接至所述第二MOS管的栅极，所述第二MOS管的源极与第一电流源连接；
其中，所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于所述第一阈值且小于所述第二阈值时，所述电荷泵导通所述第一开关和所述第二开关；
所述第二充电电路包括：
所述第一MOS管、第二电流镜、第三开关和第四开关；
所述第二电流镜包括所述第二MOS管和第四MOS管；
所述第一MOS管的源极用于接收所述工作电压，所述第一MOS管的栅极用于接收所述第一控制信号，所述第一MOS管的漏极通过所述第三开关连接至所述第四MOS管的源极；
所述第四MOS管的漏极与所述低通滤波器相连；
所述第四MOS管的栅极通过所述第四开关连接至所述第二MOS管的栅极，所述第二MOS管的源极与所述第一电流源连接；
其中，所述第四MOS管的沟道长L与所述第四MOS管的沟道宽W的比值，大于所述第三MOS管的L与所述第三MOS管的W的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第三开关和所述第四开关。
2.根据权利要求1所述的锁相环，其特征在于，所述多个充电电路还包括第三充电电路；
其中，在小于或等于所述第一阈值的同一所述控制电压下，通过所述第三充电电路对所述低通滤波器进行充电时的充电电流，小于通过所述第一充电电路对所述低通滤波器进行充电时的充电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第三充电电路。
3.根据权利要求1所述的锁相环，其特征在于，所述第四MOS管为多级级联的MOS管。
4.根据权利要求2所述的锁相环，其特征在于，所述第三充电电路包括：
所述第一MOS管、第三电流镜、第五开关和第六开关；
所述第三电流镜包括所述第二MOS管和第五MOS管；
所述第一MOS管的源极用于接收所述工作电压，所述第一MOS管的栅极用于接收所述第一控制信号，所述第一MOS管的漏极通过所述第五开关连接至所述第五MOS管的源极；
所述第五MOS管的漏极与所述低通滤波器相连；
所述第五MOS管的栅极通过所述第六开关连接至所述第二MOS管的栅极，所述第二MOS管的源极与所述第一电流源连接；
其中，所述第五MOS管的沟道长L与所述第五MOS管的沟道宽W的比值，小于所述第三MOS管的L与所述第三MOS管的W的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器充电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第五开关和所述第六开关。
5.根据权利要求1所述的锁相环，其特征在于，所述多个放电电路还包括第二放电电路；
其中，在大于或等于所述第二阈值的同一所述控制电压下，通过所述第二放电电路对所述低通滤波器进行放电时的放电电流，小于通过所述第一放电电路对所述低通滤波器进行放电时的放电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第二放电电路。
6.根据权利要求1所述的锁相环，其特征在于，所述多个放电电路还包括第三放电电路；
其中，在所述控制电压小于或等于所述第一阈值的情况下，通过所述第三放电电路对所述低通滤波器进行放电时的放电电流，大于通过所述第一放电电路对所述低通滤波器进行放电时的放电电流；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第三放电电路。
7.根据权利要求1所述的锁相环，其特征在于，所述第一放电电路包括：
第六MOS管、第四电流镜、第七开关和第八开关；
所述第四电流镜包括第七MOS管和第八MOS管；
所述第六MOS管的漏极接地，所述第六MOS管的栅极用于接收所述第一控制信号，所述第六MOS管的源极通过所述第七开关连接至所述第八MOS管的漏极；
所述第八MOS管的源极与所述低通滤波器相连；
所述第八MOS管的栅极通过所述第八开关连接至所述第七MOS管的栅极，所述第七MOS管的漏极与第二电流源连接；
其中，所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于第一阈值且小于第二阈值时，所述电荷泵导通所述第七开关和所述第八开关。
8.根据权利要求5所述的锁相环，其特征在于，所述第二放电电路包括：
第六MOS管、第五电流镜、第九开关和第十开关；
所述第五电流镜包括第七MOS管和第九MOS管；
所述第六MOS管的漏极接地，所述第六MOS管的栅极用于接收所述第一控制信号，所述第六MOS管的源极通过所述第九开关连接至所述第九MOS管的漏极；
所述第九MOS管的源极与所述低通滤波器相连；
所述第九MOS管的栅极通过所述第十开关连接至所述第七MOS管的栅极，所述第七MOS管的漏极与所述第二电流源连接；
其中，所述第九MOS管的沟道宽W与所述第九MOS管的沟道长L的比值，大于第八MOS管的W与所述第八MOS管的L的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压大于或等于所述第二阈值时，所述电荷泵导通所述第九开关和所述第十开关。
9.根据权利要求6所述的锁相环，其特征在于，所述第三放电电路包括：
第六MOS管、第六电流镜、第十一开关和第十二开关；
所述第六电流镜包括第七MOS管和第十MOS管；
所述第六MOS管的漏极接地，所述第六MOS管的栅极用于接收所述第一控制信号，所述第六MOS管的源极通过所述第十一开关连接至所述第十MOS管的漏极；
所述第十MOS管的源极与所述低通滤波器相连；
所述第十MOS管的栅极通过所述第十二开关连接至所述第七MOS管的栅极，所述第七MOS管的漏极与所述第二电流源连接；
其中，所述第十MOS管的沟道宽W与所述第十MOS管的沟道长L的比值，小于第八MOS管的W与所述第八MOS管的L的比值；
所述第一控制信号控制所述电荷泵对所述低通滤波器放电，且所述控制电压小于或等于所述第一阈值时，所述电荷泵导通所述第十一开关和所述第十二开关。
10.根据权利要求9所述的锁相环，其特征在于，所述第十MOS管为多级级联的MOS管。
11.根据权利要求1至10中任一项所述的锁相环，其特征在于，所述锁相环还包括：
控制信号生成电路，所述控制信号生成电路与所述低通滤波器相连，所述控制信号生成电路用于接收所述控制电压，并基于所述控制电压生成多个控制信号；
其中，所述多个控制信号用于：所述第一控制信号控制所述电荷泵对所述低通滤波器充电时，导通所述一个充电电路并关断所述多个充电电路中除所述一个充电电路之外的充电电路；所述多个控制信号还用于：所述第一控制信号控制所述电荷泵对所述低通滤波器放电时，导通所述一个放电电路并关断所述多个放电电路中除所述一个放电电路之外的放电电路。
12.根据权利要求11所述的锁相环，其特征在于，所述控制信号生成电路包括：
第一电阻、第二电阻、第一反相器和第二反相器；
所述第一电阻的一端用于接收所述控制电压，所述第一电阻的另一端通过所述第二电阻连接至地，所述第二电阻还通过所述第一反相器连接至所述第二反相器，所述第一反相器输出的控制信号和所述第二反相器输出的控制信号分别用于导通或关断一组充放电电路。
13.一种终端设备，其特征在于，包括：
权利要求1至12中任一项所述的锁相环。
CN201880000425.9A 2018-04-03 2018-04-03 锁相环和终端设备 Active CN110612666B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/081728 WO2019191895A1 (zh) 2018-04-03 2018-04-03 锁相环和终端设备

Publications (2)

Publication Number Publication Date
CN110612666A CN110612666A (zh) 2019-12-24
CN110612666B true CN110612666B (zh) 2023-07-28

Family

ID=68099764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880000425.9A Active CN110612666B (zh) 2018-04-03 2018-04-03 锁相环和终端设备

Country Status (2)

Country Link
CN (1) CN110612666B (zh)
WO (1) WO2019191895A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972129A (zh) * 2005-11-14 2007-05-30 三星电子株式会社 电荷泵电路及其方法
CN101447788A (zh) * 2008-12-16 2009-06-03 昆山锐芯微电子有限公司 锁相环锁定信号的产生电路
CN103338038A (zh) * 2013-06-26 2013-10-02 上海宏力半导体制造有限公司 锁相环电路
CN103929174A (zh) * 2013-01-15 2014-07-16 中芯国际集成电路制造(上海)有限公司 一种锁相环电路
CN104143978A (zh) * 2013-05-08 2014-11-12 博通集成电路（上海）有限公司 电荷泵、锁相环电路以及该电荷泵中的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0126632D0 (en) * 2001-11-06 2002-01-02 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
CN105490677B (zh) * 2014-09-19 2018-10-23 中芯国际集成电路制造(上海)有限公司 源端开关的电荷泵、锁相环电路及抑制馈通效应的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972129A (zh) * 2005-11-14 2007-05-30 三星电子株式会社 电荷泵电路及其方法
CN101447788A (zh) * 2008-12-16 2009-06-03 昆山锐芯微电子有限公司 锁相环锁定信号的产生电路
CN103929174A (zh) * 2013-01-15 2014-07-16 中芯国际集成电路制造(上海)有限公司 一种锁相环电路
CN104143978A (zh) * 2013-05-08 2014-11-12 博通集成电路（上海）有限公司 电荷泵、锁相环电路以及该电荷泵中的方法
CN103338038A (zh) * 2013-06-26 2013-10-02 上海宏力半导体制造有限公司 锁相环电路

Also Published As

Publication number Publication date
CN110612666A (zh) 2019-12-24
WO2019191895A1 (zh) 2019-10-10

Similar Documents

Publication Publication Date Title
US8018269B2 (en) Fast-switching low-noise charge pump
US9106128B2 (en) Charge pump circuit and phase-locked loop including the charge pump circuit
US8373502B1 (en) Gm-C filter tuning circuit based on relaxation oscillator
US9502970B2 (en) Charge pump with suppressed feedthrough effect
JPH03198524A (ja) 補償されるフェーズロックループ回路
US20150180483A1 (en) Oscillator Devices and Methods
US10069411B2 (en) Differential charge pump with extended output control voltage range
EP2713518B1 (en) Voltage translation circuit and a voltage-controlled oscillator including the latter
KR101462756B1 (ko) 동적 전압 주파수 변환 장치
US7636000B2 (en) Phase locked loop without a charge pump and integrated circuit having the same
CN110612666B (zh) 锁相环和终端设备
US8525598B2 (en) Digital to analog converter for phase locked loop
US9407137B2 (en) Charge pump circuit and PLL circuit
JPWO2008114383A1 (ja) 電圧制御発振器およびシンセサイザ回路
US20050057317A1 (en) High speed voltage controlled oscillator and method thereof
US20140333354A1 (en) Charge pump, a phase locked loop circuit and a charge pump method
US9602050B1 (en) System and method for controlling a voltage controlled oscillator
US20060192621A1 (en) Two-system PLL frequency synthesizer
US20180069555A1 (en) Phase-locked loop circuit
EP2107681A2 (en) Prescaler circuit and buffer circuit
EP3506513B1 (en) Charge pump having level-shifting mechanism
US11418202B2 (en) Oscillator circuit and phase locked loop
KR101796877B1 (ko) 전압 펌프 및 위상 동기 제어 장치
CN109428480B (zh) 低电流低噪声的电荷泵电路及频率合成器
US20130285723A1 (en) Phase locked loop circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant