CN102623334A - 一种形成双应力层氮化硅薄膜的方法 - Google Patents

一种形成双应力层氮化硅薄膜的方法 Download PDF

Info

Publication number
CN102623334A
CN102623334A CN2012101141421A CN201210114142A CN102623334A CN 102623334 A CN102623334 A CN 102623334A CN 2012101141421 A CN2012101141421 A CN 2012101141421A CN 201210114142 A CN201210114142 A CN 201210114142A CN 102623334 A CN102623334 A CN 102623334A
Authority
CN
China
Prior art keywords
silicon nitride
layers
stress
nitride film
stressor layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101141421A
Other languages
English (en)
Other versions
CN102623334B (zh
Inventor
徐强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210114142.1A priority Critical patent/CN102623334B/zh
Publication of CN102623334A publication Critical patent/CN102623334A/zh
Application granted granted Critical
Publication of CN102623334B publication Critical patent/CN102623334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提出一种形成双应力层氮化硅薄膜的方法，所述方法包括下列步骤：提供具有N/PMOS晶体管的衬底；在所述结构上沉积氧化硅缓冲层；在所述结构上沉积具有高压应力的第一氮化硅应力层；对PMOS区域进行光刻以及蚀刻，去除该区域的第一氮化硅应力层和氧化硅缓冲层；在所述结构上沉积具有高拉应力的第二氮化硅应力层；对NMOS区域进行光刻以及蚀刻，去除该区域的第二氮化硅应力层。采用该方法制备的双应力层，优化了工艺，减少了成本，同时由于在NMOS区域上面不会有二氧化硅缓冲层对栅极的影响，采用该方法制备的双应力层，能够提高N/PMOS的电迁移率，从而改善器件性能。

Description

一种形成双应力层氮化硅薄膜的方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种形成双应力层氮化硅薄膜的方法。
背景技术
随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅技术来提高载流子的电迁移率。通过在N/PMOS上面沉积高拉和高压应力氮化硅作为通孔刻蚀停止层(Contact Etch Stop Layer，CESL)。尤其是在65nm制程以下，为了同时提高N/PMOS的电迁移率，有时需要同时沉积高拉和高压应力氮化硅于不同的MOS上，而若NMOS之上有压应力层薄膜或者PMOS之上有拉应力薄膜时，都会对N/PMOS的电迁移率产生不利的影响。
因此需要对N/PMOS进行选择性的蚀刻，通常，为了蚀刻彻底，需要分别在两次高应力氮化硅沉积之前预先沉积二氧化硅缓冲层做为高应力氮化硅的蚀刻阻挡层，并且会最终保留在半导体的结构之中。虽然这两层二氧化硅缓冲层薄膜厚度较薄，并且应力也相对较小，但是由于这两层薄膜离栅极最近，对于N/PMOS的电迁移率也是有一定的影响的。
因此，需要对该方法进行改善，尽可能的去除这两层薄膜对N/PMOS不利的影响。
发明内容
本发明提出一种形成双应力层氮化硅薄膜的方法，采用本方法所制备的N/PMOS，与现有技术相比，能够更加进一步的提高N/PMOS的性能。
为了达到上述目的，本发明提出一种形成双应力层氮化硅薄膜的方法，所述方法包括下列步骤：
提供具有N/PMOS晶体管的衬底；
在所述结构上沉积氧化硅缓冲层；
在所述结构上沉积具有高压应力的第一氮化硅应力层；
对PMOS区域进行光刻以及蚀刻，去除该区域的第一氮化硅应力层和氧化硅缓冲层；
在所述结构上沉积具有高拉应力的第二氮化硅应力层；
对NMOS区域进行光刻以及蚀刻，去除该区域的第二氮化硅应力层。
进一步的，所述沉积氧化硅缓冲层的厚度为50-300A。
进一步的，所述沉积氧化硅缓冲层的应力范围在50-500MPa之间。
进一步的，所述沉积第一氮化硅应力层和第二氮化硅应力层的厚度为100-800A。
进一步的，所述沉积第一氮化硅应力层和第二氮化硅应力层的应力范围在500-4000MPa之间。
进一步的，所述第一氮化硅应力层包括不掺杂的氮化硅部分和掺杂一定杂质元素的氮化硅部分。
进一步的，所述掺杂一定杂质元素的氮化硅部分厚度在10-100A之间。
进一步的，所述杂质元素为F、B、P元素。
本发明提出一种形成双应力层氮化硅薄膜的方法，将高压应力氮化硅层的沉积分为两部分，其中最后一部分在沉积过程中掺入一定的杂质，具有掺杂层的高压应力氮化硅层可以替代二氧化硅缓冲层，从而不需要额外的沉积步骤。与现有技术相比，优化了工艺，减少了成本，同时由于在NMOS区域上面不会有二氧化硅缓冲层对栅极的影响，采用该方法制备的双应力层，能够提高N/PMOS的电迁移率，从而改善器件性能。
附图说明
图1所示为本发明较佳实施例的形成双应力层氮化硅薄膜的方法流程图。
图2～图6所示为本发明较佳实施例的形成双应力层氮化硅薄膜的结构示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
请参考图1，图1所示为本发明较佳实施例的形成双应力层氮化硅薄膜的方法流程图。本发明提出一种形成双应力层氮化硅薄膜的方法，所述方法包括下列步骤：
步骤S100：提供具有N/PMOS晶体管的衬底；
步骤S200：在所述结构上沉积氧化硅缓冲层；
步骤S300：在所述结构上沉积具有高压应力的第一氮化硅应力层；
步骤S400：对PMOS区域进行光刻以及蚀刻，去除该区域的第一氮化硅应力层和氧化硅缓冲层；
步骤S500：在所述结构上沉积具有高拉应力的第二氮化硅应力层；
步骤S600：对NMOS区域进行光刻以及蚀刻，去除该区域的第二氮化硅应力层。
再请参考图2～图6，图2～图6所示为本发明较佳实施例的形成双应力层氮化硅薄膜的结构示意图。如图2所示，本发明提供具有NMOS和PMOS晶体管的衬底，并在所述结构上沉积具有氧化硅缓冲层100和具有高压应力的第一氮化硅应力层200，所述沉积氧化硅缓冲层100的厚度为50-300A，所述沉积第一氮化硅应力层200的厚度为100-800A，所述沉积氧化硅缓冲层100的应力范围在50-500MPa之间，所述沉积第一氮化硅应力层200的应力范围在500-4000MPa之间。所述第一氮化硅应力层200包括不掺杂的氮化硅部分和掺杂一定杂质元素的氮化硅部分，所述掺杂一定杂质元素的氮化硅部分厚度在10-100A之间，进一步的，所述杂质元素为F、B、P元素。具有高压应力的掺杂氮化硅薄膜，其可以取代第二次二氧化硅缓冲层薄膜，由于该薄膜具有元素掺杂，使得其在选择性蚀刻过程中很容易控制，而不需要额外的二氧化硅阻挡层。
再请参考图3，在NMOS区域上方的结构上设置第一掩模300，并对PMOS区域进行光刻以及蚀刻，依次去除该区域的第一氮化硅应力层200和氧化硅缓冲层100。
请参考图4，接着在所述结构上沉积具有高拉应力的第二氮化硅应力层400，所述沉积第二氮化硅应力层400的厚度为100-800A，所述沉积第二氮化硅应力层400的应力范围在500-4000MPa之间。
请参考图5，在PMOS区域上方的结构上设置第二掩模500，并对NMOS区域进行光刻以及蚀刻，去除该区域的第二氮化硅应力层400，最终形成如图6所示的双应力层氮化硅薄膜结构。
综上所述，本发明提出一种形成双应力层氮化硅薄膜的方法，将高压应力氮化硅层的沉积分为两部分，其中最后一部分在沉积过程中掺入一定的杂质，具有掺杂层的高压应力氮化硅层可以替代二氧化硅缓冲层，从而不需要额外的沉积步骤。与现有技术相比，优化了工艺，减少了成本，同时由于在NMOS区域上面不会有二氧化硅缓冲层对栅极的影响，采用该方法制备的双应力层，能够提高N/PMOS的电迁移率，从而改善器件性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (8)

1.一种形成双应力层氮化硅薄膜的方法，其特征在于，所述方法包括下列步骤：
提供具有N/PMOS晶体管的衬底；
在所述结构上沉积氧化硅缓冲层；
在所述结构上沉积具有高压应力的第一氮化硅应力层；
对PMOS区域进行光刻以及蚀刻，去除该区域的第一氮化硅应力层和氧化硅缓冲层；
在所述结构上沉积具有高拉应力的第二氮化硅应力层；
对NMOS区域进行光刻以及蚀刻，去除该区域的第二氮化硅应力层。
2.根据权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述沉积氧化硅缓冲层的厚度为50-300A。
3.根据权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述沉积氧化硅缓冲层的应力范围在50-500MPa之间。
4.根据权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述沉积第一氮化硅应力层和第二氮化硅应力层的厚度为100-800A。
5.根据权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述沉积第一氮化硅应力层和第二氮化硅应力层的应力范围在500-4000MPa之间。
6.根据权利要求1所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述第一氮化硅应力层包括不掺杂的氮化硅部分和掺杂一定杂质元素的氮化硅部分。
7.根据权利要求6所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述掺杂一定杂质元素的氮化硅部分厚度在10-100A之间。
8.根据权利要求6所述的形成双应力层氮化硅薄膜的方法，其特征在于，所述杂质元素为F、B、P元素。
CN201210114142.1A 2012-04-17 2012-04-17 一种形成双应力层氮化硅薄膜的方法 Active CN102623334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210114142.1A CN102623334B (zh) 2012-04-17 2012-04-17 一种形成双应力层氮化硅薄膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210114142.1A CN102623334B (zh) 2012-04-17 2012-04-17 一种形成双应力层氮化硅薄膜的方法

Publications (2)

Publication Number Publication Date
CN102623334A true CN102623334A (zh) 2012-08-01
CN102623334B CN102623334B (zh) 2014-10-22

Family

ID=46563176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210114142.1A Active CN102623334B (zh) 2012-04-17 2012-04-17 一种形成双应力层氮化硅薄膜的方法

Country Status (1)

Country Link
CN (1) CN102623334B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347505A (zh) * 2013-07-23 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
CN1716548A (zh) * 2004-06-29 2006-01-04 国际商业机器公司 掺杂的氮化物膜、掺杂的氧化物膜、以及其它掺杂的膜
US20060091471A1 (en) * 2004-10-29 2006-05-04 Kai Frohberg Technique for creating different mechanical strain in different channel regions by forming an etch stop layer stack having differently modified intrinsic stress
CN101330053A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 互补金属氧化物半导体器件应力层的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
CN1716548A (zh) * 2004-06-29 2006-01-04 国际商业机器公司 掺杂的氮化物膜、掺杂的氧化物膜、以及其它掺杂的膜
US20060091471A1 (en) * 2004-10-29 2006-05-04 Kai Frohberg Technique for creating different mechanical strain in different channel regions by forming an etch stop layer stack having differently modified intrinsic stress
CN101330053A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 互补金属氧化物半导体器件应力层的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347505A (zh) * 2013-07-23 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Also Published As

Publication number Publication date
CN102623334B (zh) 2014-10-22

Similar Documents

Publication Publication Date Title
US8481410B1 (en) Methods of epitaxial FinFET
US8476131B2 (en) Methods of forming a semiconductor device with recessed source/design regions, and a semiconductor device comprising same
TW201334184A (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
JP2012516036A5 (zh)
US20160086952A1 (en) Preventing epi damage for cap nitride strip scheme in a fin-shaped field effect transistor (finfet) device
CN102339754B (zh) 一种son结构mosfet的制备方法
CN102623334B (zh) 一种形成双应力层氮化硅薄膜的方法
US20150214332A1 (en) Method for manufacturing semiconductor device
US7682890B2 (en) Method of fabricating semiconductor device
WO2016124110A1 (zh) 半导体器件及其制造方法、电子装置
CN110729292A (zh) 具有用于无空隙金属前电介质层间隙填充的保形电介质膜的间隔件塑形器形成
US9029919B2 (en) Methods of forming silicon/germanium protection layer above source/drain regions of a transistor and a device having such a protection layer
CN103137456B (zh) Pmos晶体管金属栅极的制造方法
CN102623333B (zh) 一种形成双应力层氮化硅薄膜的方法
CN102623409B (zh) 一种形成双应力层氮化硅薄膜的方法
CN102623408A (zh) 一种形成双应力层氮化硅薄膜的方法
US20130175577A1 (en) NFET Device with Tensile Stressed Channel Region and Methods of Forming Same
CN102610513A (zh) 一种形成双应力层氮化硅薄膜的方法
CN102456565A (zh) 一种预防在双应力氮化硅工艺中光阻失效的方法
CN202534635U (zh) 半导体器件
US20150325445A1 (en) Reduced silicon gouging during oxide spacer formation
CN102709178B (zh) 一种形成双应力层氮化硅薄膜的方法
CN102623407A (zh) 一种形成双应力层氮化硅薄膜的方法
US9269626B2 (en) Integrated circuit structure and method for manufacturing thereof
CN104253049B (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant