CN102595730B

CN102595730B - 一种led控制驱动芯片级联信号单线传输装置

Info

Publication number: CN102595730B
Application number: CN201210039020.0A
Authority: CN
Inventors: 吕坚; 周云; 王璐霞; 江桥
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2012-02-21
Filing date: 2012-02-21
Publication date: 2014-03-19
Anticipated expiration: 2032-02-21
Also published as: CN102595730A

Abstract

本发明公开了一种LED控制驱动芯片级联信号单线传输装置，可实现各LED控制驱动芯片之间的级联信号单线传输，包括对传输给各芯片的串行数据信号的编码；各芯片根据接收到的串行信号，生成同步采样时钟，并采集数据；各芯片检测串行信号中的RESET信号，将采集到的数据送出显示；各级芯片在接收到固定比特数的数据后，将后续的数据自动整形后转发到下一级。本设计通过一根信号线完成数据的接收与解码，线性传输时，可无限级联，简化了级联信号的传输，具有速度快，传输距离远的特点。

Description

一种LED控制驱动芯片级联信号单线传输装置

技术领域

本发明涉及一种半导体器件之间数字信号的串行传输的编码方法，尤其涉及一种LED控制驱动芯片级联信号单线传输装置。

背景技术

近几年来，随着人们对半导体发光材料研究的不断深入，LED制造工艺的不断进步和新材料的开发和应用，各种颜色的超高亮度LED取得了突破性进展，其发光效率提高了近1000倍，色度方面已实现了可见光波段的所有颜色，广泛应用于指示灯、信号灯、显示屏、景观照明等显示领域。

目前国内外大多数大型LED显示系统中，LED 控制电路与驱动电路构成的通信系统的主体，往往采用各种总线协议来实现信号的传输。一般情况下，可用于LED显示系统中的总线包括4根或者更多根串接传输线。例如，多个LED驱动电路通过数据线、片选信号、时钟信号线和锁存信号线来实现数据和指令的传输，该通信方法要求 4 条传输线上的信号之间保证严格的时序配合关系，一旦时序配合不准确，数据信号就不能正确传输，整个LED显示系统的串接信号也就无法正确传输，造成整个LED 显示系统的瘫痪。然而由于实际生产中，由于传输线上的阻抗不匹配、传输先延时不一致、驱动端驱动能力不足以及外界电磁干扰的问题存在，数字信号在传输过程中会出现各种信号变形、时序关系混乱，导致传输失败。为了这些解决这些问题，LED显示系统的生产设计方，需要投入高额的资金和大量人力来保证产品的合格。

因此，现有技术存在缺陷，有待于进一步改进和发展。

发明内容

本发明的目的是实现LED级联芯片间级联信号的单线传输，使级联信号位宽减少，传输过程中抗时序干扰的能力加强，并提高传输速度和距离。

本发明为实现上述目的采用以下技术方案：

一种LED控制驱动芯片级联信号单线传输装置，其特征在于：包括串联的N个LED芯片，每个LED芯片包括：

能识别灰度数据，并对级联信号中的数据进行采集，在多片级联时，将本级的灰度数据提取出来，将后续所有级的灰度数据整形后送出的数据解码模块；

用于识别RESET信号，且在检测到RESET信号后将数据解码模块提取到的灰度数据送入LED显示的RESET检测模块；

在所述LED芯片组成的级联系统中，级联信号以帧为格式进行传输，LED芯片接收到的数据帧包含以下内容：以上升沿作为指示数据到来的同步信号；以归零码表示的LED芯片所驱动LED的灰度数据，归零码是以两种不同占空比的数字电平信号来分别表示0和1的编码；在一组数据传输完成之后的一段低电平时间Treset表示RESET信号。

所述数据解码模块包含同步采样时钟生成模块、RC振荡器、数据采集模块和串并转换模块。同步采样时钟生成模块对RC振荡器的输出进行处理，在每一位同步信号到来时，产生一个宽为RC振荡器周期的采样时钟脉冲，该脉冲的上升沿与同步信号间隔1.5个RC振荡器周期；数据采集模块利用同步采样时钟脉冲对数据信号进行采集，将归零码转换成普通二进制码，并经过串并转换模块后得到该级LED芯片的灰度数据。

所述 RESET检测模块至少包含RC振荡模块和计数模块。RC振荡模块，产生周期为Treset/4的时钟信号，计数模块在有数据输入时，将内部计数器清零，输出状态复位；在无数据时，计数器工作，并在正常工作Treset时间后，将输出状态反向。

本发明具有以下有益效果：

提供了一种LED控制驱动芯片级联信号单线传输装置，该设计要求级联信号只需进行简单的串行编码，简化了传输过程的信号量，提高信号单线传输的速度、质量和成功率。与现有的级联信号总线传输相比，不必考虑总线信号间的时序配合，提高了传输的稳定性；降低了线缆使用量，节约了成本。与其它领域中的单线传输相比，编码简单，易于应用；各实现模块，逻辑简洁，时序稳定明确，产品合格率高。

附图说明

图1为归零码和RESET信号逻辑示意图。

图2为应用本发明实现的LED芯片单线传输示意图。

图3为3片式LED芯片级联时级联信号帧示意图。

图４为应用本发明实现的LED芯片内部部分原理示意图。

图５为应用本发明实现的LED芯片内部时序关系图。

具体实施方式

下面结合一个具体的采用本发明的LED芯片级联实例，辅以相关的附图，作进一步的说明。

A、LED芯片的级联信号以帧为格式进行传输，每一级芯片接收到的数据帧包含以下内容：以上升沿作为指示数据到来的同步信号；以归零码表示的芯片所驱动LED的灰度数据；长为Treset的低电平表示的RESET信号。

上述内容A中所提到的数据信号以归零码的形式表示，归零码是以两种不同占空比的数字电平信号表示0和1的编码，编码在发送“0”或“1”时，在一码元的时间内会返回初始状态（零），它与二进制码的关系如图1所示。RESET信号为时长为Treset的低电平。其中TH0为0码高电平时间；其中TL0为0码低电平时间；其中TH1为1码高电平时间；其中TL1为1码低电平时间。无数据时级联信号保持为低电平。

B、每一级LED芯片中包含有数据解码模块，对级联信号中的数据进行采集，将本级的灰度数据提取出来，将后续所有级的灰度数据整形后送出。

内容B中提到的数据解码模块至少包含B1和B2子模块：

B1为同步采样时钟生成模块，该模块检测到级联信号的同步信号，也就是每一位数据的到来时，对RC振荡器的输出进行处理，产生一个宽为周期的采样时钟脉冲，该脉冲的上升沿与同步信号间隔1.5个RC振荡器周期。

B1模块至少包含B11、B12和B13子模块。

B11子模块为带使能端的RC振荡器，在使能信号有效时输出时钟信号，无效时输出低电平；

B12子模块为时序组合模块，输入的是B11产生的时钟信号和数据信号，输出同步采样时钟脉冲信号；

B13子模块产生B11模块的使能信号，在每一位数据信号到达时，使能信号有效，同步采样时钟脉冲产生后，使能信号无效。

B2为数据采集模块，以B1模块产生的同步时钟信号对数据进行采集。至少包含B21和B22子模块。

B21子模块在时钟信号的上升沿采集数据，把归零码转换成普通二进制码；

B22子模块将采集到的二进制码进行串并转换得到该级LED的灰度数据。C、每一级LED芯片中包含RESET信号检测模块，检测级联信号中的RESET信号，在检测到RESET信号后将B中提取到的本级灰度数据送入LED显示。至少包含C1和C2两个子模块。

C1子模块时钟产生模块，产生周期为Treset/4的时钟信号。

C2子模块为带异步清零端的计数器，以数据信号为清零信号，对C1产生的时钟进行计数。清零端在有数据出现时有效，将计数器清零，输出状态复位；当级联信号中出现RESET信号时，清零端无效，计数器工作，当正常工作Treset时间后，将输出状态反向，达到RESET信号检测的目的。

通过以上内容中提到的信号编码，信号识别方法，可以使得LED芯片级联时，发送端可以将控制LED的数据单线送出，接收端也可以正确识别单一信号线上的数据，实现单线传输。

如图2所示，在一个三通道LED驱动控制电路的3片式级联中，每一个LED可进行256级的灰度调节，则每一芯片需要从级联信号中读入24bit的灰度数据。将传输给每一级芯片的数据采用归零码进行编码，其中TL1和TH0为0.5us，TL0和TH1为2.0μs，并和RESET信号（Treset为24μs）一起打包成一帧的数据格式，如图3所示。每一级芯片接收到的数据帧包含：当前级24bit灰度数据 + 后续每级的灰度数据 + RESET信号。

每一级芯片在上电复位以后，接受DIN端打来的数据，接受24bit后，DOUT端口开始转发数据，供下一个芯片提供输入数据。在转发之前，DOUT口一直拉低。此时芯片将不接受新的数据，芯片R、G、B三个PWM输出口根据接受到的24bit数据，发出相应的不同占空比的信号，该信号周期在4ms。如果DIN端输入信号为RESET信号，芯片将接收到的数据送显示，芯片将在该信号结束后重新接受新的数据，在接受完开始的24bit数据后，通过DOUT口转发数据，芯片在没有接受到RESET码前， R、G、B管脚原输出保持不变，当接受到24μs以上低电平RESET码后，芯片将刚才接收到的24bit PWM数据脉宽输出到R、G、B引脚上。其中芯片1内部的部分实现原理如图4所示，各信号时序关系如图5所示。

图4中模块B11在输入使能信号model_EN为1时，CLK_CTR输出周期为0.6μs的时钟；输入信号model_EN为0时，CLK_CTR输出0。

图4中模块B12在数据信号Data上升沿后的第二个CLK_CTR上升沿将CLK_data置0，第3个CLK_CTR上升沿将CLK_data置1。TRAN_DATA是Data整形后的信号。

图4中模块B13在数据信号Data上升沿时将model_EN置1，在CLK_data上升沿时将model_EN置0。

图4中B21模块在采样时钟信号CLK_data上升沿时，将Data当前值输出到data_s。由图5中可看出，CLK_data上升沿与Data上升沿时间间隔为1.25μs，因此当Data输入的是归零码1时，输出为1，Data输入的是归零码0时，输出为0，实现归零码到普通二进制码的转换。

图4中B22模块是串并转换模块，将串行数据信号data_s的前24bit转换成并行数据<DIN23:0>，当读取到24bit数据后，TRAN_CTR将输出1；reg_ROUT上升沿到来时，TRAN_CTR将输出0。

图4中C1模块产生周期为6μs的时钟信号CLK_DFF。

图4中C2模块在输入信号Data为1时，计数器模块清零，复位信号reg_ROUT将输出0；当Data为0时，计数器模块工作，经过24μs后，复位信号reg_ROUT将输出1，达到复位信号检测的目的。

图4中D模块是LED驱动级，在reg_ROUT上升沿时，根据<DIN23:0>中的值，改变所驱动LED的电流大小，调节LED灰度。

图4中E模块级联信号输出模块，在TRAN_CTR为1时，将TRAN_DATA作为级联信号DOUT输出，送入下一级LED芯片；在TRAN_CTR为０时，输出DOUT为０。

本发明中的单线传输设计实现了LED芯片级联情况下，级联信号的单线传输。与现有的级联信号总线传输相比，不必考虑总线信号间的时序配合，提高了传输的稳定性；降低了线缆使用量，节约了成本。本发明中描述的单线传输设计，与其它领域中的单线传输相比，编码简单，易于应用；各实现模块，逻辑简洁，时序稳定明确，产品合格率高。

Claims

1.一种LED控制驱动芯片级联信号单线传输装置，其特征在于：包括串联的N个LED芯片，每个LED芯片包括：

在所述LED芯片组成的级联系统中，级联信号以帧为格式进行传输，LED芯片接收到的数据帧包含以下内容：以上升沿作为指示数据到来的同步信号；以归零码表示的LED芯片所驱动LED的灰度数据，归零码是以两种不同占空比的数字电平信号来分别表示0和1的编码；在一组数据传输完成之后的一段低电平时间Treset表示RESET信号；

所述数据解码模块包含同步采样时钟生成模块、RC振荡器、数据采集模块和串并转换模块，

同步采样时钟生成模块对RC振荡器的输出进行处理，在每一位同步信号到来时，产生一个宽为RC振荡器周期的采样时钟脉冲，该脉冲的上升沿与同步信号间隔1.5个RC振荡器周期；数据采集模块利用同步采样时钟脉冲对数据信号进行采集，将归零码转换成普通二进制码，并经过串并转换模块后得到该级LED芯片的灰度数据。

2.根据权利要求1所述的一种LED控制驱动芯片级联信号单线传输装置，其特征在于，所述 RESET检测模块至少包含RC振荡模块和计数模块，RC振荡模块，产生周期为Treset/4的时钟信号，计数模块在有数据输入时，将内部计数器清零，输出状态复位；在无数据时，计数器工作，并在正常工作Treset时间后，将输出状态反向。