CN205158877U - Led显示控制卡、led灯板以及led显示系统 - Google Patents

Abstract

本实用新型涉及一种LED显示控制卡、一种LED灯板以及一种采用所述LED显示控制卡的LED显示系统。其中，所述LED显示控制卡包括可编程逻辑器件、输出接口、以及电连接在可编程逻辑器件和输出接口之间的LVDS驱动器。所述LED灯板例如包括LVDS接收器，以便与所述LED显示控制卡配合使用。本实用新型采用低压差分信号传输方式，可以提高信号的传输距离和抗电磁干扰能力，简化LED显示控制卡例如接收卡和LED灯板的连接，以及简化LED显示控制卡例如接收卡的电路设计。

Description

LED显示控制卡、LED灯板以及LED显示系统

技术领域

本实用新型涉及LED显示控制技术领域，特别涉及一种LED显示控制卡、一种LED灯板以及一种LED显示系统。

背景技术

现有的LED(LightEmittingDiode,发光二极管)显示屏控制系统中采用的接收卡均是采用TTL信号格式由74HC245芯片驱动后直接输出RGB数据信号、行扫描信号(A,B,C)、锁存信号(LAT)、片选信号(OE)、像素时钟(CLK)等信号，其存在以下几个方面的缺点：

a)TTL信号传输距离较短，且抗电磁干扰能力比较差；

b)TTL格式多路数据信号采用并行的传输方式，整个并口数量达几十路(例如RGB数据各8bit，8*3＝24，加A-C、LAT、OE、CLK，至少30bit)，连接复杂；

c)直接输出所需信号时每个信号都需要有相应的I/O管脚引出，接收卡走线复杂度且PCB的面积较大；以及

d)受FPGA(FieldProgrammableGateArray，现场可编程门阵列)的GPIO(GeneralPurposeInputOutput，通用输入/输出)口数目限制，导致带载点数较少。

实用新型内容

因此，针对现有技术中的缺陷和不足，本实用新型提出一种LED显示控制卡、一种LED灯板以及一种LED显示系统。

具体地，本实用新型的一个实施例提出的一种LED显示控制卡，包括：可编程逻辑器件、输出接口、以及电连接在所述可编程逻辑器件和所述输出接口之间的LVDS驱动器。

在本实用新型的一个实施例中，所述LVDS驱动器电连接至所述可编程逻辑器件的多个通用输入/输出口，并且所述多个通用输入/输出口包括数据信号口和时钟信号口。

在本实用新型的一个实施例中，所述LED显示控制卡还包括单片机和液晶显示接口，所述单片机电连接所述可编程逻辑器件，且所述液晶显示接口电连接所述单片机。

在本实用新型的一个实施例中，所述LED显示控制卡还包括网口、网络PHY芯片和RAM，所述网口通过所述网络PHY芯片电连接至所述可编程逻辑器件，所述RAM电连接所述可编程逻辑器件。

在本实用新型的一个实施例中，所述LED显示控制卡还包括ARM处理器，所述ARM处理器电连接所述可编程逻辑器件。

在本实用新型的一个实施例中，所述输出接口为排线接口，且所述输出接口通过多对差分信号线电连接所述LVDS驱动器。

此外，本实用新型的一个实施例提出的一种LED灯板，包括：输入接口、LED阵列、行译码电路、列驱动电路以及LVDS接收器。所述行译码电路和所述列驱动电路电连接所述LED阵列；所述LVDS接收器电连接所述行译码电路和所述列驱动电路并通过多对差分信号线电连接所述输入接口。

另外，本实用新型的一个实施例提出的一种LED显示系统，包括LED显示控制卡和电连接所述LED显示控制卡的LED灯板。其中，所述LED显示控制卡为前述任意一种LED显示控制卡。

在本实用新型的一个实施例中，所述LED显示系统还包括转接卡，且所述转接卡上设置有LVDS接收器。所述转接卡上的所述LVDS接收器电连接所述LED显示控制卡的所述输出接口并且电连接所述LED灯板。

在本实用新型的一个实施例中，所述LED灯板包括LED阵列、电连接所述LED阵列的行译码电路和列驱动电路、输入接口、以及电连接所述输入接口并电连接所述行译码电路和所述列驱动电路的LVDS接收器。

由上可知，本实用新型的实施例采用低压差分信号传输方式，可以提高信号的传输距离和抗电磁干扰能力，简化LED显示控制卡例如接收卡和LED灯板的连接，以及简化LED显示控制卡例如接收卡的电路设计。

通过以下参考附图的详细说明，本实用新型的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本实用新型的范围的限定。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

下面将结合附图，对本实用新型的具体实施方式进行详细的说明。

图1为本实用新型的一个实施例提出的接收卡的模块示意图。

图2为本实用新型的一个实施例提出的LED灯板的模块示意图。

图3为本实用新型的一个实施例提出的LED显示系统的架构示意图。

图4为本实用新型的一个实施例提出的异步控制卡的模块示意图。

图5为本实用新型的另一个实施例提出的LED显示系统的架构示意图。

图6为本实用新型的又一个实施例提出的LED显示系统的架构示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。

请参见图1，本实用新型的一个实施例提出的接收卡10，作为一种LED显示控制卡，其包括：可编程逻辑器件11、单片机12、液晶显示接口13、闪存14、RAM15、网络PHY芯片16、网口17、LVDS(LowVoltageDifferentialSignaling，低压差分信号)驱动器18以及输出接口19。其中，可编程逻辑器件11例如是FPGA或者是其他像CPLD等。单片机12电连接可编程逻辑器件11，液晶显示接口13和闪存14电连接单片机12。RAM15电连接可编程器件11，其例如是DDR2。网口17例如为千兆网口，其通过网络PHY芯片16电连接可编程逻辑器件11，并且网口17和网口PHY芯片16的数量可以分别为如图1所示的两个，当然本实用新型并不以此为限，其可以根据实际需求进行适当的增减。LVDS驱动器18电连接可编程逻辑器件11的多个GPIO口，这些GPIO口例如包括数据信号口和时钟信号口；可编程逻辑器件11输出的TTL信号通过GPIO口输入至LVDS驱动器18，由LVDS驱动器18转化成LVDS信号后输出至输出接口19。输出接口19例如是排线接口，其通过多对差分信号线电连接LVDS驱动器18的输出端，此处多对差分信号线例如由差分数据线和差分时钟线组成，单对数据线例如可以传输7bit的数据；在LVDS驱动器18电连接可编程逻辑器件11例如FPGA的4个GPIO口的情形下，例如LVDS驱动器18采用DS90LV047A芯片，FPGA的4个GPIO经LVDS驱动器18后变为3对差分数据线和1对差分时钟线，即RX0-和RX0+，RX1-和RX1+，RX2-和RX2+，CLK-和CLK+，其可输出21bit的数据；相比现有技术中单个GPIO对应1bit数据，4个GPIO口对应4bit数据来说，效率为现有技术的525％。再者，输出接口19可以通过转接卡(HUB卡)连接至LED灯板，也可以通过排线直接连接至LED灯板。另外，值得一提的是，在其他实施例中，接收卡上也可不设置单片机，在此情形下，闪存14直接电连接至可编程逻辑器件11。

请参见图2，本实用新型的一个实施例提出的LED灯板20，其可以与图1所示的接收卡10配合使用。具体地，如图2所示，LED灯板20包括：输入接口21、LVDS接收器22、行译码电路23、列驱动电路24以及LED阵列25。其中，输入接口21例如是排线接口，其可以通过排线连接前端LED显示控制卡例如接收卡，或者通过转接卡连接前端LED显示控制卡。LVDS接收器22电连接输入接口21，其接收输入的LVDS信号后将其转换成TTL信号输出至与其电连接的行译码电路23和列驱动电路24，本实施例中，LVDS接收器22例如采用DS90CF366芯片。LED阵列25包括多条行线(扫描线)、多条列线(数据线)以及电连接行线和列线的多个LED。译码器电路23电连接LED阵列25中的各条行线，其例如包括译码器；列驱动电路24电连接LED阵列25中的各条列线，其例如包括LED驱动芯片。

请参见图3，本实用新型的一个实施例提出的LED显示系统30包括：接收卡10和LED灯板20；LED灯板20电连接接收卡10以接收来自接收卡10的LVDS信号；至于接收卡10和LED灯板20的具体模块如前所述，在此不再赘述。此外，接收卡10的前端还可以连接发送卡或者异步控制卡。

请参见图4，本实用新型的一个实施例提出的异步控制卡40，作为另一种LED显示控制卡，其包括：可编程逻辑器件41、ARM处理器42、LVDS驱动器43以及输出接口44。其中，可编程逻辑器件41例如是FPGA或者是其他像CPLD等。ARM处理器42电连接可编程逻辑器件41。LVDS驱动器43电连接至可编程逻辑器件41的多个GPIO口，这些GPIO口例如包括数据信号口和时钟信号口；可编程逻辑器件41输出的TTL信号通过GPIO口输入至LVDS驱动器43，由LVDS驱动器43转换成LVDS信号后输出至输出接口44。输出接口44例如是排线接口，其通过多对差分信号线电连接LVDS驱动器43的输出端，此处多对差分信号线例如由差分数据线和差分时钟线组成，单对数据线例如可以传输7bit的数据；在LVDS驱动器43电连接可编程逻辑器件41例如FPGA的4个GPIO口的情形下，例如LVDS驱动器43采用DS90LV047A芯片，FPGA的4个GPIO经LVDS驱动器18后变为3对差分数据线和1对差分时钟线，即RX0-和RX0+，RX1-和RX1+，RX2-和RX2+，CLK-和CLK+，其可输出21bit的数据；相比现有技术中单个GPIO对应1bit数据，4个GPIO口对应4bit数据来说，效率为现有技术的525％。再者，输出接口44可以通过排线直接连接至LED灯板。此外，可以理解的是，类似于现有技术中的异步控制卡，本实施例的异步控制卡40还会设置有通讯接口例如网口、串口、USB口等，甚至还设置有SD卡接口等等。

请参见图5，本实用新型的另一个实施例提出的LED显示系统50包括：异步控制卡40和LED灯板20；LED灯板20电连接异步控制卡40以接收来自异步控制卡40的LVDS信号；至于异步控制卡40和LED灯板20的具体模块如前所述，在此不再赘述。

请参见图6，本实用新型的又一个实施例提出的LED显示系统60包括：LED显示控制卡61、转接卡63以及LED灯板65，LED灯板65通过转接卡63连接LED显示控制卡61。其中，LED显示控制卡61例如是图1所示的接收卡10，也可以是图4所示的异步控制卡40；转接卡63上设置LVDS接收器630以接收来自LED显示控制卡61的LVDS信号并将其转换成TTL信号后传送至LED灯板以完成视频显示，本实施例中，LVDS接收器630例如采用DS90CF366芯片；LED灯板65可以采用现有技术中的LED灯板，在此不再赘述。

综上所述，本实用新型可以达成以下一个或多个有益效果：

1)采用低压差分信号(LVDS)传输方式，提高了信号的传输距离和抗电磁干扰能力；

2)以LVDS驱动器电连接可编程逻辑器件的4个GPIO口为例，其仅需要3对差分数据线和1对差分时钟线，因每对差分数据线可以传输7bit数据，这样3对差分数据线可以传输3×7bit＝21bit，除R0～R5(红色数据信号)、G0～G5(绿色数据信号)、B0～B5(蓝色数据信号)占去18bit，还剩下3bit用于传输控制信号；因此可以极大地简化LED显示控制卡例如接收卡和LED灯板的连接；

3)传统的接收卡的TTL信号典型地是由74HC245驱动后输出，采用LVDS驱动器后，则可省略这部分电路，从而简化接收卡的设计工作，减小PCB的面积；以及

4)可编程逻辑器件例如FPGA的4个GPIO接口，经过LVDS驱动器后，即可完成传统的21bit数据传输，极大地节省了FPGA的I/O的资源。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型,任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种LED显示控制卡，包括可编程逻辑器件和输出接口；其特征在于，还包括：LVDS驱动器，电连接在所述可编程逻辑器件和所述输出接口之间。

2.如权利要求1所述的LED显示控制卡，其特征在于，所述LVDS驱动器电连接至所述可编程逻辑器件的多个通用输入/输出口，并且所述多个通用输入/输出口包括数据信号口和时钟信号口。

3.如权利要求1所述的LED显示控制卡，其特征在于，还包括单片机和液晶显示接口，所述单片机电连接所述可编程逻辑器件，且所述液晶显示接口电连接所述单片机。

4.如权利要求3所述的LED显示控制卡，其特征在于，还包括网口、网络PHY芯片和RAM，所述网口通过所述网络PHY芯片电连接至所述可编程逻辑器件，所述RAM电连接所述可编程逻辑器件。

5.如权利要求1所述的LED显示控制卡，其特征在于，还包括ARM处理器，所述ARM处理器电连接所述可编程逻辑器件。

6.如权利要求1所述的LED显示控制卡，其特征在于，所述输出接口为排线接口，且所述输出接口通过多对差分信号线电连接所述LVDS驱动器。

7.一种LED灯板，包括输入接口、LED阵列、行译码电路和列驱动电路，所述行译码电路和所述列驱动电路电连接所述LED阵列；其特征在于，还包括：LVDS接收器，电连接所述行译码电路和所述列驱动电路并通过多对差分信号线电连接所述输入接口。

8.一种LED显示系统，包括LED显示控制卡和电连接所述LED显示控制卡的LED灯板；其特征在于，所述LED显示控制卡为如权利要求1至6任意一项所述的LED显示控制卡。

9.如权利要求8所述的LED显示系统，其特征在于，还包括转接卡，且所述转接卡上设置有LVDS接收器；所述转接卡上的所述LVDS接收器电连接所述LED显示控制卡的所述输出接口并且电连接所述LED灯板。

10.如权利要求8所述的LED显示系统，其特征在于，所述LED灯板包括LED阵列、电连接所述LED阵列的行译码电路和列驱动电路、输入接口、以及电连接所述输入接口并电连接所述行译码电路和所述列驱动电路的LVDS接收器。