CN102593350A - 相变存储单元及其制作方法 - Google Patents
相变存储单元及其制作方法 Download PDFInfo
- Publication number
- CN102593350A CN102593350A CN2011100207272A CN201110020727A CN102593350A CN 102593350 A CN102593350 A CN 102593350A CN 2011100207272 A CN2011100207272 A CN 2011100207272A CN 201110020727 A CN201110020727 A CN 201110020727A CN 102593350 A CN102593350 A CN 102593350A
- Authority
- CN
- China
- Prior art keywords
- phase
- highly resistant
- memory cell
- material layer
- resistant material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 230000008859 change Effects 0.000 title abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 86
- 239000012782 phase change material Substances 0.000 claims abstract description 74
- 238000000605 extraction Methods 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims abstract description 13
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 41
- 229910045601 alloy Inorganic materials 0.000 claims description 16
- 239000000956 alloy Substances 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000009467 reduction Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 abstract description 7
- 230000007334 memory performance Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 22
- 238000000231 atomic layer deposition Methods 0.000 description 20
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 20
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 14
- 239000010949 copper Substances 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 10
- 238000005137 deposition process Methods 0.000 description 10
- 238000001704 evaporation Methods 0.000 description 10
- 230000008020 evaporation Effects 0.000 description 10
- 229910000765 intermetallic Inorganic materials 0.000 description 10
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 10
- 238000001451 molecular beam epitaxy Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 10
- 238000007740 vapor deposition Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 239000004411 aluminium Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000006056 electrooxidation reaction Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 229910000618 GeSbTe Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910005872 GeSb Inorganic materials 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- CBJZJSBVCUZYMQ-UHFFFAOYSA-N antimony germanium Chemical compound [Ge].[Sb] CBJZJSBVCUZYMQ-UHFFFAOYSA-N 0.000 description 2
- -1 chalcogenide compound Chemical class 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- LDMJFDJYOVHUMJ-UHFFFAOYSA-N stibanylidynesilicon Chemical compound [Sb]#[Si] LDMJFDJYOVHUMJ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种相变存储单元及其制作方法，所述相变存储单元除半导体衬底、第一电极层、相变材料层、第二电极层和引出电极之外，还包括用于避免所述相变材料层在化学机械抛光工艺中过度腐蚀的高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上，可以避免相变材料层在化学机械抛光工艺中过度腐蚀的现象，提高相变存储单元的存储性能和成品率。
Description
技术领域
本发明涉及一种相变存储技术，特别地，涉及一种引入高阻材料的相变存储单元及其制作方法。
背景技术
相变存储器(PC-RAM)是近年来兴起的一种非挥发半导体存储器，其是基于Ovshinsky在20世纪60年代末(Phys.Rev.Lett.，21，1450～1453，1968)70年代初(Appl.Phys.Lett.，18，254～257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。
与目前已有的多种半导体存储技术相比，相变存储器具有低功耗，高密度、抗辐照、非易失性、高速读取、循环寿命长(＞1013次)、器件尺寸可缩性(纳米级)，耐高低温(-55℃至125℃)、抗振动、抗电子干扰和制造工艺简单(能和现有的集成电路工艺相匹配)等优点，是目前被工业界广泛看好的下一代存储器中最有力的竞争者，拥有广阔的市场前景。
存储器的研究一直朝着高速、高密度、低功耗、高可靠性的方向发展。目前世界上从事相变存储器研发工作的机构大多数是半导体行业的大公司，他们关注的焦点都集中在如何尽快实现相变存储器的商业化上，在相变存储器制作过程中涉及的相变材料加工工艺主要有两种，一种是刻蚀方法，另一种是化学机械抛光方法。在采用化学机械抛光方法过程中，由于电化学腐蚀的存在，使得相变材料在加工过程中被过度腐蚀去除(相变材料层变得很薄，如图1所示，圆圈中的即为相变材料层)，甚至被完全腐蚀去除干净，如此，使得造成相变材料的相变性能变劣，造成相变存储器的性能(信息的写入、擦除和读出操作)下降，甚至是完全失效。究其原因，主要是因器件形成的回路加剧了电化学腐蚀的程度，并且形成的回路电阻越低，电化学腐蚀程度越大。
发明内容
本发明的目的在于提供一种相变存储单元及其制作方法，用于解决现有技术中相变存储单元中的相变材料在化学机械抛光中被过度腐蚀而造成相变存储单元性能降低甚至失效的问题。
本发明提供一种相变存储单元，包括半导体衬底、依序位于所述半导体衬底上的第一电极层、相变材料层和第二电极层、位于所述半导体衬底上的引出电极、以及用于避免所述相变材料层在化学机械抛光工艺中过度腐蚀的高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上。
可选地，所述高阻材料层位于所述第一电极层和所述相变材料层之间或者位于所述第一电极层的引出电极之上。
可选地，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
可选地，所述高阻材料层的厚度范围为1纳米至50纳米。
本发明另提供一种相变存储单元的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；在所述第一电极层上形成相变材料层，在所述引出电极上形成高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上；减薄所述相变材料层，并去除所述引出电极上的高阻材料层；在所述相变材料层上形成第二电极层；将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。
可选地，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
可选地，所述高阻材料层的厚度范围为10纳米至50纳米。
本发明再提供一种相变存储单元的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；在所述第一电极层上形成高阻材料层；在所述高阻材料层上形成相变材料层并作减薄处理；所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上；在所述相变材料层上形成第二电极层；将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。
可选地，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
可选地，所述高阻材料层的厚度范围为1纳米至10纳米。
相较于现有技术，本发明的提供的相变存储单元，额外增加了至少为所述相变材料层的阻值的十倍及以上的高阻材料层，可以避免相变材料层在化学机械抛光工艺中过度腐蚀的现象，提高相变存储单元的存储性能和成品率。
附图说明
图1显示了在现有技术中相变存储器因电化学腐蚀导致相变材料被过度减薄后的局部剖面图；
图2显示了本发明提供的相变存储单元的制作方法在第一实施例中的流程示意图；
图3至图7为根据图2流程制作相变存储单元的结构示意图；
图8显示了本发明制作的相变存储单元经化学机械抛光后仍能保持结构完整性的局部剖面图；
图9显示了本发明提供的相变存储单元的制作方法在第二实施例中的流程示意图；
图10至图14为根据图9流程制作相变存储单元的结构示意图。
具体实施方式
本发明的发明人发现：在现有相变存储器件采用化学机械抛光方法过程中，因器件形成的回路加剧了电化学腐蚀的程度，并且形成的回路电阻越低，电化学腐蚀程度越大，如此使得其中的相变材料出现过度腐蚀并造成存储器件功能失效的问题。
因此，本发明的发明人对现有技术进行了改进，提出了一种新型的相变存储单元，所述相变存储单元包括有用于避免所述相变材料层在化学机械抛光工艺中过度腐蚀的高阻材料层。所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上，可以克服相变材料在化学机械抛光过程中被电化学腐蚀去除的现象，进而提高了相变存储单元的成品率。
下面通过具体实施例进一步说明本发明的实质性特点，但是本发明绝非仅限于实施例，也即所述的实施例绝非限制本发明。
第一实施例：
请参阅图2，其显示了本发明提供的相变存储单元的制作方法在第一实施例中的流程示意图。如图2所示，所述制作方法包括如下步骤：
S10，提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；
S12，在所述第一电极层上形成相变材料层以及在所述引出电极上形成高阻材料层；
S14，减薄所述相变材料层，并去除所述引出电极上的高阻材料层；
S16，在所述相变材料层上形成第二电极层；
S18，将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。
下面结合附图对本发明的内容进行详细说明。
首先执行步骤S10，提供半导体衬底100，在半导体衬底100上形成第一电极层101以及引出电极105，形成如图3所示的结构。
其中，所述半导体衬底100为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。
第一电极层101即作为下电极，其形成的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任一种。第一电极层101的制作材料为单金属材料，例如钨(W)、铂(Pt)、金(Au)、钛(Ti)、铝(Al)、银(Ag)、铜(Cu)或镍(Ni)中的任一种，也可以是包含有上述单金属的合金、氧化物、氮化物、氮氧化物中的任一种。
在本实施例中，采用化学气相沉积法(CVD)制作第一电极层101，其制作材料为金属钨(W)，直径为10纳米(nm)至70纳米(nm)，厚度为50nm至200nm。
另外，引出电极105形成的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任一种。引出电极105的制作材料为单金属材料，例如钨(W)、铂(Pt)、金(Au)、钛(Ti)、铝(Al)、银(Ag)、铜(Cu)或镍(Ni)中的任一种，也可以是包含有上述单金属的合金、氧化物、氮化物、氮氧化物中的任一种。
在本实施例中，采用磁控溅射法制作引出电极105，其制作材料为金属铝(Al)，厚度为300nm至500nm。
步骤S12，在第一电极层101上形成相变材料层103以及在引出电极105上形成高阻材料层102，形成如图4所示。具体地，可以先在第一电极层101上形成相变材料层103后在引出电极105上形成高阻材料层102，也可以是先在引出电极105上形成高阻材料层102后在第一电极层101上形成相变材料层103，当然还可以同时在第一电极层101上形成相变材料层103以及在引出电极105上形成高阻材料层102(工艺条件允许的情况下)。
其中，形成相变材料层103的方法为溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中任一种。相变材料为硫系化合物、锗-锑(GeSb)化合物、硅-锑(SiSb)化合物、锗-锑-碲(Ge-Sb-Te，GST)化合物和金属氧化物中的任一种。
在本实施例中，相变材料层103为锗-锑-碲(Ge-Sb-Te，GST)化合物，例如为Ge2Sb2Te5。具体地，采用磁控溅射法、Ge2Sb2Te5合金靶制作Ge2Sb2Te5相变材料层，其中的工艺参数包括：本底气压为1×10-5Pa，溅射时Ar气气压为0.2Pa，溅射功率为200W，衬底温度为25℃相变材料层103的厚度为300nm至500nm。
形成高阻材料层102的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)和原子层沉积法(ALD)中任一种；高阻材料层102的阻值至少为相变材料层103的阻值的十倍及以上，高阻材料层102的制作材料为包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
在本实施例中，高阻材料层102的制作材料为二氧化硅(SiO2)，其厚度为10nm至50nm，优选地，为10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm或50nm等。当然在其他实施例中，高阻材料层102的制作材料也可以是例如碳化硅(SiN)或者多晶硅。
步骤S14，减薄相变材料层103，并去除引出电极105上的高阻材料层102，形成如图5所示的结构。
在本实施例中，减薄相变材料层103采用的是化学机械抛光法，使得相变材料层103经减薄处理后只保留孔内的相变材料。去除引出电极105上的高阻材料层102采用的是刻蚀法。由于化学机械抛光法以及刻蚀法已为本领域技术人员所熟知的现有技术，故不在此赘述。
步骤S16，在减薄后的相变材料层103上形成第二电极层104，形成如图6的结构。
其中，第二电极层104即作为上电极，其形成的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任一种。第二电极层104的制作材料为单金属材料，例如钨(W)、铂(Pt)、金(Au)、钛(Ti)、铝(Al)、银(Ag)、铜(Cu)或镍(Ni)中的任一种，也可以是包含有上述单金属的合金、氧化物、氮化物、氮氧化物中的任一种。
在本实施例中，第二电极层104为氮化钛(TiN)，采用磁控溅射法制作而成，制作工艺参数包括：本底气压为1×10-5Pa，溅射时气压为0.2Pa，Ar/N2的气体流量比例为1∶1，溅射功率为300W，衬底温度为25℃。第二电极层104的厚度为20nm至40nm。
S18，将第一、第二电极层101、104通过引出电极105与其他的控制开关及外围电路集成，制作出相变存储单元，形成如图7所示的结构。
采用上述制作方法制作出的相变存储单元可具体参阅图8。由于增加了阻值至少为相变材料层的阻值的十倍及以上的高阻材料层，使得在后续进行相变材料层的化学机械抛光工艺中可以避免相变材料出现过度腐蚀甚至完全被腐蚀去除的现象，相比于现有技术，确保相变存储器件中的相变材料保存完好(如图8中圆圈中的即为相变材料层)，提高了相变存储单元的成品率。经实验测试结构显示，在合理的测量参数之内，成功实现将相变存储单元的电阻由低阻转变为高阻，且实现了循环擦写次数达到1010，可靠性大幅度提高。
第二实施例：
请参阅图9，其显示了本发明提供的相变存储单元的制作方法在第一实施例中的流程示意图。如图9所示，所述制作方法包括如下步骤：
S20，提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；
S22，在所述第一电极层上形成高阻材料层；
S24，在所述高阻材料层上形成相变材料层并作减薄处理；
S26，在所述相变材料层上形成第二电极层；
S28，将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。
下面结合附图对本发明的内容进行详细说明。
首先执行步骤S20，提供半导体衬底200，在半导体衬底200上形成第一电极层201以及引出电极205，形成如图10所示的结构。
其中，所述半导体衬底100为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。
第一电极层201即作为下电极，其形成的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任一种。第一电极层201的制作材料为单金属材料，例如钨(W)、铂(Pt)、金(Au)、钛(Ti)、铝(Al)、银(Ag)、铜(Cu)或镍(Ni)中的任一种，也可以是包含有上述单金属的合金、氧化物、氮化物、氮氧化物中的任一种。
在本实施例中，第一电极层201为金属钨(W)，直径为10nm至70nm，厚度为50nm至200nm。
另外，引出电极205形成的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任一种。引出电极205的制作材料为单金属材料，例如钨(W)、铂(Pt)、金(Au)、钛(Ti)、铝(Al)、银(Ag)、铜(Cu)或镍(Ni)中的任一种，也可以是包含有上述单金属的合金、氧化物、氮化物、氮氧化物中的任一种。
在本实施例中，引出电极205为金属铝(Al)，厚度为300nm至500nm。
步骤S22，在第一电极层201上形成高阻材料层202，形成如图11所示的结构。
其中，形成高阻材料层202的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)和原子层沉积法(ALD)中任一种；高阻材料层202的制作材料为包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
在本实施例中，高阻材料层202的制作材料为二氧化硅(SiO2)，其厚度为1nm至10nm，优选地，为2nm、5nm、8nm或10nm等。当然在其他实施例中，高阻材料层102的制作材料也可以是例如碳化硅(SiN)或者多晶硅。
步骤S24，在高阻材料层202上形成相变材料层203并作减薄处理，形成如图12所示的结构。
其中形成相变材料层203的方法为溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中任一种。相变材料为硫系化合物、锗-锑(GeSb)化合物、硅-锑(SiSb)化合物、锗-锑-碲(Ge-Sb-Te，GST)化合物和金属氧化物中的任一种。
在本实施例中，相变材料层203为锗-锑-碲(Ge-Sb-Te，GST)化合物，例如为Ge2Sb2Te5。具体地，采用磁控溅射法、Ge2Sb2Te5合金靶制作Ge2Sb2Te5相变材料层，其中的工艺参数包括：本底气压为1×10-5Pa，溅射时Ar气气压为0.2Pa，溅射功率为200W，衬底温度为25℃。相变材料层203的厚度为300nm至500nm。
减薄处理采用的是化学机械抛光法，使得相变材料层203经减薄处理后只保留孔内的相变材料。
步骤S26，在相变材料层203上形成第二电极层204，形成如图13所示的结构。
其中，第二电极层204即作为上电极，其形成的方法可以是溅射法、蒸发法、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积法(LPCVD)、金属化合物气相沉积法(MOCVD)、分子束外延法(MBE)、原子气相沉积法(AVD)或原子层沉积法(ALD)中的任一种。第二电极层204的制作材料为单金属材料，例如钨(W)、铂(Pt)、金(Au)、钛(Ti)、铝(Al)、银(Ag)、铜(Cu)或镍(Ni)中的任一种，也可以是包含有上述单金属的合金、氧化物、氮化物、氮氧化物中的任一种。
在本实施例中，第二电极层204为氮化钛(TiN)，采用磁控溅射法制作而成，制作工艺参数包括：本底气压为1×10-5Pa，溅射时气压为0.2Pa，Ar/N2的气体流量比例为1∶1，溅射功率为300W，衬底温度为25℃。第二电极层204的厚度为20nm至40nm。
步骤S28，将第一、第二电极层201、204通过引出电极205与其他的控制开关、驱动电路及外围电路集成，制作出相变存储单元，形成如图14所示的结构。
上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (10)
1.一种相变存储单元，包括半导体衬底、依序位于所述半导体衬底上的第一电极层、相变材料层和第二电极层、以及位于所述半导体衬底上的引出电极；其特征在于，还包括用于避免所述相变材料层在化学机械抛光工艺中过度腐蚀的高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上。
2.根据权利要求1所述的相变存储单元，其特征在于，所述高阻材料层位于所述第一电极层和所述相变材料层之间或者位于所述第一电极层的引出电极之上。
3.根据权利要求1所述的相变存储单元，其特征在于，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
4.根据权利要求1所述的相变存储单元，其特征在于，所述高阻材料层的厚度范围为1纳米至50纳米。
5.一种相变存储单元的制作方法，其特征在于，所述制作方法包括：
提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；
在所述第一电极层上形成相变材料层，在所述引出电极上形成高阻材料层，所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上；
减薄所述相变材料层，并去除所述引出电极上的高阻材料层；
在所述相变材料层上形成第二电极层；
将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。
6.根据权利要求5所述的相变存储单元的制作方法，其特征在于，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
7.根据权利要求5所述的相变存储单元的制作方法，其特征在于，所述高阻材料层的厚度范围为10纳米至50纳米。
8.一种相变存储单元的制作方法，其特征在于，所述制作方法包括：
提供半导体衬底，在所述半导体衬底上形成第一电极层以及引出电极；
在所述第一电极层上形成高阻材料层；
在所述高阻材料层上形成相变材料层并作减薄处理；所述高阻材料层的阻值至少为所述相变材料层的阻值的十倍及以上；
在所述相变材料层上形成第二电极层；
将所述第一、第二电极层通过所述引出电极与控制开关、驱动电路及外围电路集成，制作出相变存储单元。
9.根据权利要求8所述的相变存储单元的制作方法，其特征在于，所述高阻材料层的制作材料包含第四主族、第五主族和第六主族元素的单质、合金、氧化物、氮化物、碳化物、氮氧化物中的任一种。
10.根据权利要求8所述的相变存储单元的制作方法，其特征在于，所述高阻材料层的厚度范围为1纳米至10纳米。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110020727.2A CN102593350B (zh) | 2011-01-18 | 2011-01-18 | 相变存储单元及其制作方法 |
| US13/202,697 US20130292629A1 (en) | 2011-01-18 | 2011-06-23 | Phase change memory cell and fabrication method thereof |
| PCT/CN2011/076239 WO2012097565A1 (zh) | 2011-01-18 | 2011-06-23 | 相变存储单元及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110020727.2A CN102593350B (zh) | 2011-01-18 | 2011-01-18 | 相变存储单元及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102593350A true CN102593350A (zh) | 2012-07-18 |
| CN102593350B CN102593350B (zh) | 2014-07-02 |
Family
ID=46481732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110020727.2A Active CN102593350B (zh) | 2011-01-18 | 2011-01-18 | 相变存储单元及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130292629A1 (zh) |
| CN (1) | CN102593350B (zh) |
| WO (1) | WO2012097565A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103497688A (zh) * | 2013-09-30 | 2014-01-08 | 上海新安纳电子科技有限公司 | 一种相变材料化学机械抛光方法 |
| CN103904214A (zh) * | 2014-03-03 | 2014-07-02 | 上海新储集成电路有限公司 | 一种二维相变存储器单元结构及其制造方法 |
| CN112236866A (zh) * | 2018-06-06 | 2021-01-15 | 美光科技公司 | 用于存储器单元的电极的制造 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10964751B2 (en) | 2019-01-17 | 2021-03-30 | Samsung Electronics Co., Ltd. | Semiconductor device having plural dummy memory cells |
| CN110061131B (zh) * | 2019-04-23 | 2022-09-09 | 中国科学院上海微系统与信息技术研究所 | 一种相变材料、相变存储单元及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060003263A1 (en) * | 2004-06-30 | 2006-01-05 | Chang Heon Y | Phase-change memory device and method of manufacturing the same |
| US20070075304A1 (en) * | 2005-09-30 | 2007-04-05 | Chang Heon Y | Reduced current phase-change memory device |
| CN101523505A (zh) * | 2006-08-30 | 2009-09-02 | 美光科技公司 | 具有双层底部电极的相变存储器 |
| CN101582485A (zh) * | 2009-06-15 | 2009-11-18 | 中国科学院上海微系统与信息技术研究所 | 掺杂改性的相变材料及含该材料的相变存储器单元及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348268B2 (en) * | 2004-09-10 | 2008-03-25 | Intel Corporation | Controlled breakdown phase change memory device |
| US20060097342A1 (en) * | 2004-11-08 | 2006-05-11 | Ward Parkinson | Programmable matrix array with phase-change material |
| CN101572291B (zh) * | 2009-06-12 | 2010-09-15 | 中国科学院上海微系统与信息技术研究所 | 一种实现多级存储的存储器单元结构及其制作方法 |
-
2011
- 2011-01-18 CN CN201110020727.2A patent/CN102593350B/zh active Active
- 2011-06-23 US US13/202,697 patent/US20130292629A1/en not_active Abandoned
- 2011-06-23 WO PCT/CN2011/076239 patent/WO2012097565A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060003263A1 (en) * | 2004-06-30 | 2006-01-05 | Chang Heon Y | Phase-change memory device and method of manufacturing the same |
| US20070075304A1 (en) * | 2005-09-30 | 2007-04-05 | Chang Heon Y | Reduced current phase-change memory device |
| CN101523505A (zh) * | 2006-08-30 | 2009-09-02 | 美光科技公司 | 具有双层底部电极的相变存储器 |
| CN101582485A (zh) * | 2009-06-15 | 2009-11-18 | 中国科学院上海微系统与信息技术研究所 | 掺杂改性的相变材料及含该材料的相变存储器单元及其制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103497688A (zh) * | 2013-09-30 | 2014-01-08 | 上海新安纳电子科技有限公司 | 一种相变材料化学机械抛光方法 |
| CN103497688B (zh) * | 2013-09-30 | 2015-03-11 | 上海新安纳电子科技有限公司 | 一种相变材料化学机械抛光方法 |
| CN103904214A (zh) * | 2014-03-03 | 2014-07-02 | 上海新储集成电路有限公司 | 一种二维相变存储器单元结构及其制造方法 |
| CN103904214B (zh) * | 2014-03-03 | 2017-06-16 | 上海新储集成电路有限公司 | 一种二维相变存储器单元结构及其制造方法 |
| CN112236866A (zh) * | 2018-06-06 | 2021-01-15 | 美光科技公司 | 用于存储器单元的电极的制造 |
| CN112236866B (zh) * | 2018-06-06 | 2024-05-07 | 美光科技公司 | 用于存储器单元的电极的制造 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102593350B (zh) | 2014-07-02 |
| US20130292629A1 (en) | 2013-11-07 |
| WO2012097565A1 (zh) | 2012-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101582485B (zh) | 掺杂改性的相变材料及含该材料的相变存储器单元及其制备方法 | |
| US7893420B2 (en) | Phase change memory with various grain sizes | |
| KR101541056B1 (ko) | 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법 | |
| CN111463346B (zh) | 一种ots选通材料、ots选通单元及其制备方法和存储器 | |
| CN109860387A (zh) | 具有选择器件的pcram结构 | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| CN110061131B (zh) | 一种相变材料、相变存储单元及其制备方法 | |
| CN102593350B (zh) | 相变存储单元及其制作方法 | |
| WO2015007108A1 (zh) | 相变存储单元及其制备方法 | |
| CN105762277A (zh) | 一种类超晶格锡硒/锑纳米相变薄膜及其制备与应用 | |
| US11968913B2 (en) | Integration of selector on confined phase change memory | |
| CN103427022B (zh) | 包含三明治型电极的相变存储结构的制备方法 | |
| CN105244437A (zh) | 相变存储器及其形成方法 | |
| CN101593809A (zh) | 电阻随机存取存储器及制作方法 | |
| CN103794722A (zh) | 新型相变存储单元结构及其制备方法 | |
| CN106185800B (zh) | 一种GeTe/Ge类超晶格纳米相变薄膜材料及其制备方法和应用 | |
| CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
| CN115955843A (zh) | 一种三维相变存储器及其制备方法 | |
| CN109065708A (zh) | 一种双层相变材料、相变存储器单元及其制备方法 | |
| CN101478030A (zh) | 包含夹层的相变存储器及制作方法 | |
| CN105633279A (zh) | 包含部分限定型相变材料结构的相变存储单元及制作方法 | |
| CN103325940B (zh) | 相变存储单元及其制造方法 | |
| WO2013060034A1 (zh) | 用于相变存储器的硅掺杂的铋碲基存储材料及制备方法 | |
| CN102117822A (zh) | 阻变存储器存储单元及其制备方法 | |
| CN204118135U (zh) | 一种新型相变存储单元结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |