CN102592979A - 高-介电系数金属闸极装置 - Google Patents
高-介电系数金属闸极装置 Download PDFInfo
- Publication number
- CN102592979A CN102592979A CN2011104057325A CN201110405732A CN102592979A CN 102592979 A CN102592979 A CN 102592979A CN 2011104057325 A CN2011104057325 A CN 2011104057325A CN 201110405732 A CN201110405732 A CN 201110405732A CN 102592979 A CN102592979 A CN 102592979A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- metal
- dielectric
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 88
- 239000002184 metal Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 241000033695 Sige Species 0.000 claims description 26
- 229910000676 Si alloy Inorganic materials 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 claims description 4
- 229910010037 TiAlN Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000003139 buffering effect Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910004143 HfON Inorganic materials 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002262 irrigation Effects 0.000 description 2
- 238000003973 irrigation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭露形成半导体装置的方法。所述方法包含提供基板。所述方法更包含在基板上形成具有闸电极的闸极堆栈，包含形成金属闸电极层。在所述金属闸电极层的顶部上，形成缓冲闸电极层，以及在所述金属闸电极层上方，形成具有多硅合金的顶部闸电极层。
Description
技术领域
背景技术
半导体装置持续改善来增进装置效能。例如，晶体管装置包含闸极堆栈在半导体基板上。所述闸极堆栈包含在闸极介电层上的闸极电极。较小的装置与缩小的基本规则是促进效能与降低成本的重点。当装置缩小，技术变得复杂，以及需要改变装置结构与新的制造方法，来维持一代装置至下一代装置的预期效能。
在标准CMOS装置中，多晶硅(poly-Si)是使用的标准闸极材料。使用poly-Si闸极制造CMOS装置的技术发展已经是稳定状态，并且poly-Si广泛使用在半导体产业中。然而，有关于使用poly-Si闸极的问题。例如，由于多晶硅空乏效应(poly depletion effect)以及相对的高薄层电阻(electrical sheet resistance)，通常CMOS装置中使用的poly-Si闸极成为次微米世代装置芯片效能的妨碍因子。poly-Si闸极的另一问题是poly-Si闸极中的掺质，例如硼，容易扩散通过闸极介电，造成装置效能更加退化。
在次微米世代装置中，维持效能改善有相当的困难。因此，改善效能且不缩小尺寸的方法已经成为有利的选择。很有希望的方法是用更高的闸极介电电容，而不需要制造实际较薄的闸极介电。这方法涉及使用高K材料。这材料的介电常数高于二氧化硅(SiO2)。高介电系数(high-K)材料明显比SiO2厚，且具有较低的氧化层等效厚度(EOT)值。如此技艺已知的EOT是指SiO2层的厚度，每单位面积具有与介电层相同的电容。然而，有关于使用所述高K材料的问题。例如，扩散至高介电系数材料的任何氧气造成不想要的介电成长。这是不受欢迎的，因为造成的厚度变化会造成装置的整体几何与一致性明显受损。再者，增加的闸极介电厚度降低汲极电流，并且也限制闸极长度大小。
发明内容
本申请揭露形成半导体装置的方法。所述方法包含提供基板。所述方法更包含在所述基板上形成具有闸电极的闸极堆栈，包含形成金属闸电极层，在所述金属闸电极层的顶部形成缓冲闸电极层，以及在所述金属闸电极层上形成具有多硅合金的顶部闸电极层。
在另一实施例中，描述形成半导体装置的方法。所述方法包含提供基板。所述方法更包含在所述基板上，形成具有闸电极的闸极堆栈，包含形成金属闸电极层，以及在所述金属闸电极层上，形成具有多硅合金的顶部闸电极层。
在另一实施例中，揭露半导体装置。所述半导体装置包含基板以与门极堆栈，所述闸极堆栈具有在所述基板的顶部上的闸电极。所述闸电极包含金属闸电极以及顶部闸电极，所述顶部闸电极具有在所述金属闸电极上的多硅合金。
参考以下描述与附随图式，可了解本申请揭露的这些与其它目的以及优点与特征。再者，应了解本申请描述不同实施例的特征不会互相排除，并且可存在不同的组合与交换。
附图说明
在图式中，在不同图式里相同的参考符号通常是指相同部分。同样地，图式不需要照比例，而是强调本发明的原理。参考图式，本申请的实施例描述如下。
图1a-b是不同装置实施例的横切图。
图2a-e说明形成装置实施例的程序。
图3a-d说明形成另一装置实施例的程序。
图4说明量测不同Ge量的SiGe膜阻抗的实验结果。
图5说明不同退火温度，量测SiGe膜阻抗的实验结果。
具体实施方式
实施例通常是关于半导体装置。一些实施例关于具有相同闸极氧化物厚度。例如，所述装置可并入独立装置或是IC，例如微控制器或芯片上系统(SoCs)。例如，所述装置或IC可合并或使用于电子产品、计算器、移动电话以及个人数字助理(PDAs)。所述装置也可并入其它产品形式。
图1a-b说明不同实施例中一部分装置100的横切图。参阅图1a，图式说明基板105。所述基板例如是半导体基板，例如硅基板。在一实施例中，所述基板包括p-型掺杂基板。例如，所述p-型掺杂基板是轻掺杂的p-型基板。也可使用其它形式的半导体基板，包含III-IV族扁基板，或是未掺杂或用相同或不同掺质形式掺杂的基板，例如绝缘体上硅(SOI)、硅化锗或锗。提供其它形式的基板也有帮助。
所述基板包含装置区域110。例如，所述装置区域被隔离区域180包围。所述隔离区域隔开所述装置区域与基板上的其它装置区域(未显示)。例如，所述隔离区域是浅沟渠隔离(STI)区域。也可使用其它形式的隔离区域。例如，所述STI区域延伸至深度约300nm。提供延伸至其它深度的STI也有帮助。
例如，所述装置区域是晶体管的主动装置区域。可在晶体管的装置区域中，提供掺质槽(未显示)。例如，所述掺质槽可延伸至所述STI区域下。例如，掺质槽延伸深度约400-500nm。第一极性晶体管的所述掺质槽、掺质浓度可以是约为1E12-E13cm-2。也可使用掺杂槽的其它参数。P-型掺质可包含硼(B)、铝(Al)、铟(In)或其组合，而n-型掺质可包含磷(P)、砷(As)、锑(Sb)或其组合。
所述基板可包含其它装置区域。所述装置区域可用于其它装置形式，包含p-型与n-型装置。例如，IC可包含逻辑区域，逻辑设备形成在逻辑区域中。取决于形成的IC形式，所述逻辑区域可以包含例如不同电压装置的区域。例如，所述逻辑区域可包含高电压(HV)装置、中或中间电压(IV)装置或低电压(LV)装置的区域。也可使用其它逻辑区域的架构。此外，也可提供其它形式的装置区域，例如内存胞元的数组区域。
晶体管的闸极堆栈140位在所述装置区域中。所述闸极堆栈包含闸极介电150上的闸电极160。如图所示，所述闸极介电是具有多介电层的复合闸极介电。同样地，所述闸电极是具有多闸电极层的复合闸电极。在一实施例中，所述复合闸极介电与复合闸电极形成高介电系数金属闸极。
在一实施例中，复合闸极介电包括第一、第二与第三介电层152、154与156。也可提供具有其它层树的复合闸极介电。如图所示，所述第一层位在基板上，第二层位在第一层上，以及第三层位在第二层上。至少一介电层是高介电系数介电层。
所述第一介电层是界面氧化物。例如，所述接口氧化物可以是SiO2或SiON。界面氧化物层的厚度约为接口氧化物层也可以是其它厚度。至于第二介电层，它是高介电系数(高-K)介电层。例如，所述高介电系数层可以是Hf为基础的高介电系数，例如HfO2、HfON、Hf-Si-O2或Hf-SiON、以Al为基础的高介电系数，或是以Zr为基础的高介电系数。第二介电层可包含例如超过一高介电系数层。也可使用高介电系数层的其它组合，在厚度范围
增加介电常数值。也可提供其它形式的高介电系数材料。高介电系数层的厚度约为
所述高介电系数层也可具有其它厚度。第三介电层作为复合闸极介电的覆盖层。例如，所述覆盖层可以是另一高介电系数层(亦即Al2-O3，La2O3或其它)、SiO2或SiON。也可使用其它形式的覆盖材料。覆盖层的目的主要是由多电极功函数决定。例如，Al为基础与La为基础的由于个别的功函数，已经分别用于PFET与NFET。覆盖层的厚度可约为
所述覆盖层也可具有其它厚度。
在一实施例中，所述复合闸电极包含在顶部闸电极层170下的金属闸电极层165。所述闸电极是位在所述复合闸极介电上方。例如，所述金属闸电极是位在复合闸极介电的覆盖层上。在一实施例中，金属闸电极直接位在覆盖层顶部。在一实施例中，金属闸极层包括TiN、TaN、TiAlN、TaN/TiN、TaC或TaCN。也可使用其它形式的金属闸极材料。例如，金属闸极层的厚度约为
也可提供其它厚度的金属闸极层。
顶部闸电极层是位在金属闸电极上方。在一实施例中，顶部闸电极层直接位在金属闸电极的顶部。在一实施例中，顶部闸电极层包含非金属闸电极。顶部闸电极层具有多晶(poly)结构。在一实施例中，顶部闸电极层包括多硅合金。所述多硅合金降低金属闸极与顶部闸电极的阻抗。例如，多硅合金降低金属闸极与顶部闸电极界面的阻抗。例如，顶部闸电极层的厚度约为
也可提供其它厚度的顶部闸电极层。
在一实施例中，顶部闸电极包括多硅锗(SiGe)。SiGe顶部闸电极降低金属札吉与顶部闸电极之间的阻抗。例如，所述SiGe顶部闸电极降低顶部闸极与金属闸电极界面的阻抗。较低的接口阻抗提供较佳的闸极控制，因而可达到较佳的Ion-Ioff与短信道效应。相较于多硅，使用多硅合金也减少形成装置所需要的热预算。
当顶部闸电极包括多硅时，已经发现顶部闸极与金属闸电极之间的阻抗高。这可能是由于合并氧气相关制程造成的氧气突出。然而，我们已经发现使用多硅合金，例如SiGe，会降低顶部闸极与金属闸电极之间的阻抗。
再者，我们已经发现用掺质掺杂顶部闸电极，可更加降低顶部闸极与金属闸电极之间的阻抗。在一实施例中，顶部闸电极掺杂p-型掺质，例如B掺质。也可使用其它型式的掺质，更加降低顶部与金属闸电极之间的阻抗。更发现SiGe合金中的Ge与顶部闸极与金属闸电极之间的阻抗是逆相关。例如，Ge含量越高，阻抗越低。例如SiGe的Ge含量约为1-60莫耳分量。较佳地，SiGe的Ge含量约为1-50莫耳分量。也可提供有其它Ge含量的SiGe合金。不结合理论，相信多硅的合金元素含量会增加固体溶解度而增加掺质活化作用。
装置可包含其它未显示的组件。例如，装置可包含重掺杂的源极/汲极区域相邻于所述闸极。第一型晶体管的源极/汲极掺杂第一极性掺质。在闸极侧壁上，可提供介电闸极侧壁间隔。所述闸极侧壁间隔可用于促进形成或定义第一极性型式的轻掺杂源极/汲极延伸区域。金属硅化物接触可位在源极/汲极区域以与门极堆栈顶部上。此外，也可提供一或多层间介电层，其中形成互连。
图1b说明另一实施例的一部分装置的横切面图。图标装置类似于图1a描述的装置。相同组件不再描述。在一实施例中，所述复合闸电极160包含在所述金属闸电极层165上方的缓冲闸电极层162。所述缓冲闸电极层改善顶部闸电极层与金属闸电极层之间的附着。在一实施例中，所述缓冲闸电极层是无定形硅层。在后续处理中的退火之后，缓冲电击层被结晶化。例如，缓冲层的厚度约为
也可提供其它厚度的缓冲层。
图2a-e是形成装置或IC的制程200实施例横切面示意图。参阅图2a，提供基板105。所述基板可包括硅基板，例如轻掺杂的p-型基板。也可使用其它的基板型式，包含硅化锗或绝缘体上硅(SOI)。
如图2a所示，在基板上定义装置区域110。虽然显示一装置区域，然而已知基板可包含不同型式的区域(未显示)。例如，关于其它装置型式，所述基板可包含其它装置区域。所述IC可包含逻辑区域，其中形成逻辑设备。取决于形成的IC形式，逻辑区域可包含例如用于不同电压装置的区域。例如，所述逻辑区域可包含用于高电压(HV)装置、中或中间电压(IV)装置或低电压(LV)装置的区域。也可使用其它架构的逻辑区域。此外，也可提供其它形式的装置区域。
用隔离区域180隔离装置区域与其它区域。所述隔离区域环绕所述装置区域。隔离区域包括例如STI区域。可使用不同制程形成STI区域。例如，可使用蚀刻与屏蔽技术，蚀刻基板，形成沟渠，用例如氧化硅的介电材料填充所述沟渠。可进行化学机械抛光(CMP)，移除过多的氧化物，以及提供平坦的顶部表面。也可使用其它制程或材料，形成STI。也可使用其它形式的隔离区域。例如，STI的深度可约为300nm。STI也可具有其它深度。
可在装置区域中，形成装置槽(未显示)。在一实施例中，所述装置槽包括形成掺杂槽的掺质。例如，掺杂槽的深度可约为400-500nm。也可提供具有其它深度的掺杂槽。可用所要剂量与功率植入适当掺质至基板中，形成掺杂槽。掺质形式、剂量与功率可取决于要形成的装置形式。所述掺杂槽可包括第二极性形式掺质用于第一极性形式装置。例如，p-型掺杂槽可用于n-型晶体管。另一方面，n-型掺杂槽可用于p-型晶体管。
为了形成掺杂槽，使用暴露装置区域的槽植入屏蔽。例如，植入屏蔽包括微影蚀刻屏蔽图案化的光阻。由于装置隔离区域可作为植入屏蔽，使得增加制程窗用于图案制程，形成植入屏蔽。在深槽形成后，可移除植入屏蔽。也可使用其它技术形成深装置槽。可进行退火，扩散掺质，形成延伸至STI底部下方的掺杂槽。
参阅图2b，在基板上形成复合闸极介电堆栈250。在一实施例中，在基板上形成所述复合闸极介电堆栈的第一、第二与第三介电层252、254与256。在一实施例中，所述第一介电包括接口氧化物层。在基板上形成所述界面氧化物层。所述接口氧化物层包括SiO2或SiON。在一实施例中，使用热氧化制程形成所述接口氧化物。例如，在温度范围850-1100℃与O2气体环境，用N合并的热氧化制程形成界面氧化物层。第一介电层厚度约为
也可形成其它厚度的第一介电层。
在第一介电层上方，形成第二介电层。在一实施例中，所述第二介电层是高介电系数介电层。可使用不同形式的高介电系数介电材料。例如，所述第二介电层可为Hf为基础的高介电系数，例如HfO2、HfON、Hf-Si-O2或Hf-SiON、Al为基础的高介电系数或是Zr为基础的高介电系数。也可使用其它形式的高介电系数材料，形成所述第二介电层。第二介电层厚度约为也可形成其它厚度的第二介电层。例如，可使用CVD形成第二介电层。也可使用其它沉积制程形成第二介电层。
在第二介电层上方，形成第三介电层。在一实施例中，第三介电层是覆盖层。可使用不同形式的介电材料形成覆盖层。例如，覆盖层可以是另一高介电系数材料(亦即Al2-O3、La2O3或其它)、SiO2或SiON。也可使用其它形式的覆盖材料形成第三介电层。第三介电层厚度约为也可形成其它厚度的第三介电层。例如，可利用CVD形成第三介电层。也可使用其它沉积制程形成第三介电层。
在图2c中，形成复合闸电极的金属闸极层265。例如，在覆盖层上方，形成金属闸极层。在一实施例中，所述金属闸极层包括TiN、TaN、TiAlN、TaN/TiN、TaC或TaCN。也可使用其它形式的金属闸及材料。所述金属闸极层约为
也可形成其它厚度的金属闸极层。例如，使用CVD或溅镀制程形成金属闸极层。也可使用其它沉积制程形成金属闸极层。
如图2d所示，在基板上形成复合闸电极的顶部闸电极层270。例如，顶部闸极层是在金属闸极层上方，形成复合闸电极260堆栈。在一实施例中，顶部闸极层包括多硅合金。例如，所述多硅合金包括多硅锗(SiGe)。也可使用其它形式的顶部闸电极材料。所述顶部闸电极层厚度约为
也可形成其它厚度的顶部闸电极层。例如，可使用CVD形成顶部闸电极层。也可使用其它沉积制程形成顶部闸极层。
参阅图2e，不同的闸极层被图案化，在复合闸极介电上方，形成具有复合闸电极160的闸极堆栈140。使用屏蔽与蚀刻技术，图案化所述闸极层。例如，光阻层形成在顶部闸极层上方，以及被图案化，暴露部分的顶部闸极层。进行非等向蚀刻，例如RIE，移除顶部闸极层暴露的部分以及下方的闸极层。为了改善微影蚀刻，在光阻下方提供抗反射膜(ARC)。也可使用其它技术图案化闸极层。
制程继续形成装置。例如，进一步制程可包含形成侧壁间隔在闸极侧壁上，源极/汲极区域相邻于闸极，以及可在不同接触区域与闸电极表面上形成金属硅化物接触。制程可更包含形成PMD层以及胞元终端的接触，以及一或多个互连阶层、切割、组合与包装。也可包含其它制程。例如，在形成互连之前，可形成其它组件，例如低电压、中电压与高电压I/O装置。
图3a-d是另一实施例的横切面图，说明形成装置或IC的制程300。参阅图3a，提供基板105。所述基板是图2b所述的制程阶段。例如，所述基板制备具有STI区域180环绕装置区域110，装置区域110中有掺杂槽。再者，在基板上形成复合闸极介电堆栈250的介电层252、254与256。
参阅图3b，形成复合闸电极的金属闸极层265与缓冲闸极层362。如图2c所示，形成金属闸极层。例如，在金属闸极层上，形成缓冲闸极层。在一实施例中，缓冲闸极层包括无定形硅。也可使用其它形式的缓冲闸及材料。在后续制程中退火之后，缓冲层可被结晶化。例如，所述缓冲层厚度约为
也可形成具有其它厚度的缓冲闸极层。例如，可使用CVD形成缓冲闸极层。也可使用其它沉积制程形成缓冲闸极层。
在图3c中，在缓冲闸极层上方，形成顶部闸极层270。如图2d所示，可形成顶部闸极层。
参阅图3d，图案化不同的闸极层，在复合闸极介电上方，形成具有复合闸电极160的闸极堆栈140。使用屏蔽与蚀刻技术，图案化所述闸极层。例如，光阻层形成在顶部闸极层上方，以及被图案化，暴露部分的顶部闸极层。进行非等向蚀刻，例如RIE，移除顶部闸极层暴露的部分以及下方的闸极层。为了改善微影蚀刻，在光阻下方提供抗反射膜(ARC)。也可使用其它技术图案化闸极层。
制程继续形成装置。例如，进一步制程可包含形成侧壁间隔在闸极侧壁上，源极/汲极区域相邻于闸极，以及可在不同接触区域与闸电极表面上形成金属硅化物接触。制程可更包含形成PMD层以及胞元终端的接触，以及一或多个互连阶层、最终钝化、切割、组合与包装。也可包含其它制程。例如，在形成互连之前，可形成其它组件，例如低电压、中电压与高电压I/O装置。
图4说明关于不同Ge量，量测SiGe膜阻抗的实验结果。实验在
量测具有不同Ge莫耳分量的SiGe膜的阻抗。所述SiGe膜植入B掺质。在20KeV植入的B掺质剂量是4x1015cm-2。在900℃的Ar中退火40分钟后，量测不同膜的阻抗。实验结果显示随着Ge含量增加，膜的阻抗会降低，例如从0Ge含量的约7.5mΩ-cm至Ge含量约56莫耳分量的1.8mΩ-cm。这表示Ge含量增加会降低顶部闸电极的阻抗。
图5说明关于不同退火温度，量测SiGe模阻抗的实验结果。实验量测在
与20keV植入B掺质剂量1x1015cm-2的SiGe膜的阻抗。在不同退火温度进行膜退火30秒后，量测不同膜的阻抗。实验结果说明随着较高Ge浓度，阻抗降低。
本发明可用其它特定形式实施而不背离本发明的精神与实质特征。因此，前述实施例是用于说明本发明而非限制本发明。本发明的范围如附随的权利要求书所述，权利要求内的所有变化与均等范围皆包含在本发明的范围内。
Claims (20)
1.一种形成半导体装置的方法，包括：
提供基板；以及
在所述基板上，形成具有闸电极的闸极堆栈，包括：
形成金属闸电极层，
在所述金属闸电极层的顶部，形成缓冲闸电极层，以及
在所述缓冲闸电极层上方，形成具有多硅合金的顶部闸电极层。
2.如权利要求1所述的方法，其中：
所述缓冲闸电极层包含无定形硅层；以及
所述多硅合金包含多硅锗(SiGe)。
3.如权利要求1所述的方法，其中所述SiGe层包含Ge含量约1-60莫耳分量。
4.如权利要求1所述的方法，其中所述金属闸电极层包含TiN、TaN、TiAlN、TaN/TiN、TaC或TaCN。
5.如权利要求1所述的方法，更包含在所述基板与所述闸电极之间，形成闸极介电。
6.如权利要求1所述的方法，其中：
所述闸极介电包含至少第一与第二介电层，其中所述第二介电层包含高介电系数介电材料，提供在所述第一介电层的顶部。
7.一种形成半导体装置的方法，包括：
提供基板；以及
在所述基板上，形成具有闸电极的闸极堆栈，包括：
形成金属闸电极层，以及
在所述金属闸电极层上方，形成具有多硅合金的顶部闸电极层。
8.如权利要求7所述的方法，其中所述多硅合金包含多硅锗(SiGe)。
9.如权利要求8所述的方法，其中所述SiGe层包含Ge含量约1-60莫耳分量。
10.如权利要求7所述的方法，其中所述金属闸电极层包含TiN、TaN、TiAlN、TaN/TiN、TaC或TaCN。
11.如权利要求7所述的方法，更包含在所述基板与所述闸电极之间，形成闸极介电。
12.如权利要求11所述的方法，其中：
所述闸极介电包含至少第一与第二介电层，其中所述第二介电层包含高介电系数介电材料，提供在所述第一介电层的顶部。
13.如权利要求12所述的方法，其中所述高介电系数介电材料包含Hf为基础的高介电系数、Al为基础的高介电系数、Zr为基础的高介电系数或其组合。
14.如权利要求7所述的方法，更包含在所述金属与顶部闸电极层之间，提供缓冲闸电极层。
15.如权利要求14所述的方法，其中所述缓冲闸电极层包含无定形硅层。
16.如权利要求15所述的方法，其中在退火后，结晶化所述无定形硅层。
17.一种半导体装置，包括：
基板；以及
具有闸电极的闸极堆栈，位在所述基板的顶部上，其中所述闸电极包含
金属闸电极，以及
具有多硅合金的顶部闸电极，位在所述金属闸电极上方。
18.如权利要求17所述的半导体装置，其中所述多硅合金包含多硅锗(SiGe)。
19.如权利要求17所述的半导体装置，其中所述闸极堆栈更包含位在所述基板与所述闸电极之间的闸极介电。
20.如权利要求17所述的半导体装置，更包含在所述金属闸电极与所述顶部闸电极之间的缓冲闸电极层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/964,748 | 2010-12-10 | ||
| US12/964,748 US8691638B2 (en) | 2010-12-10 | 2010-12-10 | High-K metal gate device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102592979A true CN102592979A (zh) | 2012-07-18 |
| CN102592979B CN102592979B (zh) | 2016-04-27 |
Family
ID=46144854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110405732.5A Expired - Fee Related CN102592979B (zh) | 2010-12-10 | 2011-12-05 | 高-介电系数金属闸极装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8691638B2 (zh) |
| KR (1) | KR20120065229A (zh) |
| CN (1) | CN102592979B (zh) |
| DE (1) | DE102011088010B4 (zh) |
| SG (1) | SG182102A1 (zh) |
| TW (1) | TWI515776B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8912610B2 (en) * | 2011-11-11 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for MOSFETS with high-K and metal gate structure |
| US9059315B2 (en) * | 2013-01-02 | 2015-06-16 | International Business Machines Corporation | Concurrently forming nFET and pFET gate dielectric layers |
| KR102240022B1 (ko) * | 2014-11-26 | 2021-04-15 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US10177043B1 (en) * | 2017-08-14 | 2019-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing multi-voltage devices using high-K-metal-gate (HKMG) technology |
| US12022643B2 (en) * | 2020-03-31 | 2024-06-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-layer high-k gate dielectric structure |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020173104A1 (en) * | 2001-05-17 | 2002-11-21 | Chang Kent Kuohua | Method for preventing gate depletion effects of MOS transistor |
| US6982230B2 (en) * | 2002-11-08 | 2006-01-03 | International Business Machines Corporation | Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures |
| CN1992274A (zh) * | 2005-12-30 | 2007-07-04 | 国际商业机器公司 | 高性能cmos电路及其制造方法 |
| CN101027779A (zh) * | 2004-09-17 | 2007-08-29 | 应用材料公司 | 多晶－硅－锗栅极叠层及其形成方法 |
| US20080064191A1 (en) * | 2005-12-15 | 2008-03-13 | Chartered Semiconductor Manufacturing, Ltd. | Modulation of Stress in Stress Film through Ion Implantation and Its Application in Stress Memorization Technique |
| CN101569005A (zh) * | 2006-05-26 | 2009-10-28 | 飞思卡尔半导体公司 | 形成具有中间层的半导体器件的方法及该半导体器件的结构 |
| US20090302396A1 (en) * | 2007-10-30 | 2009-12-10 | International Business Machines Corporation | Structure and Method to Fabricate Metal Gate High-K Devices |
| US20100109095A1 (en) * | 2008-10-14 | 2010-05-06 | Imec | Method for fabricating a dual work function semiconductor device and the device made thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7767994B2 (en) | 2006-12-05 | 2010-08-03 | Electronics And Telecommunications Research Institute | Phase-change random access memory device and method of manufacturing the same |
| US20090166770A1 (en) | 2008-01-02 | 2009-07-02 | International Business Machines Corporation | Method of fabricating gate electrode for gate of mosfet and structure thereof |
| US7723777B2 (en) | 2008-08-12 | 2010-05-25 | Infineon Technologies Ag | Semiconductor device and method for making same |
| US8313994B2 (en) | 2009-03-26 | 2012-11-20 | Tokyo Electron Limited | Method for forming a high-K gate stack with reduced effective oxide thickness |
-
2010
- 2010-12-10 US US12/964,748 patent/US8691638B2/en active Active
-
2011
- 2011-10-12 TW TW100136897A patent/TWI515776B/zh active
- 2011-11-24 KR KR1020110123810A patent/KR20120065229A/ko not_active Application Discontinuation
- 2011-12-05 CN CN201110405732.5A patent/CN102592979B/zh not_active Expired - Fee Related
- 2011-12-08 DE DE102011088010.0A patent/DE102011088010B4/de active Active
- 2011-12-15 SG SG2011093150A patent/SG182102A1/en unknown
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020173104A1 (en) * | 2001-05-17 | 2002-11-21 | Chang Kent Kuohua | Method for preventing gate depletion effects of MOS transistor |
| US6982230B2 (en) * | 2002-11-08 | 2006-01-03 | International Business Machines Corporation | Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures |
| CN101027779A (zh) * | 2004-09-17 | 2007-08-29 | 应用材料公司 | 多晶－硅－锗栅极叠层及其形成方法 |
| US20080064191A1 (en) * | 2005-12-15 | 2008-03-13 | Chartered Semiconductor Manufacturing, Ltd. | Modulation of Stress in Stress Film through Ion Implantation and Its Application in Stress Memorization Technique |
| CN1992274A (zh) * | 2005-12-30 | 2007-07-04 | 国际商业机器公司 | 高性能cmos电路及其制造方法 |
| CN101569005A (zh) * | 2006-05-26 | 2009-10-28 | 飞思卡尔半导体公司 | 形成具有中间层的半导体器件的方法及该半导体器件的结构 |
| US20090302396A1 (en) * | 2007-10-30 | 2009-12-10 | International Business Machines Corporation | Structure and Method to Fabricate Metal Gate High-K Devices |
| US20100109095A1 (en) * | 2008-10-14 | 2010-05-06 | Imec | Method for fabricating a dual work function semiconductor device and the device made thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI515776B (zh) | 2016-01-01 |
| DE102011088010B4 (de) | 2014-07-17 |
| DE102011088010A1 (de) | 2012-06-14 |
| US20120146160A1 (en) | 2012-06-14 |
| CN102592979B (zh) | 2016-04-27 |
| TW201230160A (en) | 2012-07-16 |
| SG182102A1 (en) | 2012-07-30 |
| KR20120065229A (ko) | 2012-06-20 |
| US8691638B2 (en) | 2014-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7741659B2 (en) | Semiconductor device | |
| US7648868B2 (en) | Metal-gated MOSFET devices having scaled gate stack thickness | |
| CN102103994B (zh) | 高介电常数介电层和/或金属栅极元件的制造方法 | |
| US20080099851A1 (en) | Semiconductor devices with dual-metal gate structures and fabrication methods thereof | |
| TW201611250A (zh) | 半導體裝置及其製造方法 | |
| US8980718B2 (en) | PMOS transistors and fabrication method | |
| US20050212060A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2007073660A (ja) | 半導体装置およびその製造方法 | |
| CN102592979B (zh) | 高-介电系数金属闸极装置 | |
| US20170025526A1 (en) | High-k and p-type work function metal first fabrication process having improved annealing process flows | |
| US20130153971A1 (en) | V-groove source/drain mosfet and process for fabricating same | |
| US20140357028A1 (en) | Methods for fabricating integrated circuits with the implantation of fluorine | |
| JP2005347605A (ja) | 半導体装置およびその製造方法 | |
| US8785267B2 (en) | Methods of manufacturing semiconductor devices including transistors | |
| JP4541125B2 (ja) | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 | |
| US20110163393A1 (en) | Semiconductor device manufacturing method an integrated circuit comprising such a device | |
| US8466019B2 (en) | Semiconductor device and bipolar-CMOS-DMOS | |
| JP2008098640A (ja) | 半導体装置の製造方法 | |
| CN103779212B (zh) | 半导体结构及其制造方法 | |
| US8853796B2 (en) | High-K metal gate device | |
| TWI822155B (zh) | 電晶體結構及其製造方法 | |
| US20230042167A1 (en) | Transistor structure with multiple halo implants having epitaxial layer, high-k dielectric and metal gate | |
| JP2011061071A (ja) | 半導体装置及びその製造方法 | |
| JP5149936B2 (ja) | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 | |
| JP2005353618A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160427 Termination date: 20191205 |