CN102568558A - 存储器及其操作方法 - Google Patents

存储器及其操作方法 Download PDF

Info

Publication number
CN102568558A
CN102568558A CN2012100486896A CN201210048689A CN102568558A CN 102568558 A CN102568558 A CN 102568558A CN 2012100486896 A CN2012100486896 A CN 2012100486896A CN 201210048689 A CN201210048689 A CN 201210048689A CN 102568558 A CN102568558 A CN 102568558A
Authority
CN
China
Prior art keywords
storage unit
common source
sub
line
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100486896A
Other languages
English (en)
Other versions
CN102568558B (zh
Inventor
江红
徐翌
肖军
孔蔚然
李冰寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210048689.6A priority Critical patent/CN102568558B/zh
Publication of CN102568558A publication Critical patent/CN102568558A/zh
Priority to US13/680,547 priority patent/US9019740B2/en
Application granted granted Critical
Publication of CN102568558B publication Critical patent/CN102568558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器及其操作方法。所述存储器包括包含多个共源极存储单元的存储单元阵列，所述多个共源极存储单元分别包括两个子存储单元，各个子存储单元分别对应一条位线，并且各条位线的电性独立。本发明存储器中的各个子存储单元分别对应一条位线，并且各条位线的电性独立，从而在编程操作过程中，就可以有效地避免对其他不需要编程操作的存储单元的串扰。

Description

存储器及其操作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种存储器及其操作方法。
背景技术
随着存储技术的不断发展，目前发展出了众多类型的存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)等等。
大多数半导体存储器包括多种类型的电路，例如存储电路和外围电路。典型的闪存包括存储单元阵列，这些存储单元阵列具有很多排列成块的存储单元。每个存储单元被制造成具有控制栅和浮栅的场效应晶体管。浮栅用于保留电荷，并且通过薄氧化层与包含在衬底中的源极和漏极区域分离。这种存储单元能够执行各种操作，包括编程、读取、擦除等。例如，将电子从漏区域穿过氧化层射入到浮栅上，使存储单元电性充电。在擦除操作中，利用现有方法将电子穿过氧化层隧穿到栅极，从而将电荷从浮栅中移除。由此，存储单元中的数据由浮栅上是否存在电荷决定。
图1示出了现有技术的一种存储器件的结构示意图，参考图1，所述存储器件包括两个存储单元M1和M2，形成于P型半导体衬底100上；所述半导体衬底100中形成有N型的第一扩散区120和第二扩散区130，所述第一扩散区120是由两个存储单元M1和M2共用的公共源极区，第二扩散区130是漏极区；所述存储单元M1和M2相对于第一扩散区120(即公共源极区)具有镜像结构。
具体地，每个存储单元M1、M2分别包括：位于所述第一扩散区120和第二扩散区130之间的沟道区140、浮栅150、控制栅160、栅极绝缘层170、形成于浮栅150上的多氧化物层180以及绝缘氧化层190。
其中，浮栅150为电隔离的栅电极，位于所述第一扩散区120和第二扩散区130之间的半导体衬底100上，并且所述浮栅150的第一侧与所述第一扩散区120部分重叠；控制栅160，位于所述浮栅150的第二侧与所述第二扩散区130之间的半导体衬底100上；绝缘氧化层190，位于所述控制栅160与所述浮栅150的第二侧之间并覆盖所述浮栅150的一个侧壁和沟道区140的一部分；栅极绝缘层170，位于所述浮栅150与半导体衬底100之间以使得所述浮栅150、控制栅160与半导体衬底100绝缘；多氧化物层180通过硅的局部氧化(LOCOS)工艺形成于浮栅150上。
在一种常规设计中，每个控制栅160均是沿行方向(如图1所示的A-A′方向)延伸的字线(WL，图1中未示出)且沿着行共同连接到每个存储单元。层间介质层110形成于存储单元M1和M2的上方。公共源极线220通过接触栓塞210连接至第一扩散区120(公共源极区)，所述公共源极线220沿着与控制栅160(即字线)相同的方向延伸。第二扩散区130(漏极区)上形成有连接节点(图1中未示出)，所述连接节点通过位线BL连接，且沿列方向(如图1中所示的B-B′方向)延伸。
在图1所示的存储器件结构中，存储单元M1、M2中的两个连接节点共同连接至同一条位线BL，从而使得存储单元M1、M2共用同一条位线。在这种结构中，利用分开的字线对存储单元M1和M2分别进行编程操作。这使得与被编程(选中)子存储单元相同列/相同行/对角位置的其他子存储单元容易产生串扰。
发明内容
本发明解决的问题是提供一种存储器，以有效地降低存储单元在编程操作时的串扰。
为解决上述问题，本发明提供一种存储器，所述存储器包括包含多个共源极存储单元的存储单元阵列，所述多个共源极存储单元分别包括两个子存储单元，各个子存储单元分别对应一条位线，并且各条位线的电性独立。
可选地，共源极存储单元的两个子存储单元共用一条字线。
可选地，在存储单元阵列的列方向上相邻的共源极存储单元中相邻的两个子存储单元之间共用一条位线。
可选地，在存储单元阵列的行方向上相邻的两列共源极存储单元与位线的连接方式呈镜像对称。
可选地，在存储单元阵列的行方向上相邻的两列共源极存储单元与位线的连接方式相同。
可选地，所述存储器还包括多条共源极线，所述多条共源极线均相互电连接。
可选的，所述存储器还包括多条共源极线，共源极的两个子存储单元共用一条共源极线，且所述多条共源极线之间电性独立。
可选地，所述存储器包括多晶硅存储器、SONOS存储器或纳米晶体存储器。
本发明还提供一种存储器的操作方法，所述存储器的操作方法包括：在共源极的两个子存储单元的字线上施加字线电压、在共源极线上施加共源极线电压，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流，其中，共源极的两个子存储单元分别对应两条字线和两条位线，并且所述两条字线与两条位线均电性独立。
可选地，在对共源极的两个子存储单元中的其中一个子存储单元进行编程操作时，在另一个子存储单元对应的位线上施加电源电压。
可选地，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流包括：在对所述存储器进行编程操作时，同时在所述共源极的两个子存储单元对应的两条位线上施加相同的位线电压或相同的位线电流。
可选地，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流包括：在所述共源极的子存储单元的位线上同时施加相同的读取电压或读取电流，以使得所述共源极的子存储单元中的数据被同时读出。
本发明还提供了另一种存储器的操作方法，所述存储器的操作方法包括：在共源极的两个子存储单元对应的字线上施加字线电压、在共源极线上施加共源极线电压，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流，其中，共源极的两个子存储单元对应两条位线，并且所述两条位线的电性独立；所述共源极的两个子存储单元对应的字线相连。
可选地，在对共源极的两个子存储单元中的其中一个子存储单元进行编程操作时，在另一个子存储单元对应的位线上施加电源电压。
与现有技术相比，上述技术方案至少具有以下优点：本发明存储器中的各个子存储单元分别对应一条位线，并且各条位线的电性独立。从而可以同时对共用一条共源极线的两个子存储单元进行读取或编程操作；并且在这种结构中，在对共源极存储单元的其中一个子存储单元进行编程操作时，可以在另一个子存储单元对应的位线上施加电源电压，以避免相邻子存储单元之间的串扰。
附图说明
图1是现有技术的一种存储器件的结构示意图；
图2是本发明存储器的一种俯视结构示意图；
图3是本发明存储器的另一种俯视结构示意图。
具体实施方式
由前述分析可知，现有技术存储器中共源极的两个存储单元利用分开的字线对存储单元M1和M2分别进行编程操作，在这种结构中，在对其中一个存储单元进行编程时，另一个存储单元会由于位线上被施加同一位线电压或位线电流，而产生串扰。
而本发明存储器中共源极的各个子存储单元分别对应一条位线，并且各条位线的电性独立，在这种结构中，可以利用分开的位线分别对共源极的存储单元进行编程或者读取操作，并且在对共源极的一个子存储单元进行编程时，可以在另一个子存储单元的位线上施加电源电压，从而可以避免这两个子存储单元之间的串扰。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
实施例一
图2示出了本发明存储器的一种俯视结构示意图。参考图2，存储器包括：包含多个共源极存储单元的存储单元阵列，所述多个共源极存储单元分别包括两个子存储单元，各个子存储单元分别对应一条位线，并且各条位线的电性独立。
具体地，如图2所示，共源极存储单元10包括子存储单元101和子存储单元102，所述子存储单元101对应位线BL11，子存储单元102对应位线BL12。各个子存储单元与其相对应的位线之间分别通过连接节点20实现电连接。并且，在本实施例中，各位线(BL11～BL18)之间的电性独立。
继续参考图2，在本实施例中，所述存储器还包括多条字线(WL11～WL16)和多条共源极线(CS11、CS12、CS13)。各条字线(WL11～WL16)以及各条共源极线(CS11、CS12、CS13)分别在存储单元阵列中自成一行，也就是图2中所示的X方向。
其中，所述共源极线(CS11、CS12、CS13)可以均实现电连接，也可以如图2所示的仅在一对共源极的子存储单元之间共用，其不应限制本发明的保护范围。
另外，在本实施例中，共源极的一对字线(例如，W11与W12)相连，也就是说共源极的两个子存储单元(例如，子存储单元101和子存储单元102)可以共用一条字线。这样，在对共源极的存储单元进行编程操作时，可以同时对该共源极的两个子存储单元施加共字线电压。从而消除与被编程(选中)子存储单元相同列、相同行或者对角位置的其他子存储单元在传统结构中容易产生的串扰。
当然，在另一实施例中，也可以由非共源极存储单元的两个子存储单元共用电连接的同一条字线，例如，参考图2，也可以将字线WL12与字线WL13连接，从而使得非共源极的子存储单元102与子存储单元111共用一条字线。
以上，仅对字线的设置做了举例说明，其不应限制本发明的保护范围，在其他实施例中，本领域技术人员还可以对存储单元阵列中的字线做其他的设置，其均应落入本发明的保护范围。例如，参考图2，所述存储器的各条字线(WL11～WL16)分别电性独立，均不相互电连接。
在本实施例中，所述共源极线(CS11、CS12、CS13)分别仅在一对共源极的子存储单元之间共用，例如，共源极线CS11仅在共源极的子存储单元101和子存储单元102之间共用，并且所述共源极线(CS11、CS12、CS13)之间电性独立，也就是说，共源极线(CS11、CS12、CS13)相不连接。在这种结构中，存储器的共源极存储单元在行方向上即X方向上共用同一条共源极线，如图2所示，共源极存储单元10和共源极存储单元12是位于存储单元阵列中行方向上的两个相邻的共源极存储单元，这两个共源极存储单元共用同一条共源极线CS11。在这种结构中，可以有效地避免其对其他行的存储单元的干扰。
在本实施例中，可以同时对共源极存储单元10中的两个子存储单元101和102同时进行编程或读取操作。
作为一个具体地例子，在编程操作时，可以在共源极线CS11上施加一源极电压，例如9V；在字线WL11和WL12上同时施加一定的字线电压，例如1.5V；在位线BL11和BL12上同时施加一定的位线电压，例如0.5V。在这样的条件下就可以同时对子存储单元101和102中写入相同的数据。
作为另一个具体的例子，在读取操作时，可以在共源极线CS11上施加一0V电压；在字线WL11和WL12上同时施加一定的字线电压，例如1.8V；在位线BL11和BL12上同时施加一定的位线电压，例如0.8V。在这样的条件下就可以同时将子存储单元101和102中数据正确读出。
需要说明的是，在对存储单元进行编程或者读取操作时，也可以其他对应的位线上施加相应的位线电流，而不仅仅限于上述举例中施加的位线电压。此对于本领域技术人员所熟知，故在此不再赘述。
另外，在本实施例的存储器中，为了避免编程操作过程中，对其他不需要编程操作的子存储单元的串扰，可以在不需要编程操作的子存储单元对应的位线上施加一定的高压。
作为一个具体的例子，假定需要对子存储单元101进行编程操作，而子存储单元102为不需要进行编程的子存储单元。这时，需要在子存储单元101的字线WL11上施加一定的字线电压，例如1.5V，以选中子存储单元101；在共源极线CS11上施加共源极电压，例如9V；在子存储单元101对应的位线BL11上施加一位线电压，例如0.8V。
由于本实施例中字线WL11和WL12相互连接，所以子存储单元102的字线WL12上也被施加了字线电压，也就是说此时字线WL12上的电压也为1.5V；这时，可以在子存储单元102对应的位线BL12上施加一电源电压，例如，3V。这样，可以使得子存储单元102的字线电压与位线电压的差值远远大于子存储单元102的阈值电压，从而可以有效地避免编程操作时的串扰。
在现有技术中两个子存储单元共用一条位线，这样在对其中一个子存储单元进行编程操作时，另一个不进行编程操作的子存储单元可能会受到一定的干扰，从而使得该不进行编程操作的子存储单元受到串扰，从而影响了存储的数据的正确率；而在本发明中，由于子存储单元分别对应一条位线，并且各位线的电性独立，从而就有效地避免了与其相邻的子存储单元的位线上的电压或电流的干扰。
在本实施例中，在存储单元阵列的列方向上，即图2所示的Y方向上，相邻的共源极存储单元中相邻的两个子存储单元之间共用一条位线。具体地，参考图2所示，共源极存储单元10和共源极存储单元11在存储单元阵列的列方向上相邻。共源极存储单元10中的子存储单元102与共源极存储单元11中的子存储单元111相邻，并且在本实施例中，所述子存储单元102与子存储单元111共用一条位线BL11。并且，在本实施例中，该种结构的共源极存储单元在列方向上平行延伸。
当然，本实施例中在存储单元列方向上对于位线的设置方式并不应限制本发明的保护范围，在其他实施例中，也可以在存储单元列方向上对位线做其他不同的设置。
另外，在本实施例中，在存储单元阵列的行方向上，即图2所示的X方向上，相邻的两列共源极存储单元与位线的连接方式相同。参考图2所示，共源极存储单元10和共源极存储单元12在存储单元阵列的行方向上相邻且其与各自位线的连接方式相同。更具体地，共源极存储单元10中两个连接节点的位置与共源极存储单元12中两个连接节点的位置相同，换句话说，共源极存储单元12中的两个子存储单元121和122的结构可以通过共源极存储单元10中的两个子存储单元101和102的平行延伸实现。在本实施例中，该种结构的共源极存储单元在行方向上平行延伸。当然，在其他实施例中，也可以在存储单元阵列的行方向上对共源极存储单元的结构做其他的变形，其不应限制本发明的保护范围。
需要说明的是，本实施例的存储器可以为多晶硅存储器、SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化物-硅)存储器或者纳米晶体(Nano-crystal)存储器等。存储器的类型以及材质等均不限制本发明的保护范围。
在本实施例中，通过对存储单元行方向以及列方向上的共源极存储单元设置后，可以有效地减少位线的数量，从而可以缩小存储器的尺寸。
实施例二
参考图3所示，所述存储器包括：包含多个共源极存储单元的存储单元阵列，所述多个共源极存储单元分别包括两个子存储单元，各个子存储单元分别对应一条位线，并且各条位线的电性独立。
具体地，如图3所示，共源极存储单元21包括子存单元211和子存储单元212，所述子存储单元211对应位线BL21，子存储单元212对应位线BL22。各个子存储单元与其相对应的位线之间分别通过连接节点20实现电连接。并且，在本实施例中，各位线(BL21～BL28)之间的电性独立，也就是说，各条位线(BL21～BL28)之间不相互电连接。
继续参考图3，在本实施例中，所述存储器还包括多条字线(WL21～WL26)和多条共源极线(CS21、CS22、CS23)。各条字线(WL21～WL26)以及各条共源极线(CS21、CS22、CS23)分别在存储单元阵列中自成一行，也就是图3中所示的X方向。
其中，所述共源极线(CS21、CS22、CS23)以及各条字线(WL21～WL26)的结构与实施例一中的共源极线(CS11、CS12、CS13)以及各条字线(WL11～WL16)的结构相类似，故在此不再赘述。
本实施例的存储器中，在存储单元阵列的列方向(即图3所示的Y方向)上相邻的共源极存储单元中相邻的两个子存储单元共用一条位线。
具体地，参考图3所示，共源极存储单元21和共源极存储单元22是位于存储单元阵列的列方向上的一对相邻的存储单元，其中共源极存储单元21包括子存储单元211和子存储单元212，共源极存储单元22包括子存储单元221和子存储单元222，并且所述子存储存储单元212和子存储单元221相邻。在本实施例中，所述子存储单元212和子存储单元221即共用一条位线BL22。在本实施例中，这种结构的共源极存储单元在列方向上平行延伸。
另外，在本实施例中，在存储单元阵列的行方向(图3所示的X方向)上，相邻的两列共源极存储单元与位线的连接方式呈镜像对称。参考图3所示，共源极存储单元22和共源极存储单元23在存储单元阵列的行方向上相邻，且其与各自位线的连接方式呈镜像对称。更具体地，共源极存储单元22中两个连接节点的位置与共源极存储单元23中两个连接节点的位置呈镜像对称结构。在本实施例中，该种结构的共源极存储单元在行方向上平行延伸。
本实施例存储器的其他结构与实施例一中存储器的相应结构相类似，故在此不再赘述。
本实施例中共源极存储单元的各个子存储单元分别对应一条位线，且各条位线的电性独立。因此，本实施例的存储器也可以有效地避免在编程操作时，各相邻子存储单元之间的串扰。另外，在存储单元列方向上的共源极存储单元中相邻的两个子存储单元共用一条位线，从而也减少了位线的数量，进而缩小了存储器的尺寸。
以上通过两个实施例对本发明的存储器做了详细的介绍，但是，本发明存储器的结构并不仅限上述两个实施例的描述，在其他实施例中，还可以对存储器的存储单元在行方向上和列方向上做其他变形，其均应落入本发明的保护范围。
相应地，本发明还提供了一种应用上述存储器的操作方法，所述方法可以包括：在共源极的两个子存储单元的字线上施加字线电压、在共源极线上施加共源极线电压，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流，其中，共源极的两个子存储单元分别对应两条字线和两条位线，并且所述两条字线与两条位线均电性独立。
其中，在对共源极的两个子存储单元中的其中一个子存储单元进行编程操作时，在另一个子存储单元对应的位线上施加电源电压。
在实际操作中，可以在不需要编程的子存储单元对应的位线上施加一电源电压，例如3V，从而，可以有效地避免该不进行编程操作的子存储单元受到进行编程操作的子存储单元的串扰影响。
其中，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流可以包括：在对所述存储器进行编程操作时，同时在所述共源极的两个子存储单元对应的两条位线上施加相同的位线电压或相同的位线电流。
在这种操作方式中，共源极的两个子存储单元可以同时进行编程操作，而不必再分开进行编程。
另外，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流还可以包括：在所述共源极的子存储单元的位线上同时施加相同的读取电压或读取电流，以使得所述共源极的子存储单元中的数据被同时读出。
此外，本发明还提供了另外一种存储器的操作方法，包括：在共源极的两个子存储单元对应的字线上施加字线电压、在共源极线上施加共源极线电压，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流，其中，共源极的两个子存储单元对应两条位线，并且所述两条位线的电性独立；所述共源极的两个子存储单元对应的字线相连。
可选地，在对共源极的两个子存储单元中的其中一个子存储单元进行编程操作时，在另一个子存储单元对应的位线上施加电源电压。
下面结合图2对上述操作方法做进一步地详细说明。
为了方便说明，首先假定对图2所示的共源极存储单元10中的子存储单元101进行编程操作。本实施例中，所述共源极存储单元10的子存储单元101对应字线WL11，子存储单元102对应字线WL12，并且字线WL11和字线WL12相互连接，从而可以同时对存储单元10的两个子存储单元101和102施加共同的字线电压。
在对存储单元10的子存储单元101进行编程过程中，为选通所述子存储单元101，在字线W11和W12上施加一共同的字线编程电压，例如1.5V；在共源极线CS11上施加源极电压，例如9V；同时在与子存储单元101相对应的位线BL11上施加位线编程电压Vb1，例如0.8V；同时为了避免子存储单元102受到子存储单元101编程过程的串扰，在与子存储单元102相对应的位线BL12上施加电源电压Vdd，例如3V。
在上述条件下，子存储单元102的字线电压(字线WL12上的电压)与位线电压(位线BL12上的电压)之间存在一个较大的电压差(-1.5V)，从而使得子存储单元102处于良好的关断状态，不易受到子存储单元101的编程操作的影响。
需要说明的是，在其他实施例中，也可以在存储单元对应的位线上施加相应的位线电流以实现对存储单元的各种操作，而不仅仅限于上述关于位线电压的举例。
在对子存储单元101和子存储单元102进行读取操作时，可以在所述共源极线CS11上施加0V电压；在其各自的字线WL11、WL12上施加字线读取电压；同时在位线BL11上施加第一位线读取电压，在位线BL12上施加第二位线读取电压。这时，所述第一位线读取电压可以与第二位线读取电压相同。在这种条件下，所述子存储单元101和102中的数据就可以被同时读出，而不再需要进行两次读取操作，从而有效地提高了读取的效率。
此外，如图2所示，位于同一列且相邻的共源极存储单元中不相邻的子存储单元共用一条位线，如图2所示的子存储单元101与子存储单元111共用同一条位线BL11。在这种结构下，还可以分别对子存储单元101和子存储单元111对应的字线(WL11、WL13)、共源极线(CS11、CS12)的设置，来实现对子存储单元101和111的同时编程或者读取操作。从而，就可以进一步地提高存储器的编程或者读取效率。
需要说明的是，其他实施例的存储器的操作方法与上述操作方法相类似，故在此不再赘述。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种存储器，其特征在于，包括包含多个共源极存储单元的存储单元阵列，所述多个共源极存储单元分别包括两个子存储单元，各个子存储单元分别对应一条位线，并且各条位线的电性独立。
2.如权利要求1所述的存储器，其特征在于，共源极存储单元的两个子存储单元共用一条字线。
3.如权利要求1或2所述的存储器，其特征在于，在存储单元阵列的列方向上相邻的共源极存储单元中相邻的两个子存储单元之间共用一条位线。
4.如权利要求1或2所述的存储器，其特征在于，在存储单元阵列的行方向上相邻的两列共源极存储单元与位线的连接方式呈镜像对称。
5.如权利要求1或2所述的存储器，其特征在于，在存储单元阵列的行方向上相邻的两列共源极存储单元与位线的连接方式相同。
6.如权利要求1或2所述的存储器，其特征在于，还包括多条共源极线，所述多条共源极线均相互电连接。
7.如权利要求1或2所述的存储器，其特征在于，还包括多条共源极线，共源极的两个子存储单元共用一条共源极线，且所述多条共源极线之间电性独立。
8.如权利要求1或2所述的存储器，其特征在于，所述存储器包括多晶硅存储器、SONOS存储器或纳米晶体存储器。
9.一种存储器的操作方法，其特征在于，包括：在共源极的两个子存储单元的字线上施加字线电压、在共源极线上施加共源极线电压，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流，其中，共源极的两个子存储单元分别对应两条字线和两条位线，并且所述两条字线与两条位线均电性独立。
10.如权利要求9所述的存储器的操作方法，其特征在于，在对共源极的两个子存储单元中的其中一个子存储单元进行编程操作时，在另一个子存储单元对应的位线上施加电源电压。
11.如权利要求9所述的存储器的操作方法，其特征在于，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流包括：在对所述存储器进行编程操作时，同时在所述共源极的两个子存储单元对应的两条位线上施加相同的位线电压或相同的位线电流。
12.如权利要求9所述的存储器的操作方法，其特征在于，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流包括：在所述共源极的子存储单元的位线上同时施加相同的读取电压或读取电流，以使得所述共源极的子存储单元中的数据被同时读出。
13.一种存储器的操作方法，其特征在于，包括：在共源极的两个子存储单元对应的字线上施加字线电压、在共源极线上施加共源极线电压，在所述共源极的两个子存储单元对应的两条位线上施加相应的位线电压或位线电流，其中，共源极的两个子存储单元对应两条位线，并且所述两条位线的电性独立；所述共源极的两个子存储单元对应的字线相连。
14.如权利要求13所述的存储器的操作方法，其特征在于，在对共源极的两个子存储单元中的其中一个子存储单元进行编程操作时，在另一个子存储单元对应的位线上施加电源电压。
CN201210048689.6A 2012-02-28 2012-02-28 存储器的操作方法 Active CN102568558B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210048689.6A CN102568558B (zh) 2012-02-28 2012-02-28 存储器的操作方法
US13/680,547 US9019740B2 (en) 2012-02-28 2012-11-19 Memory and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210048689.6A CN102568558B (zh) 2012-02-28 2012-02-28 存储器的操作方法

Publications (2)

Publication Number Publication Date
CN102568558A true CN102568558A (zh) 2012-07-11
CN102568558B CN102568558B (zh) 2017-12-08

Family

ID=46413771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210048689.6A Active CN102568558B (zh) 2012-02-28 2012-02-28 存储器的操作方法

Country Status (2)

Country Link
US (1) US9019740B2 (zh)
CN (1) CN102568558B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411022B1 (en) * 2018-06-14 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147903A (en) * 1997-12-12 2000-11-14 Matsushita Electronics Corporation Non-volatile semiconductor memory device and method for driving the same
US6518619B2 (en) * 1999-12-21 2003-02-11 Koninklijke Philips Electronics N.V. Virtual-ground, split-gate flash memory cell arrangements and method for producing same
US6563736B2 (en) * 2001-05-18 2003-05-13 Ibm Corporation Flash memory structure having double celled elements and method for fabricating the same
US20050253183A1 (en) * 2004-04-22 2005-11-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method of fabricating the same
CN101702327A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 一种存储器阵列

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19813169A1 (de) * 1998-03-25 1999-10-07 Siemens Ag Halbleiterspeicher mit streifenförmiger Zellplatte
JP2000311957A (ja) * 1999-04-27 2000-11-07 Seiko Instruments Inc 半導体装置
US6577531B2 (en) * 2000-04-27 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and semiconductor device
US6522585B2 (en) * 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
JP2004134702A (ja) * 2002-10-15 2004-04-30 Renesas Technology Corp 不揮発性半導体記憶装置
US7352619B2 (en) * 2004-02-05 2008-04-01 Iota Technology, Inc. Electronic memory with binary storage elements
US8750041B2 (en) * 2006-09-05 2014-06-10 Semiconductor Components Industries, Llc Scalable electrically erasable and programmable memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147903A (en) * 1997-12-12 2000-11-14 Matsushita Electronics Corporation Non-volatile semiconductor memory device and method for driving the same
US6518619B2 (en) * 1999-12-21 2003-02-11 Koninklijke Philips Electronics N.V. Virtual-ground, split-gate flash memory cell arrangements and method for producing same
US6563736B2 (en) * 2001-05-18 2003-05-13 Ibm Corporation Flash memory structure having double celled elements and method for fabricating the same
US20050253183A1 (en) * 2004-04-22 2005-11-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method of fabricating the same
CN101702327A (zh) * 2009-10-28 2010-05-05 上海宏力半导体制造有限公司 一种存储器阵列

Also Published As

Publication number Publication date
US20130223122A1 (en) 2013-08-29
CN102568558B (zh) 2017-12-08
US9019740B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
US10991714B2 (en) Three-dimensional semiconductor memory device
CN101834188B (zh) 非易失性存储器件及其制造方法
CN101207136B (zh) 非易失性存储器装置及其操作方法
CN109087919B (zh) 半导体器件
US9818484B2 (en) Systems, methods, and apparatus for memory cells with common source lines
CN107623006A (zh) 存储器器件
US9177649B2 (en) Flash memory circuit
US20210134373A1 (en) Apparatus for establishing a negative body potential in a memory cell
KR102524808B1 (ko) 반도체 소자
CN102386188A (zh) 具有二极管于存储串行中的三维阵列存储器架构
CN103258826A (zh) 非易失性存储器件及其操作方法和制造方法
KR102658193B1 (ko) 채널 구조체를 포함하는 반도체 소자
US10553605B2 (en) Semiconductor device including gates
CN204991153U (zh) 存储器单元和非易失性存储器
US9230981B2 (en) Semiconductor device
US10978465B2 (en) Three-dimensional semiconductor device having a memory block and separation structures
US8144514B2 (en) One-transistor floating-body DRAM cell device with non-volatile function
CN102568558A (zh) 存储器及其操作方法
CN110739015A (zh) 三维存储器及其驱动方法、及其驱动装置、及电子设备
CN101689550B (zh) 浮体存储器阵列
US11882704B2 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
CN105428270B (zh) 一种测试闪存电荷聚集的版图结构
CN115731965A (zh) 包含栅极泄漏晶体管的存储器装置
CN117727351A (zh) 存储器器件
US20090101981A1 (en) One-transistor type dram

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140401

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140401

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant