CN102545879A

CN102545879A - 基于负微分电阻特性的set/cmos反相器

Info

Publication number: CN102545879A
Application number: CN2012100480404A
Authority: CN
Inventors: 魏榕山; 陈寿昌; 陈锦锋; 何明华
Original assignee: Fuzhou University
Current assignee: Fuzhou University
Priority date: 2012-02-29
Filing date: 2012-02-29
Publication date: 2012-07-04
Anticipated expiration: 2032-02-29
Also published as: CN102545879B

Abstract

本发明涉及一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，本发明在具有较低功耗的同时，能够实现输出电压全摆幅以及较低的传输延迟，可以在数字电路设计中得到更好的应用。

Description

基于负微分电阻特性的SET/CMOS反相器

技术领域

本发明涉及一种基于负微分电阻特性的SET/CMOS反相器。

背景技术

当MOS管的特征尺寸随着摩尔定律的发展进入100nm以后，其可靠性及电学特性由于受到量子效应的影响面临着诸多的挑战。单电子晶体管（single-electron transistor, SET）作为新型的纳米电子器件，有望成为MOS管进入纳米领域后的有力替代者。SET由库仑岛、栅极电容及两个隧穿结构成，主要通过栅极电压控制电子隧穿而形成电流，具有超小的尺寸和极低的功耗。此外，单电子晶体管还具备独特的库仑阻塞振荡特性及较高的电荷灵敏度等特性，能有效地降低电路的复杂程度。但是，由于SET具有较高传输延迟、较低输出电平的缺点，仅由SET构成的传统电路并不能获得所需的性能，且无法与目前成熟的大规模集成电路相兼容。对于传统的单电子反相器，其输出摆幅从几毫伏到几十毫伏，无法驱动下级电路，并且传输延迟也远高于CMOS反相器。这主要是由于SET通过电子隧穿来实现电流传递，限制了SET漏源电流的大小，增大了电路的传输延迟；并且为了实现库仑阻塞，SET的漏源电压必须处于一个较低的固定值，限制了SET的输出摆幅。一种有效的解决方案是利用MOS管的高增益、高输出阻抗及大的电压摆幅的特点与SET相结合，使电路同时具备两者的优点。但是，目前提出的混合SET/CMOS反相器具有较高的传输延迟及无法实现输出电压全摆幅的缺点，限制了其应用范围。

发明内容

本发明的目的是提供一种基于负微分电阻特性的SET/CMOS反相器，在具有较低功耗的同时，能够实现输出电压全摆幅以及较低的传输延迟。

本发明采用以下方案实现：一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，其中单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，该NMOS管的源极接地。

在本发明一实施例中，所述单电子晶体管SET与PMOS相连产生的负微分电阻特性与NMOS管的电流-电压特性构成两个单稳态点，实现反相功能，该单电子晶体管SET的主要参数包括：隧穿结电容C _d和C _s，隧穿结电阻R _d和R _s，栅极电容C _g和C _ctrl；其中，隧穿结的充电能必须大于环境温度引起的热涨落，即E _c =e ² /2C _Σ >>k _B T，式中：E _c为隧穿结的充电能；C _Σ =C _g +C _ctrl +C _d +C _s为单电子晶体管的总电容；e为元电荷；k _B为玻尔兹曼常数；T为环境温度；隧穿结的电阻必须大于量子电阻（即R _d，R _s >>R _Q =h/e ² ≈25.8 KΩ，R _Q为量子电阻，h为普朗克常量）。该单电子晶体管SET的漏源两端电压V _ds必须满足|V _ds|<e/C _Σ，其中，C _Σ为总电容，e为元电荷。

在本发明一实施例中，所述PMOS管的参数满足：沟道宽度W _p为22 nm，沟道长度L _p为120 nm，栅极电压V _pg为0.3 V，阈值电压V_th为-0.46 V；所述NMOS管的参数满足：沟道宽度W _n为22nm，沟道长度L _n为120 nm，阈值电压V _th为0.5 V；所述单电子晶体管SET的参数满足：隧穿结电容C _s、C _d为0.15aF，隧穿结电阻R _s、R _d为1 MΩ，背栅电压V _ctrl1为0V，背栅电容C _ctrl为0.1aF，栅极电容C _g为0.2af。

与传统的CMOS反相器相比，本发明功耗较低；而与单电子反相器相比，本发明的输出电压能够实现全摆幅（约为99.9%），并且减小了电路的传输延迟。在SET-to-CMOS以及SET-to-SET接口电路中，本发明能得到很好的应用.。

附图说明

图1是单电子晶体管SET结构示意图。

图2是具有NDR特性的混合SET/CMOS电路NDR结构示意图。

图3是具有NDR特性的混合SET/CMOS电路NDR的直流特性曲线图。

图4是本发明基于负微分电阻特性的SET/CMOS反相器的结构示意图。

图5是本发明实施例反相器的仿真特性曲线图。

图6是本发明实施例反相器的瞬态仿真结果示意图。

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

本实施例提供一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，其中单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，该NMOS管的源极接地。

上述的单电子晶体管SET与PMOS相连产生的负微分电阻特性与NMOS管的电流-电压特性构成两个单稳态点，实现反相功能，该单电子晶体管SET的主要参数包括：隧穿结电容C _d和C _s，隧穿结电阻R _d和R _s，栅极电容C _g和C _ctrl；其中，隧穿结的充电能必须大于环境温度引起的热涨落，即E _c =e ² /2C _Σ >>k _B T，式中：E _c为隧穿结的充电能；C _Σ =C _g +C _ctrl +C _d +C _s为单电子晶体管的总电容；e为元电荷；k _B为玻尔兹曼常数；T为环境温度；隧穿结的电阻必须远大于量子电阻（即R _d，R _s >>R _Q =h/e ² ≈25.8 KΩ，R _Q为量子电阻，h为普朗克常量）；该单电子晶体管SET的漏源两端电压V _ds必须满足|V _ds|<e/C _Σ，其中，C _Σ为总电容，e为元电荷。

为了让一般技术人员更好的理解本发明，下面我们分别对各部分结构及工作原理进行详细说明：

单电子晶体管是指利用电子电荷的粒子性和库仑阻塞效应控制单个或少数几个电子转移的器件，其双栅结构如图1所示。单电子晶体管由两个隧穿结通过库仑岛串联而成。外加的偏置电压由栅极电容耦合到库仑岛上，以控制器件的隧穿电流. 单电子晶体管的主要参数有：隧穿结电容C_d和C_s，隧穿结电阻R_d和R_s，栅极电容C_g和C_ctrl。通过偏置电压控制电子隧穿，使单电子晶体管具有独特的库仑振荡特性。即随着栅压的增大，晶体管漏电流具有周期性变化。该特性必须满足两个条件才能产生：（1）隧穿结的充电能必须大于环境温度引起的热涨落，即E _c =e ² /2C _Σ >>k _B T，式中：E _c为隧穿结的充电能；C _Σ =C _g +C _ctrl +C _d +C _s为单电子晶体管的总电容；e为元电荷；k _B为玻尔兹曼常数；T为环境温度。（2）隧穿结的电阻必须远大于量子电阻，即R _d，R _s >>R _Q =h/e ² ≈25.8 KΩ，式中：R _Q为量子电阻；h为普朗克常量。与CMOS不同的是，单电子晶体管在较高的漏源电压V _ds下并不会进入饱和状态. 随着V _ds的增大，库仑阻塞将会消失。因此，栅源电压V _gs和漏源电压V _ds能同时控制单电子晶体管的库仑阻塞区。为了使单电子晶体管能正常地进行开关工作，漏源电压必须满足|V _ds|<e/ C _Σ。此外，单电子晶体管还可以通过背栅电压V _ctrl控制其电流特性。通过偏置不同的V _ctrl，单电子晶体管的库仑阻塞振荡曲线会发生平移。

本发明利用SET的基本原理，提出了一种具有NDR特性的混合SET/CMOS电路（简称为NDR电路），其基本结构如图2所示。该NDR电路由一个双栅SET及一个PMOS管串联而成。PMOS管的源极与SET的源极相连，SET的栅极则与PMOS管的漏极相连。为了使单电子晶体管产生库仑阻塞现象，SET漏源两端电压必须满足|V _ds|<e/C _Σ. 为此，图2中PMOS管的栅极偏置在固定电压V _P下，使SET漏源两端的电压V _ds保持在一个基本恒定的值|V _dd -(V _P -V _th )|，其中V _th是PMOS的阈值电压. 该值必须设定得足够低，即小于e/ C _Σ. 此时，PMOS管偏置在亚阈值区。通过串联一个PMOS管，SET的源端电压不会受到MOS管漏端电压V _D的影响，并且在V _D V _S的控制下产生库仑振荡和库仑阻塞特性. 此外，该电路采用双栅的SET结构，通过调整背栅电压V _ctrl控制库仑振荡的相位，使电路获得合适的NDR特性，其直流特性曲线如图3所示。

本发明是由上述的NDR电路与单个NMOS管串联而成，如图4所示。与传统的CMOS反相器不同的是该电路结构只需要控制一个NMOS管的开与关，即可实现反相功能。该结构的主要原理是利用NMOS管在不同的状态（开状态与关状态）下分别与NDR负载曲线交于不同的点，构成了两个可变换的单稳态工作点，如图5所示。在不同的输入V _in（高电平或低电平）下，反相器只工作在其中一个稳态点。当V _in为高电平（0.8V）时，NMOS管处于开启状态. 此时，流经NMOS管的电流远远高于NDR电路的电流. 为了平衡整个串联电路的电流，V _out减小，使流经NMOS管的电流随着NMOS管漏源电压的降低而减小，最终V _out稳定在接近于0V的位置。此时，整个串联电路的电流在8nA左右. 当V _in为低电平（0V）时，NMOS管处于关闭状态，此时NDR电路起到主导作用，同理可知，

Figure 2012100480404100002DEST_PATH_IMAGE002

被拉高至电源电压。因此，通过控制NMOS管的开启与关闭，整个电路状态将在两个稳态点中变换，从而实现反相功能。图6为该反相器的瞬态图。表一为该反相器的器件参数。

Figure 2012100480404100002DEST_PATH_IMAGE004

表一

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种基于负微分电阻特性的SET/CMOS反相器，其特征在于：包括一单电子晶体管SET、一PMOS管以及一NMOS管，其中单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，所述NMOS管的漏极与所述PMOS管的漏极连接，该NMOS管的源极接地。

2.根据权利要求1所述的基于负微分电阻特性的SET/CMOS反相器，其特征在于：所述单电子晶体管SET与PMOS相连产生的负微分电阻特性与NMOS管的电流-电压特性构成两个单稳态点，实现反相功能；该单电子晶体管SET的主要参数包括：隧穿结电容C _d和C _s，隧穿结电阻R _d和R _s，栅极电容C _g和C _ctrl；其中，隧穿结的充电能必须大于环境温度引起的热涨落，即E _c =e ² /2C _Σ >>k _B T，式中：E _c为隧穿结的充电能；C _Σ =C _g +C _ctrl +C _d +C _s为单电子晶体管的总电容；e为元电荷；k _B为玻尔兹曼常数；T为环境温度；隧穿结的电阻必须大于量子电阻，即R _d，R _s >>R _Q =h/e ² ≈25.8 KΩ，式中：R _Q为量子电阻；h为普朗克常量；该单电子晶体管SET的漏源两端电压V _ds必须满足|V _ds|<e/C _Σ，其中，C _Σ为总电容，e为元电荷。

3.根据权利要求1所述的具有负微分电阻特性的混合SET/CMOS电路，其特征在于：所述PMOS管的参数满足：沟道宽度W _p为22 nm，沟道长度L _p为120 nm，栅极电压V _pg为0.3 V，阈值电压V_th为-0.46 V；所述NMOS管的参数满足：沟道宽度W _n为22nm，沟道长度L _n为120 nm，阈值电压V _th为0.5 V；所述单电子晶体管SET的参数满足：隧穿结电容C _s、C _d为0.15aF，隧穿结电阻R _s、R _d为1 MΩ，背栅电压V _ctrl1为0V，背栅电容C _ctrl为0.1aF，栅极电容C _g为0.2af。