CN105388951B - 带隙基准源电路 - Google Patents

带隙基准源电路 Download PDF

Info

Publication number
CN105388951B
CN105388951B CN201510992759.7A CN201510992759A CN105388951B CN 105388951 B CN105388951 B CN 105388951B CN 201510992759 A CN201510992759 A CN 201510992759A CN 105388951 B CN105388951 B CN 105388951B
Authority
CN
China
Prior art keywords
current branch
bipolar transistor
image current
output node
branch road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510992759.7A
Other languages
English (en)
Other versions
CN105388951A (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510992759.7A priority Critical patent/CN105388951B/zh
Publication of CN105388951A publication Critical patent/CN105388951A/zh
Application granted granted Critical
Publication of CN105388951B publication Critical patent/CN105388951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种带隙基准源电路，第一双极型晶体管连接在第一镜像电路支路的输出节点和地之间；第二双极型晶体管通过第一电阻和第二镜像电路支路的输出节点相连，第三电阻连接于第三镜像电流支路的输出节点和地之间，第三镜像电流支路的输出节点作为基准电压的输出端；第三镜像电流支路的输出节点和地之间具有输出电容；第一NMOS管的栅极连接第二镜像电路的输出节点，源极接电源电压，漏极连接第三镜像电流支路的输出节点；在上电时利用第一双极型晶体管的基射极电压使第一NMOS管打开实现对输出电容充电，当基准电压的输出端电压升高后第一NMOS管会自动关闭。本发明能够加快电路启动速度且不增加额外功耗。

Description

带隙基准源电路
技术领域
本发明涉及一种半导体集成电路制造，特别是涉及一种带隙基准源电路。
背景技术
如图1所示，是现有带隙基准源电路图；包括由三个镜像电流支路，分别由PMOS管M1、M2和M3组成，输出电流分别为I 1、I2和I3；呈二极管连接结构的PNP管Q1和Q2，运算放大器(OPA)1,电阻R0、R1和R2。由PMOS管M3的漏极为基准电压的输出端OUT，电容C0为输出电容。在上电过程中，电容C0需要充电到所需的基准电压值，这时输出端OUT才能实现正常的基准电压输出即实现启动；而现有结构中，I3具有较小值，电容C0充电的时间较慢，从而使得电路的启动速度慢。
发明内容
本发明所要解决的技术问题是提供一种带隙基准源电路，能提高电路的启动速度。
为解决上述技术问题，本发明提供的带隙基准源电路包括：三个镜像电流支路、三个电阻、两个双极型晶体管和一个运算放大器。
所述三个镜像电流支路的电流大小成比例关系。
第一双极型晶体管和第二双极型晶体管的类型相同且所述第二双极型晶体管的发射极面积为所述第一双极型晶体管的发射极面积的N倍，N大于1；所述第一双极型晶体管的基极和集电极连接在一起呈二极管结构，所述第二双极型晶体管的基极和集电极连接在一起呈二极管结构。
所述第一双极型晶体管连接在所述第一镜像电路支路的输出节点和地之间。
第一电阻的第一端和所述第二镜像电路支路的输出节点相连，所述第二双极型晶体管连接在所述第一电阻和地之间。
第二电阻连接在所述第一电阻的第一端和地之间。
第三电阻连接于第三镜像电流支路的输出节点和地之间。
所述第一镜像电流支路的输出节点连接所述运算放大器的第一输入端，所述第二镜像电流支路的输出节点连接所述运算放大器的第二输入端，所述运算放大器的输出端控制所述三个镜像电流支路的大小；所述第三镜像电流支路的输出节点作为基准电压的输出端；所述第三镜像电流支路的输出节点和地之间具有输出电容。
第一NMOS管的栅极连接所述第二镜像电路的输出节点，所述第一NMOS管的源极接电源电压，所述第一NMOS管的漏极连接所述第三镜像电流支路的输出节点；在上电时利用所述第一双极型晶体管的基射极电压使所述第一NMOS管打开实现对所述输出电容充电，当所述基准电压的输出端电压升高大于所述第一双极型晶体管的基射极电压和所述第一NMOS管的阈值电压差时所述第一NMOS管自动关闭。
进一步的改进是，所述第一镜像电流支路由第一PMOS管组成，所述第二镜像电流支路由第二PMOS管组成，所述第三镜像电流支路由第三PMOS管组成；所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极都接工作电压，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极都接所述运算放大器的输出端，所述第一PMOS管的漏极为所述第一镜像电流支路的输出节点，所述第二PMOS管的漏极为所述第二镜像电流支路的输出节点，所述第三PMOS管的漏极为所述第三镜像电流支路的输出节点。
进一步的改进是，所述第一双极型晶体管和所述第二双极型晶体管都为PNP管。
进一步的改进是，所述第一双极型晶体管和所述第二双极型晶体管都为NPN管。
本发明通过设置第一NMOS管，利用第一双极型晶体管的基射极电压对第一NMOS管的栅极进行控制，能够在上电过程中使第一NMOS管打开从而实现对输出电容的充电，从而能提高对输出电容的充电速度，实现快速充电，从而能加快电路启动速度。
而当所述基准电压的输出端电压升高大于第一双极型晶体管的基射极电压和第一NMOS管的阈值电压差时第一NMOS管自动关闭，这时，加入的第一NMOS管并不会对电路的其它部分造成任何影响，不会增加额外的功耗。所以本发明能够实现不增加额外功耗的情况下加快启动速度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有带隙基准源电路图；
图2是本发明实施例带隙基准源电路图。
具体实施方式
如图2所示，是本发明实施例带隙基准源电路图；本发明实施例带隙基准源电路包括：三个镜像电流支路、三个电阻、两个双极型晶体管和一个运算放大器1。
所述三个镜像电流支路的电流分别为I 1、I2和I3，三者大小成比例关系。
第一双极型晶体管Q1和第二双极型晶体管Q2的类型相同且所述第二双极型晶体管Q2的发射极面积为所述第一双极型晶体管Q1的发射极面积的N倍，N大于1；所述第一双极型晶体管Q1的基极和集电极连接在一起呈二极管结构，所述第二双极型晶体管Q2的基极和集电极连接在一起呈二极管结构。本发明实施例中，所述第一双极型晶体管Q1和所述第二双极型晶体管Q2都为PNP管；在其它实施例中，所述第一双极型晶体管Q1和所述第二双极型晶体管Q2也能都为NPN管。
所述第一双极型晶体管Q1连接在所述第一镜像电路支路的输出节点即节点A和地GND之间。本发明实施例中，PNP管Q1的发射极接节点A、集电极和基极接地GND。
第一电阻R0的第一端和所述第二镜像电路支路的输出节点即节点B相连，所述第二双极型晶体管Q2连接在所述第一电阻R0和地GND之间。本发明实施例中，PNP管Q2的发射极接所述第一电阻R0的第二段、集电极和基极接地GND。
第二电阻R1连接在所述第一电阻R0的第一端和地GND之间。
第三电阻R2连接于第三镜像电流支路的输出节点和地GND之间。
所述第一镜像电流支路的输出节点连接所述运算放大器1的第一输入端，所述第二镜像电流支路的输出节点连接所述运算放大器1的第二输入端，所述运算放大器1的输出端控制所述三个镜像电流支路的大小；本发明实施例中，所述运算放大器1的第一输入端为反相输入端，第二输入端为正相输入端；在其它实例例中也能二者对调。
所述第三镜像电流支路的输出节点作为基准电压的输出端OUT；所述第三镜像电流支路的输出节点和地GND之间具有输出电容C0。
第一NMOS管M4的栅极连接所述第二镜像电路的输出节点，所述第一NMOS管M4的源极接电源电压VDD，所述第一NMOS管M4的漏极连接所述第三镜像电流支路的输出节点OUT。在上电时利用所述第一双极型晶体管Q1的基射极电压使所述第一NMOS管M4打开实现对所述输出电容C0充电，这样能提高上电过程中对所述输出电容C0充电的电流，从而能提高电路的开启速度；当所述基准电压的输出端OUT电压升高大于所述第一双极型晶体管Q1的基射极电压和所述第一NMOS管M4的阈值电压差时所述第一NMOS管M4自动关闭；和图1相比，当所述第一NMOS管M4关闭后，本发明实施例的电路和图1的现有电路完全相同，所以不会影响到原电路的工作，也不会带来额外的功耗。
本发明实施例中，所述第一镜像电流支路由第一PMOS管M1组成，所述第二镜像电流支路由第二PMOS管M2组成，所述第三镜像电流支路由第三PMOS管M3组成；所述第一PMOS管M1、所述第二PMOS管M2和所述第三PMOS管M3的源极都接工作电压，所述第一PMOS管M1、所述第二PMOS管M2和所述第三PMOS管M3的栅极都接所述运算放大器1的输出端，所述第一PMOS管M1的漏极为所述第一镜像电流支路的输出节点，所述第二PMOS管M2的漏极为所述第二镜像电流支路的输出节点，所述第三PMOS管M3的漏极为所述第三镜像电流支路的输出节点。在其他实施例中，三支镜像电流支路也能采用其他替代结构。
通过对图1所示的现有电路和图2所示的本发明实施例电路进行仿真可以得到，现有电路启动时间为3.983微秒，本发明较佳实施例电路启动时间为2.799微秒。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种带隙基准源电路,其特征在于,包括：三个镜像电流支路、三个电阻、两个双极型晶体管和一个运算放大器；
所述三个镜像电流支路的电流大小成比例关系；
第一双极型晶体管和第二双极型晶体管的类型相同且所述第二双极型晶体管的发射极面积为所述第一双极型晶体管的发射极面积的N倍，N大于1；所述第一双极型晶体管的基极和集电极连接在一起呈二极管结构，所述第二双极型晶体管的基极和集电极连接在一起呈二极管结构；
所述第一双极型晶体管连接在第一镜像电流支路的输出节点和地之间；
第一电阻的第一端和第二镜像电流支路的输出节点相连，所述第二双极型晶体管连接在所述第一电阻的第二端和地之间；
第二电阻连接在所述第一电阻的第一端和地之间；
第三电阻连接于第三镜像电流支路的输出节点和地之间；
所述第一镜像电流支路的输出节点连接所述运算放大器的第一输入端，所述第二镜像电流支路的输出节点连接所述运算放大器的第二输入端，所述运算放大器的输出端控制所述三个镜像电流支路的电流大小；所述第三镜像电流支路的输出节点作为基准电压的输出端；所述第三镜像电流支路的输出节点和地之间具有输出电容；
第一NMOS管的栅极连接所述第二镜像电流支路的输出节点，所述第一NMOS管的漏极接电源电压，所述第一NMOS管的源极连接所述第三镜像电流支路的输出节点；在上电时利用所述第一双极型晶体管的基射极电压使所述第一NMOS管打开实现对所述输出电容充电，当所述基准电压的输出端电压升高大于所述第一双极型晶体管的基射极电压和所述第一NMOS管的阈值电压差时所述第一NMOS管自动关闭。
2.如权利要求1所述带隙基准源电路，其特征在于：所述第一镜像电流支路由第一PMOS管组成，所述第二镜像电流支路由第二PMOS管组成，所述第三镜像电流支路由第三PMOS管组成；所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的源极都接电源电压，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极都接所述运算放大器的输出端，所述第一PMOS管的漏极为所述第一镜像电流支路的输出节点，所述第二PMOS管的漏极为所述第二镜像电流支路的输出节点，所述第三PMOS管的漏极为所述第三镜像电流支路的输出节点。
3.如权利要求1所述带隙基准源电路，其特征在于：所述第一双极型晶体管和所述第二双极型晶体管都为PNP管。
4.如权利要求1所述带隙基准源电路，其特征在于：所述第一双极型晶体管和所述第二双极型晶体管都为NPN管。
CN201510992759.7A 2015-12-25 2015-12-25 带隙基准源电路 Active CN105388951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510992759.7A CN105388951B (zh) 2015-12-25 2015-12-25 带隙基准源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510992759.7A CN105388951B (zh) 2015-12-25 2015-12-25 带隙基准源电路

Publications (2)

Publication Number Publication Date
CN105388951A CN105388951A (zh) 2016-03-09
CN105388951B true CN105388951B (zh) 2017-06-06

Family

ID=55421320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510992759.7A Active CN105388951B (zh) 2015-12-25 2015-12-25 带隙基准源电路

Country Status (1)

Country Link
CN (1) CN105388951B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107066008B (zh) * 2017-05-23 2018-06-26 上海华虹宏力半导体制造有限公司 参考电压产生电路
CN108376010A (zh) * 2018-01-30 2018-08-07 深圳市明柏集成电路有限公司 一种适于任意电阻类型的低温漂高精度电流源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116088B2 (en) * 2003-06-09 2006-10-03 Silicon Storage Technology, Inc. High voltage shunt regulator for flash memory
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
KR100940150B1 (ko) * 2007-12-03 2010-02-03 주식회사 동부하이텍 밴드갭 기준전압 발생을 위한 새로운 스타트-업 회로
CN102135781B (zh) * 2010-01-21 2013-07-24 上海华虹Nec电子有限公司 基准电压电路的启动加速电路
CN102541147B (zh) * 2010-12-22 2014-02-26 上海华虹宏力半导体制造有限公司 应用于带隙基准电压源的加速启动电路及带隙基准电压源

Also Published As

Publication number Publication date
CN105388951A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN207490875U (zh) 电压生成器电路
CN101553822B (zh) 带过压保护的差分放大器和方法
CN101989096B (zh) 用于启动带隙基准电路的启动电路
US9576679B2 (en) Multi-stage sample and hold circuit
CN104111682B (zh) 低功耗、低温度系数基准源电路
CN107153440A (zh) 带隙基准源的启动电路
CN105549673B (zh) 双模切换式ldo电路
CN106134079A (zh) 驱动装置
CN105337606B (zh) 支持压力测试的具有栅极钳位的驱动器电路
US9531336B2 (en) Operational amplifier and driving circuit
US20140184182A1 (en) Constant-voltage circuit
CN202696135U (zh) 一种双回路限流保护电路
CN101901019A (zh) 一种高压恒流启动的内部电源电路
CN105388951B (zh) 带隙基准源电路
CN102769281A (zh) 一种快速响应限流保护电路
CN103529892A (zh) Ab类输出级偏置电路
CN107833884A (zh) 用于静电保护的可控硅电路及其器件结构
CN105005346B (zh) 负电压箝位电路
CN105320207B (zh) 带隙基准源电路
US10128749B2 (en) Method and circuitry for sensing and controlling a current
CN102073333B (zh) 具有开关控制特性的电压基准电路
CN104143972A (zh) 晶体管驱动电路以及驱动方法
CN103677052B (zh) 一种抗单粒子效应的带隙基准
CN202455333U (zh) 基于负微分电阻特性的set/cmos反相器
CN104953968B (zh) 半导体电路和放大电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant