CN107066008B - 参考电压产生电路 - Google Patents
参考电压产生电路 Download PDFInfo
- Publication number
- CN107066008B CN107066008B CN201710369458.8A CN201710369458A CN107066008B CN 107066008 B CN107066008 B CN 107066008B CN 201710369458 A CN201710369458 A CN 201710369458A CN 107066008 B CN107066008 B CN 107066008B
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- transistor
- generating circuit
- compensating module
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供了一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,所述参考电压产生电路包括隔离模块、第一补偿模块和第二补偿模块,其中:所述第一补偿模块和所述隔离模块对所述电源电压进行钳位形成初步参考电压,并根据所述读取电路和所述列译码电路中的器件所具有的工艺角特性对所述初步参考电压进行补偿;所述第二补偿模块根据所述第一补偿模块的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
Description
技术领域
本发明涉及存储器技术领域,特别涉及一种参考电压产生电路。
背景技术
针对硅存储闪存单元结构,要求读操作时字线上施加2.7V的参考电压。在现有技术中通常利用带隙基准电路产生参考电压,但由于会引入额外的电压功耗,不适合低功耗设计。而常见的低功耗参考电压产生电路仅是单纯的电阻分压电路,如图1所示,参考电压值跟电源电压值相关,即随着电源电压变化,参考电压也相应变化,造成偏差较大的问题,若参考电压过低,会减小电流窗口,影响读取速度。
因此,需要设计一种不影响读取速度的参考电压产生电路。
发明内容
本发明的目的在于提供一种参考电压产生电路,以解决现有的参考电压偏差大而影响读取速度的问题。
为解决上述技术问题,本发明提供一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,所述参考电压产生电路包括隔离模块、第一补偿模块和第二补偿模块,其中:
所述第一补偿模块和所述隔离模块对所述电源电压进行钳位形成初步参考电压,并根据所述读取电路和所述列译码电路中的器件所具有的工艺角特性对所述初步参考电压进行补偿;
所述第二补偿模块根据所述第一补偿模块的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
可选的,在所述的参考电压产生电路中,所述读取电路和所述列译码电路包括多个N型场效应管。
可选的,在所述的参考电压产生电路中,所述第一补偿模块包括第一晶体管,所述第一晶体管的栅极和漏极分别连接第二补偿模块的输入端和输出端,所述第一晶体管的源极接地。
可选的,在所述的参考电压产生电路中,所述第一晶体管为N型场效应管。
可选的,在所述的参考电压产生电路中,位于所述工艺角左下角的N型场效应管产生的所述初步参考电压的平均值高于所述参考电压的基准值,位于所述工艺角右上角的N型场效应管产生的所述初步参考电压的平均值低于所述参考电压的基准值,其中:所述参考电压的基准值为位于所述工艺角中间的N型场效应管产生的所述参考电压的平均值。
可选的,在所述的参考电压产生电路中,所述第一晶体管位于所述工艺角左下角。
可选的,在所述的参考电压产生电路中,所述第一晶体管具有正温度系数特性,所述第二补偿模块包括具有负温度系数特性的器件。
可选的,在所述的参考电压产生电路中,所述第二补偿模块包括第一二极管,所述第一二极管的阴极连接所述第一晶体管的漏极,所述第一二极管的阳极连接所述第一晶体管的栅极。
可选的,在所述的参考电压产生电路中,所述第二补偿模块包括第二晶体管,所述第二晶体管为N型场效应管,所述第二晶体管的漏极和栅极连接所述第一晶体管的栅极,所述第二晶体管的源极连接所述第一晶体管的漏极。
可选的,在所述的参考电压产生电路中,所述隔离模块包括第一电阻,所述第一电阻的两端分别连接电源和第一晶体管的栅极。
可选的,在所述的参考电压产生电路中,所述第一电阻位于电阻工艺角的中间位置。
本发明还提供一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,所述参考电压产生电路包括隔离模块、第三晶体管和第三补偿模块,其中:
所述隔离模块、所述第三晶体管和所述第三补偿模块对电源电压进行钳位,形成初步参考电压;
所述第三补偿模块根据所述第三晶体管的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
可选的,在所述的参考电压产生电路中,所述第三补偿模块包括第四晶体管,所述第四晶体管为PNP型三极管,所述第四晶体管的基极和集电极接地,所述第四晶体管的发射极连接所述第三晶体管。
可选的,在所述的参考电压产生电路中,所述第三晶体管为P型场效应管,所述第三晶体管的栅极接地,所述第三晶体管的漏极连接第四晶体管的发射极,所述第三晶体管的源极连接电源。
在本发明提供的参考电压产生电路中,通过所述第一补偿模块根据所述读取电路和所述列译码电路中的器件所具有的工艺角特性对所述初步参考电压进行补偿,可避免初步参考电压偏差引起的读取速度降低的问题。所述第二补偿模块根据所述第一补偿模块的温度特性对所述初步参考电压进行补偿,可提高调节后的参考电压的精确度,防止调节后的参考电压出现较大的偏差,从而避免调节后的参考电压偏差引起的读取速度降低的问题。
进一步的,由于读取电路和所述列译码电路包括多个N型场效应管,因此所述第一晶体管为N型场效应管,即避免了电阻分压电路造成的电压偏差随电源电压波动而出现偏差的现象,也能够保证第一补偿模块和读取电路具有相同的器件结构(均包括N型场效应管),从而对具有相同特性的读取电路进行补偿。
更进一步的,发明人通过实验发现,本发明中的参考电压产生电路的工艺角具有左下角的N型场效应管产生的所述初步参考电压的平均值高于所述参考电压的基准值的现象,即产生较高的初步参考电压,进而抬高字线电压,提高读取速度。
另外,通过所述第一晶体管具有正温度系数特性,所述第二补偿模块包括具有负温度系数特性的器件,可使具有正温度系数的第一晶体管和具有负温度系数的第二补偿模块相互抵消,消除了温度对参考电压产生电路的影响。所述第一电阻位于电阻工艺角的中间位置,可进一步使调节后的参考电压接近于标准值,降低调节后的参考电压的偏差。
附图说明
图1是现有的参考电压产生电路示意图;
图2~4是本发明参考电压产生电路示意图;
图5~9是本发明参考电压产生电路仿真结果中显示的参考电压值范围分布示意图;
图中所示:10-第一补偿模块;20-第二补偿模块;30-第三补偿模块;40-隔离模块。
具体实施方式
以下结合附图和具体实施例对本发明提出的参考电压产生电路作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种参考电压产生电路,以解决现有的参考电压偏差大而影响读取速度的问题。
为实现上述思想,本发明提供了一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,所述参考电压产生电路包括隔离模块、第一补偿模块和第二补偿模块,其中:所述第一补偿模块和所述隔离模块对所述电源电压进行钳位形成初步参考电压,并根据所述读取电路和所述列译码电路中的器件所具有的工艺角特性对所述初步参考电压进行补偿;所述第二补偿模块根据所述第一补偿模块的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
<实施例一>
如图2所示,本实施例提供一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,所述参考电压产生电路包括隔离模块40、第一补偿模块10和第二补偿模块20,其中:所述第一补偿模块10和所述隔离模块40对所述电源电压进行钳位形成初步参考电压,并根据所述读取电路和所述列译码电路中的器件所具有的工艺角特性对所述初步参考电压进行补偿;所述第二补偿模块20根据所述第一补偿模块10的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
在本发明提供的参考电压产生电路中,通过所述第一补偿模块根据所述读取电路和所述列译码电路中的器件所具有的工艺角特性对所述初步参考电压进行补偿,可避免初步参考电压偏差引起的读取速度降低的问题。所述第二补偿模块根据所述第一补偿模块的温度特性对所述初步参考电压进行补偿,可提高调节后的参考电压的精确度,防止调节后的参考电压出现较大的偏差,从而避免调节后的参考电压偏差引起的读取速度降低的问题。
具体的,所述读取电路和所述列译码电路包括多个N型场效应管。所述第一补偿模块10包括第一晶体管M1,所述第一晶体管M1的栅极和漏极分别连接第二补偿模块20的输入端和输出端,所述第一晶体管M1的源极接地,所述第一晶体管M1为N型场效应管。由于读取电路和所述列译码电路包括多个N型场效应管,因此所述第一晶体管M1为N型场效应管,即避免了电阻分压电路造成的电压偏差随电源电压波动而出现偏差的现象,也能够保证第一补偿模块和读取电路具有相同的器件结构(均包括N型场效应管),从而对具有相同特性的读取电路进行补偿。
进一步的,在所述的参考电压产生电路中,位于所述工艺角左下角的N型场效应管产生的所述初步参考电压的平均值高于所述参考电压的基准值,位于所述工艺角右上角的N型场效应管产生的所述初步参考电压的平均值低于所述参考电压的基准值,其中:所述参考电压的基准值为位于所述工艺角中间的N型场效应管产生的所述参考电压的平均值。所述第一晶体管位于所述工艺角左下角。发明人通过实验发现,本发明中的参考电压产生电路的工艺角具有左下角的N型场效应管产生的所述初步参考电压的平均值高于所述参考电压的基准值的现象,即产生较高的参考电压,进而抬高字线电压,提高读取速度。
另外,如图2所示,所述第一晶体管M1具有正温度系数特性,所述第二补偿模块20包括具有负温度系数特性的器件。所述第二补偿模块20包括第一二极管D1,所述第一二极管D1的阴极连接所述第一晶体管M1的漏极,所述第一二极管D1的阳极连接所述第一晶体管M1的栅极。第二补偿模块20还可以选择另一种技术方案,如图3所示,所述第二补偿模块20包括第二晶体管M2,所述第二晶体管M2为N型场效应管,所述第二晶体管M2的漏极和栅极连接所述第一晶体管M1的栅极,所述第二晶体管M2的源极连接所述第一晶体管M1的漏极。通过所述第一晶体管具有正温度系数特性,所述第二补偿模块包括具有负温度系数特性的器件,可使具有正温度系数的第一晶体管和具有负温度系数的第二补偿模块相互抵消,消除了温度对参考电压产生电路的影响。
进一步的,在所述的参考电压产生电路中,对于所述参考电压产生电路中的隔离模块40,所述隔离模块40将所述初步参考电压与电源隔离。所述隔离模块40包括第一电阻R1,所述第一电阻R1的两端分别连接电源和第一晶体管M1的栅极。所述第一电阻R1位于电阻工艺角的中间位置。所述第一电阻位于电阻工艺角的中间位置,可进一步使初步参考电压接近于标准值,降低初步参考电压的偏差。
<实施例二>
本发明还提供一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,所述参考电压产生电路包括隔离模块40、第三晶体管M3和第三补偿模块30,其中:所述隔离模块40、所述第三晶体管M3和所述第三补偿模块30对电源电压进行钳位,形成初步参考电压;所述第三补偿模块30根据所述第三晶体管M3的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
所述第三补偿模块包括第四晶体管M4,所述第四晶体管M4为PNP型三极管,所述第四晶体管M4的基极和集电极接地,所述第四晶体管M4的发射极连接所述第三晶体管M3。所述第三晶体管M3为P型场效应管,所述第三晶体管M3的栅极接地,所述第三晶体管M3的漏极连接第四晶体管M4的发射极,所述第三晶体管M3的源极连接电源。所述隔离模块40将所述第三晶体管M3的源极与电源隔离。
本发明利用第一电阻R1、第一二极管D1、第一晶体管M1进行分压电路,其中调节后的参考电压Vref与第一晶体管M1的阈值电压相关,保证了调节后的参考电压Vref不会像电阻分压电路一样不稳定,第一晶体管M1的导通电阻具有正温度系数,第一二极管D1的导通电阻具有负温度系数,两者能够进行温度补偿。当温度升高时,第一晶体管M1两端压降增大,而第一二极管D1两端压降减小,两者补偿。
如表1所示,当第一晶体管M1、第一二极管D1和第一电阻R1均处于工艺角的中心,电源电压为1.5V,环境温度为25℃时,调节后的参考电压为2.7051V,为闪存单元提供了高精度参考电压。当第一晶体管M1、第一二极管D1和第一电阻R1均处于工艺角的中心时,其他条件不限时,调节后的参考电压的范围为2.48V~2.89V之间,而电阻分压电路产生的参考电压范围为2.34V~3.02V,由此可知,本发明中的参考电压产生电路具有较好的有益效果。
表1
电源电压(V) | 温度℃ | 调节后的参考电压(V) |
1.3 | -40 | 2.6928 |
1.5 | -40 | 2.7951 |
1.7 | -40 | 2.8911 |
1.3 | 25 | 2.5605 |
1.5 | 25 | 2.7051 |
1.7 | 25 | 2.8413 |
1.3 | 85 | 2.499 |
1.5 | 85 | 2.6802 |
1.7 | 85 | 2.8506 |
1.3 | 125 | 2.4831 |
1.5 | 125 | 2.6859 |
1.7 | 125 | 2.8764 |
如图5所示,当第一晶体管M1和第一二极管D1均处于工艺角的中心时,其他条件不限时,其中,若干点组合5A是第一电阻R1处于工艺角右上角时输出的多个参考电压,若干点组合5B是第一电阻R1处于工艺角中心时输出的多个参考电压,若干点组合5C是第一电阻R1处于工艺角左下角时输出的多个调节后的参考电压,大致可知调节后的参考电压范围为2.42V~2.96V,调节后的参考电压波动范围小于电阻分压电路产生的参考电压范围,且工艺角特性不同,调节后的参考电压的波动范围也不同。
如图6所示,当第一晶体管M1、第一二极管D1和第一电阻R1均处于工艺角的中心,电源电压为1.5V时,不同的环境温度对应着不同的调节后的参考电压输出范围,图中选取了-40℃、25℃、85℃和125℃四个温度,根据四个温度产生的调节后的参考电压的输出范围在2.33V~3.12V之间。随着温度的升高,参考电压波动的范围越大。
如图7~8所示,当第一二极管D1和第一电阻R1均处于工艺角的中心,电源电压为1.5V,环境温度为25℃时,若干点组合7A和8A是第一晶体管M1处于工艺角右上角时输出的多个调节后的参考电压,若干点组合7B和8B是第一晶体管M1处于工艺角中心时输出的多个调节后的参考电压,若干点组合7C和8C是第一晶体管M1处于工艺角左下角时输出的多个调节后的参考电压,若干点组合7D和8D是第一晶体管M1处于工艺角右下角时输出的多个调节后的参考电压,若干点组合7E和8E是第一晶体管M1处于工艺角左上角时输出的多个调节后的参考电压,N型场效应管在工艺角左下角时,N型场效应管的阈值电压偏高,由于读取电路和列译码电路包括N型场效应管,因此此时读取所要求的电压相应被抬高。但发明人由实验数据发现,由于N型场效应管在工艺角左下角时产生较高的调节后的参考电压Vref,进而可相应抬高字线电压,提高读取速度。该方案能更好地补偿场效应管工艺角对读取速度的影响。其中,图7的结果对应图2中的结构,图8的结果对应图3中的结构。
图9对应的是图4中电路结构的实验结果,当第四晶体管M4和第一电阻R1均处于工艺角的中心,电源电压为1.5V,环境温度为25℃时,若干点组合9A是第三晶体管M3处于工艺角右上角时输出的多个调节后的参考电压,若干点组合9B是第三晶体管M3处于工艺角中心时输出的多个调节后的参考电压,若干点组合9C是第三晶体管M3处于工艺角左下角时输出的多个调节后的参考电压,若干点组合9D是第三晶体管M3处于工艺角右下角时输出的多个调节后的参考电压,若干点组合9E是第三晶体管M3处于工艺角左上角时输出的多个调节后的参考电压,N型场效应管在工艺角左下角时,调节后的参考电压的输出范围在2.37V~3.16V之间,参考电压波动范围较大。
综上,上述实施例对参考电压产生电路的不同构型进行了详细说明,当然,本发明包括但不局限于上述实施中所列举的构型,任何在上述实施例提供的构型基础上进行变换的内容,均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (14)
1.一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,其特征在于,所述参考电压产生电路包括隔离模块、第一补偿模块和第二补偿模块,其中:
所述第一补偿模块和所述隔离模块对电源电压进行钳位形成初步参考电压,并根据所述读取电路和所述列译码电路中的器件所具有的工艺角特性对所述初步参考电压进行补偿;
所述第二补偿模块根据所述第一补偿模块的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
2.如权利要求1所述的参考电压产生电路,其特征在于,所述读取电路和所述列译码电路包括多个N型场效应管。
3.如权利要求2所述的参考电压产生电路,其特征在于,所述第一补偿模块包括第一晶体管,所述第一晶体管的栅极和漏极分别连接第二补偿模块的输入端和输出端,所述第一晶体管的源极接地。
4.如权利要求3所述的参考电压产生电路,其特征在于,所述第一晶体管为N型场效应管。
5.如权利要求4所述的参考电压产生电路,其特征在于,位于所述工艺角左下角的N型场效应管产生的所述初步参考电压的平均值高于所述参考电压的基准值,位于所述工艺角右上角的N型场效应管产生的所述初步参考电压的平均值低于所述参考电压的基准值,其中:所述参考电压的基准值为位于所述工艺角中间的N型场效应管产生的所述参考电压的平均值。
6.如权利要求5所述的参考电压产生电路,其特征在于,所述第一晶体管位于所述工艺角左下角。
7.如权利要求3所述的参考电压产生电路,其特征在于,所述第一晶体管具有正温度系数特性,所述第二补偿模块包括具有负温度系数特性的器件。
8.如权利要求7所述的参考电压产生电路,其特征在于,所述第二补偿模块包括第一二极管,所述第一二极管的阴极连接所述第一晶体管的漏极,所述第一二极管的阳极连接所述第一晶体管的栅极。
9.如权利要求7所述的参考电压产生电路,其特征在于,所述第二补偿模块包括第二晶体管,所述第二晶体管为N型场效应管,所述第二晶体管的漏极和栅极连接所述第一晶体管的栅极,所述第二晶体管的源极连接所述第一晶体管的漏极。
10.如权利要求3所述的参考电压产生电路,其特征在于,所述隔离模块包括第一电阻,所述第一电阻的两端分别连接电源和第一晶体管的栅极。
11.如权利要求10所述的参考电压产生电路,其特征在于,所述第一电阻位于电阻工艺角的中间位置。
12.一种参考电压产生电路,所述参考电压产生电路为存储器的读取电路和列译码电路提供调节后的参考电压,其特征在于,所述参考电压产生电路包括隔离模块、第三晶体管和第三补偿模块,其中:
所述隔离模块、所述第三晶体管和所述第三补偿模块对电源电压进行钳位,形成初步参考电压;
所述第三补偿模块根据所述第三晶体管的温度特性对所述初步参考电压进行补偿,形成调节后的参考电压。
13.如权利要求12所述的参考电压产生电路,其特征在于,所述第三补偿模块包括第四晶体管,所述第四晶体管为PNP型三极管,所述第四晶体管的基极和集电极接地,所述第四晶体管的发射极连接所述第三晶体管。
14.如权利要求13所述的参考电压产生电路,其特征在于,所述第三晶体管为P型场效应管,所述第三晶体管的栅极接地,所述第三晶体管的漏极连接第四晶体管的发射极,所述第三晶体管的源极连接电源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710369458.8A CN107066008B (zh) | 2017-05-23 | 2017-05-23 | 参考电压产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710369458.8A CN107066008B (zh) | 2017-05-23 | 2017-05-23 | 参考电压产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107066008A CN107066008A (zh) | 2017-08-18 |
CN107066008B true CN107066008B (zh) | 2018-06-26 |
Family
ID=59610505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710369458.8A Active CN107066008B (zh) | 2017-05-23 | 2017-05-23 | 参考电压产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107066008B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107908220B (zh) * | 2017-11-30 | 2019-11-26 | 上海华虹宏力半导体制造有限公司 | 一种适用于宽电源电压范围的参考电压产生电路 |
CN108733121B (zh) * | 2018-04-28 | 2020-02-21 | 深圳市华讯方舟微电子科技有限公司 | 温度补偿电路 |
US10528070B2 (en) | 2018-05-02 | 2020-01-07 | Analog Devices Global Unlimited Company | Power-cycling voltage reference |
CN109901655B (zh) * | 2019-03-29 | 2021-04-16 | 上海华虹宏力半导体制造有限公司 | 参考电压产生电路 |
CN113311899B (zh) * | 2021-08-02 | 2021-11-16 | 四川蕊源集成电路科技有限公司 | 一种电压调节器 |
CN115328258B (zh) * | 2022-09-22 | 2024-08-20 | 武汉泽声微电子有限公司 | 带隙基准电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1061864A (zh) * | 1990-11-30 | 1992-06-10 | 三星电子株式会社 | 半导体存储器件基准电压生成电路 |
US5909110A (en) * | 1996-12-17 | 1999-06-01 | Texas Insturments Incorporated | Integrated voltage regulator circuit with vertical transistor |
CN102915066A (zh) * | 2012-10-25 | 2013-02-06 | 四川和芯微电子股份有限公司 | 用于输出基准电压的电路 |
JP2014126908A (ja) * | 2012-12-25 | 2014-07-07 | Denso Corp | 定電圧電源装置 |
CN104808729A (zh) * | 2014-01-27 | 2015-07-29 | 澜起科技(上海)有限公司 | 一种稳压器及稳压的方法 |
CN105388951A (zh) * | 2015-12-25 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
-
2017
- 2017-05-23 CN CN201710369458.8A patent/CN107066008B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1061864A (zh) * | 1990-11-30 | 1992-06-10 | 三星电子株式会社 | 半导体存储器件基准电压生成电路 |
US5909110A (en) * | 1996-12-17 | 1999-06-01 | Texas Insturments Incorporated | Integrated voltage regulator circuit with vertical transistor |
CN102915066A (zh) * | 2012-10-25 | 2013-02-06 | 四川和芯微电子股份有限公司 | 用于输出基准电压的电路 |
JP2014126908A (ja) * | 2012-12-25 | 2014-07-07 | Denso Corp | 定電圧電源装置 |
CN104808729A (zh) * | 2014-01-27 | 2015-07-29 | 澜起科技(上海)有限公司 | 一种稳压器及稳压的方法 |
CN105388951A (zh) * | 2015-12-25 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
Also Published As
Publication number | Publication date |
---|---|
CN107066008A (zh) | 2017-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107066008B (zh) | 参考电压产生电路 | |
US10580483B1 (en) | Memory cell | |
KR100309523B1 (ko) | 반도체기억장치 | |
US11138925B1 (en) | Driving circuit, drive method, and display device | |
CN102054455B (zh) | 具有自动线性温度调整功能的栅极驱动电路 | |
CN106505992B (zh) | 驱动电路 | |
JP3782227B2 (ja) | 半導体記憶装置 | |
CN112071275A (zh) | 像素驱动电路及方法、显示面板 | |
CN103730160B (zh) | 一种存储器及其读取方法、读取电路 | |
CN100517157C (zh) | 输出可调稳压电源电路 | |
US20070133309A1 (en) | Memory with a memory cell comprising a MOS transistor with an isolated body and method of accessing | |
CN109166525A (zh) | 一种提高硅基oled微显示器电流稳定性的像素电路和方法 | |
CN102347066B (zh) | 集成电路以及集成电路方法 | |
US20140340962A1 (en) | Thyristor memory and methods of operation | |
CN107195319A (zh) | 灵敏放大器电路 | |
US20160203846A1 (en) | Power source for memory circuitry | |
CN114863879A (zh) | 有机发光二极管控制电路及显示面板 | |
US11380406B2 (en) | Output circuit | |
US20140239931A1 (en) | Voltage generators having reduced or eliminated cross current | |
CN105096893B (zh) | 驱动电路以及液晶显示装置 | |
CN205845517U (zh) | 存储器和为存储器的选定行单元提供读操作所需电压的电路 | |
US7847594B2 (en) | Data output circuit of a semiconductor integrated circuit | |
KR102282581B1 (ko) | 플래시 메모리 시스템에서 워드 라인들과 제어 게이트 라인들 사이의 커플링을 감소시키기 위한 방법 및 장치 | |
US8379463B2 (en) | Bit line precharge voltage generation circuit for semiconductor memory apparatus | |
US20190295667A1 (en) | Temperature compensation for unselected memory cells and string select switches in nand flash memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |