CN102544078A - 一种多晶硅双极晶体管及其制作方法 - Google Patents
一种多晶硅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN102544078A CN102544078A CN2012100398471A CN201210039847A CN102544078A CN 102544078 A CN102544078 A CN 102544078A CN 2012100398471 A CN2012100398471 A CN 2012100398471A CN 201210039847 A CN201210039847 A CN 201210039847A CN 102544078 A CN102544078 A CN 102544078A
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- polysilicon
- metal
- positive
- injection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
本发明涉及半导体制造领域，具体地说涉及一种多晶硅双极晶体管。多晶硅双极晶体管，包括半导体衬底、设置在半导体衬底上的氧化层、设置在氧化层上的多晶硅层以及设置在多晶硅层上的第一金属引出和第二金属引出；多晶硅层为注入了P型杂质和N型杂质的NPN或PNP结构；第一金属引出与多晶硅层连接形成阳极，第二金属引出与多晶硅层连接形成阴极。本发明还提供一种多晶硅双极晶体管的制作方法。本发明提供的多晶硅双极晶体管是在器件的氧化层之上形成多晶硅层，通过不同的注入，在多硅晶内制成多晶硅双极晶体管作为静电保护器件，具有良好的工艺兼容性，能满足基本的静电保护要求。
Description
技术领域
本发明涉及半导体制造领域，具体地说涉及一种多晶硅双极晶体管及其制作方法。
背景技术
随着半导体行业的发展，特征尺寸进一步缩小，元件密度越来越大，电子元器件遭受静电损伤的可能性越来越大。在集成电路(IC)的整个生命周期中，从制造、封装、运输、装配，甚至在完成的IC产品中，都时刻面临着静电放电(ESD)的冲击。当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。静电冲击的频谱很宽，而且幅度近乎无限，所以不可能做到完全对静电免疫。但是，通过合理的静电防护设计，可以大幅度提升电子产品抗静电能力，从而改善电子产品的可靠性。
对于工业化生产并投入商业应用的电子产品来讲，具有片上静电防护能力是必要和必须的。静电保护设计有下列几个要求必须被满足：一是其必须具有一定静电保护能力，使被保护电路部分免于静电的损害；二是其对被保护电路部分产生的负面影响必须控制在可以忍受的范围内，如静电防护引入的载入电容、耦合噪声；三是必须有良好的工艺兼容性。因此需要设计一种多晶硅双极晶体管作为一种合适的静电保护器件，来满足上述要求。
发明内容
本发明的目的在于提供一种多晶硅双极晶体管，用于静电保护应用，具有良好的工艺兼容性，能满足基本的静电保护要求。
本发明的另一目的在于提供一种多晶硅双极晶体管的制作方法。
为了达到上述目的，本发明采用的技术方案为：
一种多晶硅双极晶体管，包括半导体衬底、设置在所述半导体衬底上的氧化层、设置在所述氧化层上的多晶硅层以及设置在所述多晶硅层上的第一金属引出和第二金属引出；
所述多晶硅层为注入了P型杂质和N型杂质的NPN或PNP结构，形成NPN或PNP多晶硅双极晶体管；
当所述多晶硅双极晶体管为NPN多晶硅双极晶体管时，所述第一金属引出连接所述NPN结构之一端N注入区(发射极)形成阳极，所述第二金属引出连接所述NPN结构之P注入区(基区)以及另一端N注入区(集电极)形成阴极；
当所述多晶硅双极晶体管为PNP多晶硅双极晶体管时，所述第一金属引出连接所述PNP结构之一端P注入区(发射极)形成阳极，所述第二金属引出连接所述PNP结构之N注入区(基区)以及另一端P注入区(集电极)形成阴极。
上述方案中，所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
上述方案中，所述氧化层为栅氧、场氧、STI层中的任意一种。
上述方案中，所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
上述方案中，所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。
一种多晶硅双极晶体管的制作方法，包括以下步骤：
(1)提供半导体衬底，并在所述半导体衬底上形成氧化层；
(2)在所述氧化层上形成多晶硅层，对所述多晶硅层注入P型杂质和N型杂质，经退火形成NPN或PNP结构；
(3)当所述多晶硅层为NPN结构时，通过第一金属引出连接所述NPN结构之一端N注入区(发射极)形成阳极，通过第二金属引出连接所述NPN结构之P注入区(基极)以及另一端N注入区(集电极)形成阴极，形成NPN多晶硅双极晶体管；
当所述多晶硅层为PNP结构时，通过第一金属引出连接所述PNP结构之一端P注入区(发射极)形成阳极，通过第二金属引出连接所述PNP结构之N注入区(基极)以及另一端P注入区(集电极)形成阴极，形成PNP多晶硅双极晶体管。
上述方案中，步骤(1)中所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
上述方案中，步骤(1)中所述氧化层为栅氧、场氧、STI层中的任意一种。
上述方案中，步骤(2)中所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
上述方案中，步骤(2)中所述退火为高温快速退火、低温炉管退火中任意一种。
上述方案中，步骤(3)中所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。
与现有技术方案相比，本发明采用的技术方案产生的有益效果如下：
本发明提供的多晶硅双极晶体管是在器件的氧化层之上形成多晶硅层，通过不同的注入，在多硅晶内制成多晶硅双极晶体管作为静电保护器件，具有良好的工艺兼容性，能满足基本的静电保护要求。
附图说明
图1为本发明一个具体实施例提供的多晶硅双极晶体管的剖面结构示意图；
图2为本发明实施例提供的多晶硅双极晶体管的俯视示意图；
图3为将本发明应用于电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明技术方案进行详细描述。
参见图1，本发明实施例提供的一种多晶硅双极晶体管，包括半导体衬底(3)、设置在半导体衬底(3)上的氧化层(2)、设置在氧化层(2)上的多晶硅层(1)以及设置在多晶硅层(1)上的第一金属引出(4)和第二金属引出(5)。多晶硅层(1)为注入了P型杂质和N型杂质的NPN或PNP结构，形成NPN或PNP多晶硅双极晶体管。
当多晶硅双极晶体管为NPN多晶硅双极晶体管时，第一金属引出(4)连接NPN结构之一端N注入区(发射极)形成阳极，第二金属引出(5)连接NPN结构之P注入区(基区)以及另一端N注入区(集电极)形成阴极；
当多晶硅双极晶体管为PNP多晶硅双极晶体管时，第一金属引出(4)连接PNP结构之一端P注入区(发射极)形成阳极，第二金属引出(5)连接PNP结构之N注入区(基区)以及另一端P注入区(集电极)形成阴极。
本实施例中，半导体衬底(3)为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
本实施例中，氧化层(2)为栅氧、场氧、STI层中的任意一种。
本实施例中，P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
本实施例中，第一金属引出为铝、铜及其化合物中的任意一种，第二金属引出为铝、铜及其化合物中的任意一种。
本发明实施例还提供一种多晶硅双极晶体管的制造方法，包括如下步骤：在半导体衬底(3)上形成氧化层(2)，并在其上形成多晶硅层(1)，在氧化层(2)上形成多晶硅层(1)，对多晶硅层(1)注入P型和N型杂质，经退火形成NPN或PNP结构，分布如图1所示。当多晶硅层为NPN结构时，通过第一金属引出连接NPN结构之一端N注入区(发射极)形成阳极，通过第二金属引出连接NPN结构之P注入区(基极)以及另一端N注入区(集电极)形成阴极，形成NPN多晶硅双极晶体管；当多晶硅层为PNP结构时，通过第一金属引出连接PNP结构之一端P注入区(发射极)形成阳极，通过第二金属引出连接PNP结构之N注入区(基极)以及另一端P注入区(集电极)形成阴极，形成PNP多晶硅双极晶体管。由此形成多晶二极管串之器件，经实验证明其工艺兼容性好，工艺实现难度低.应用在静电保护领域时，电容小，具有一定静电保护能力衰退小，有良好的应用前景。
本实施例中，退火为高温快速退火、低温炉管退火中任意一种。
图2为本发明提供的的多晶硅双极晶体管俯视示意图。针对于NPN多晶硅双极晶体管，在一定浓度P型掺杂的多晶硅(21)上，以图示方式注入N型集电极区域(22)和N型发射极区域(23)。接触孔(24)置于图示位置控制基区之电位，接触孔(25)置于图示位置控制发射极区之电位，接触孔(26)置于图示位置控制集电极区之电位。此即在多晶硅中制成一集电极、发射极、基区皆完备且可控制的NPN多晶硅双极晶体管器件。对于PNP多晶硅双极晶体管器件，亦在上述申明保护范围之内。
图3为本发明的提供的多晶硅双极晶体管在电路应用中的示意图。
基区短接发射极的多晶硅双极晶体管(30)与体硅或多晶二极管(31)、体硅或多晶二极管(32)共同形成对核心电路(33)的全芯片静电保护，可保护核心电路(33)免于遭受从VDD引脚(34)、信号引脚(35)、VSS引脚(36)引入的静电冲击。
当有正电荷冲击信号引脚(35)时，静电电荷经由体硅或多晶二极管(31)流入VDD引脚(34)；或经由多晶硅双极晶体管(30)和体硅或多晶二极管(32)流入VSS引脚(36)。当有负电荷冲击信号引脚(35)时，静电电荷经由体硅或多晶二极管(32)流入VSS引脚(36)；或经由多晶硅双极晶体管(30)和体硅或多晶二极管(32)流入VDD引脚(34)。当有正电荷冲击VDD引脚(34)时，静电电荷经由多晶硅双极晶体管(30)流入VSS引脚(36)；或经由多晶硅双极晶体管(30)和体硅或多晶二极管(31)流入信号引脚(35)。当有负电荷冲击VDD引脚(34)时，静电电荷经由多晶硅双极晶体管(30)流入VSS引脚(36)；或经由体硅或多晶二极管(31)流入信号引脚(35)。当有正电荷冲击VSS引脚(36)时，静电电荷经由多晶硅双极晶体管(30)流入VDD引脚(34)；或经由体硅或多晶二极管(32)流入信号引脚(35)。当有负电荷冲击VSS引脚(36)时，静电电荷经由多晶硅双极晶体管(30)流入VDD引脚(34)；或经由体硅或多晶二极管(31)和多晶硅双极晶体管(30)流入信号引脚(35)。由此避免了静电电荷流入核心电路(33)，使其免于静电损伤。
本发明提供的多晶硅双极晶体管是在器件的氧化层之上形成多晶硅层，通过不同的注入，在多硅晶内制成多晶硅双极晶体管作为静电保护器件，具有良好的工艺兼容性，能满足基本的静电保护要求。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种多晶硅双极晶体管，其特征在于：包括半导体衬底、设置在所述半导体衬底上的氧化层、设置在所述氧化层上的多晶硅层以及设置在所述多晶硅层上的第一金属引出和第二金属引出；
所述多晶硅层为注入了P型杂质和N型杂质的NPN或PNP结构，形成NPN或PNP多晶硅双极晶体管；
当所述多晶硅双极晶体管为NPN多晶硅双极晶体管时，所述第一金属引出连接所述NPN结构之一端N注入区形成阳极，所述第二金属引出连接所述NPN结构之P注入区以及另一端N注入区形成阴极；
当所述多晶硅双极晶体管为PNP多晶硅双极晶体管时，所述第一金属引出连接所述PNP结构之一端P注入区形成阳极，所述第二金属引出连接所述PNP结构之N注入区以及另一端P注入区形成阴极。
2.如权利要求1所述的多晶硅双极晶体管，其特征在于：所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
3.如权利要求1所述的多晶硅双极晶体管，其特征在于：所述氧化层为栅氧、场氧、STI层中的任意一种。
4.如权利要求1所述的多晶硅双极晶体管，其特征在于：所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
5.如权利要求1所述的多晶硅双极晶体管，其特征在于：所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。
6.一种多晶硅双极晶体管的制作方法，其特征在于，包括以下步骤：
(1)提供半导体衬底，并在所述半导体衬底上形成氧化层；
(2)在所述氧化层上形成多晶硅层，对所述多晶硅层注入P型杂质和N型杂质，经退火形成NPN或PNP结构；
(3)当所述多晶硅层为NPN结构时，通过第一金属引出连接所述NPN结构之一端N注入区形成阳极，通过第二金属引出连接所述NPN结构之P注入区以及另一端N注入区形成阴极，形成NPN多晶硅双极晶体管；
当所述多晶硅层为PNP结构时，通过第一金属引出连接所述PNP结构之一端P注入区形成阳极，通过第二金属引出连接所述PNP结构之N注入区以及另一端P注入区形成阴极，形成PNP多晶硅双极晶体管。
7.如权利要求6所述的多晶硅双极晶体管，其特征在于，步骤(1)中所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
8.如权利要求6所述的多晶硅双极晶体管，其特征在于，步骤(1)中所述氧化层为栅氧、场氧、STI层中的任意一种。
9.如权利要求6所述的多晶硅双极晶体管，其特征在于，步骤(2)中所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
10.如权利要求6所述的多晶硅双极晶体管，其特征在于，步骤(2)中所述退火为高温快速退火、低温炉管退火中任意一种。
11.如权利要求6所述的多晶硅双极晶体管，其特征在于，步骤(3)中所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100398471A CN102544078A (zh) | 2012-02-20 | 2012-02-20 | 一种多晶硅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100398471A CN102544078A (zh) | 2012-02-20 | 2012-02-20 | 一种多晶硅双极晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102544078A true CN102544078A (zh) | 2012-07-04 |
Family
ID=46350538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100398471A Pending CN102544078A (zh) | 2012-02-20 | 2012-02-20 | 一种多晶硅双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102544078A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1184276A (zh) * | 1996-11-29 | 1998-06-10 | 日本电气株式会社 | 具有静电放电保护电路的单片机系统 |
| US6015992A (en) * | 1997-01-03 | 2000-01-18 | Texas Instruments Incorporated | Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits |
| CN1476090A (zh) * | 2002-03-12 | 2004-02-18 | 财团法人工业技术研究院 | 用于芯片上静电放电保护的双极结晶体管及其方法 |
| CN101752412A (zh) * | 2008-12-01 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 双极晶体管及其制造方法 |
-
2012
- 2012-02-20 CN CN2012100398471A patent/CN102544078A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1184276A (zh) * | 1996-11-29 | 1998-06-10 | 日本电气株式会社 | 具有静电放电保护电路的单片机系统 |
| US6015992A (en) * | 1997-01-03 | 2000-01-18 | Texas Instruments Incorporated | Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits |
| CN1476090A (zh) * | 2002-03-12 | 2004-02-18 | 财团法人工业技术研究院 | 用于芯片上静电放电保护的双极结晶体管及其方法 |
| CN101752412A (zh) * | 2008-12-01 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 双极晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035638B (zh) | 改进可调节的esd保护器件 | |
| TW200828569A (en) | Latch-up free vertical TVS diode array structure using trench isolation | |
| CN103384063A (zh) | 一种浪涌保护电路及其制造方法 | |
| US20070210419A1 (en) | Electrostatic discharge protection device in integrated circuit | |
| CN102522404B (zh) | 低触发电压的双向scr esd保护电路 | |
| CN112216690A (zh) | 具有低寄生电容的静电放电保护结构及其静电放电保护电路 | |
| CN107275324B (zh) | 静电放电保护装置及方法 | |
| CN102543998A (zh) | 一种多晶硅串联二极管串及其制作方法 | |
| CN104733443A (zh) | 用于静电防护的半导体结构 | |
| CN102544078A (zh) | 一种多晶硅双极晶体管及其制作方法 | |
| CN102569266A (zh) | 一种多晶硅可控硅及其制作方法 | |
| TW201340287A (zh) | 半導體裝置 | |
| JP5649478B2 (ja) | 半導体装置及びその試験方法 | |
| CN109449154A (zh) | 一种防护芯片及其制备方法 | |
| CN106898656A (zh) | 低电容tvs二极管及其制造方法 | |
| CN102593105B (zh) | 一种触发增强多晶二极管及其制作方法 | |
| CN114551435A (zh) | 双向静电放电保护装置 | |
| CN102738141B (zh) | 半导体结构及其制造方法与操作方法 | |
| CN102569294A (zh) | 提高静电保护器件维持电压的方法 | |
| US9276060B2 (en) | Triode | |
| CN204558459U (zh) | 基于mos工艺的芯片静电防护结构 | |
| CN102543999B (zh) | 一种提高维持电压的方法 | |
| WO2017063320A1 (zh) | 一种高鲁棒性的高压静电放电保护器件 | |
| CN204167320U (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN109638012B (zh) | 一种双向防护芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120704 |