CN102593105B - 一种触发增强多晶二极管及其制作方法 - Google Patents
一种触发增强多晶二极管及其制作方法 Download PDFInfo
- Publication number
- CN102593105B CN102593105B CN201210039824.0A CN201210039824A CN102593105B CN 102593105 B CN102593105 B CN 102593105B CN 201210039824 A CN201210039824 A CN 201210039824A CN 102593105 B CN102593105 B CN 102593105B
- Authority
- CN
- China
- Prior art keywords
- pin diode
- diode
- region
- metal
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001960 triggered effect Effects 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 55
- 239000007924 injection Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 4
- 230000006378 damage Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体制造领域，具体地说涉及一种触发增强多晶二极管。所述触发增强多晶二极管，包括半导体衬底、设置在半导体衬底上的栅氧层、设置在栅氧上的多晶硅层以及设置在多晶硅层上的多层金属，多层金属包括第一金属引出和第二金属引出；多晶硅层为注入了P型杂质和N型杂质的PIN二级管；PIN二级管的I区为低浓度P-区域或低浓度N-区域；PIN二级管的I区之下设有高浓度注入区域；第一金属引出与PIN二级管的P注入区和高浓度注入区域连接形成阳极，第二金属引出与PIN二级管的N注入区连接形成阴极。本发明还提供一种触发增强多晶二极管的制作方法。本发明具有良好的工艺兼容性及更强的静电保护能力。
Description
技术领域
本发明涉及半导体制造领域，具体地说涉及一种触发增强多晶二极管及其制作方法。
背景技术
静电在自然界时刻都存在，当芯片的外部环境或者芯片内部累积的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流(峰值可达数安培)或电压，就会损坏集成电路，使芯片功能失效。在集成电路(IC)的整个生命周期中，从制造、封装、运输、装配，甚至在完成的IC产品中，都时刻面临着静电放电(ESD)的冲击。静电防护无论对于电子产品制造商还是消费者而言代价都很高。当人体能感觉到静电存在时，其产生的静电已经达到了数万伏特，足以损坏绝大部分的电子元器件。随着半导体行业的发展，特征尺寸进一步缩小，元件密度越来越大，电子元器件遭受静电损伤的可能性越来越大。所以，设计合格的静电保护是所有产业化电子器件的应有之义。因此需要设计一种触发增强多晶二极管作为静电保护器件，来满足上述要求。
发明内容
本发明的目的在于提供一种触发增强多晶二极管，用于静电保护应用，具有良好的工艺兼容性，能满足基本的静电保护要求。
本发明的另一目的在于提供一种触发增强多晶二极管的制作方法。
为了达到上述目的，本发明采用的技术方案为：
一种触发增强多晶二极管，包括半导体衬底、设置在所述半导体衬底上的栅氧层、设置在所述栅氧上的多晶硅层以及设置在所述多晶硅层上的多层金属，所述多层金属包括第一金属引出和第二金属引出；
所述多晶硅层为注入了P型杂质和N型杂质的PIN二级管；
所述PIN二级管的I区为低浓度P-区域或低浓度N-区域；
所述PIN二级管的I区之下设有高浓度注入区域；
当所述PIN二极管的I区为低浓度P-区域时，所述第一金属引出与所述PIN二级管的P注入区和所述PIN二级管的I区之下的高浓度注入区域连接形成阳极，所述第二金属引出与所述PIN二级管的N注入区连接形成阴极；
当所述PIN二极管的I区为低浓度N-区域时，所述第一金属引出与所述PIN二级管的P注入区连接形成阳极，所述第二金属引出与所述PIN二级管的N注入区和所述PIN二级管的I区之下的高浓度注入区域连接形成阴极。
上述方案中，所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
上述方案中，所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
上述方案中，所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。
一种触发增强多晶二极管的制作方法，包括以下步骤：
(1)提供半导体衬底，并在所述半导体衬底上形成栅氧层；
(2)在所述栅氧层上形成多晶硅层，对所述多晶硅层注入P型杂质和N型杂质，经退火形成PIN二级管，所述PIN二级管的I区为注入P型杂质或N型杂质形成低浓度P-区域或低浓度N-区域；
(3)在所述PIN二级管的I区之下，即所述栅氧层下形成有高浓度注入区域；
(4)当所述PIN二极管的I区为低浓度P-区域时，通过第一金属引出与所述PIN二级管的P注入区和所述PIN二级管的I区之下的高浓度注入区域连接形成阳极，通过第二金属引出与所述PIN二级管的N注入区连接形成阴极，形成触发增强多晶二级管；
当所述PIN二极管的I区为低浓度N-区域时，通过第一金属引出与所述PIN二级管的P注入区连接形成阳极，通过第二金属引出与所述PIN二级管的N注入区和所述PIN二级管的I区之下的高浓度注入区域连接形成阴极，形成触发增强多晶二级管。
上述方案中，步骤(1)中所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
上述方案中，步骤(2)中所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
上述方案中，步骤(2)中所述退火为高温快速退火、低温炉管退火中任意一种。
上述方案中，步骤(3)中所述第一金属引出为铝、铜及其化合物中的任意一种，步骤(4)中所述第二金属引出为铝、铜及其化合物中的任意一种。
与现有技术方案相比，本发明采用的技术方案产生的有益效果如下：
本发明提供的一种触发增强多晶二极管，在栅氧层之上，淀积多晶硅层，并在其中注入P型及N型杂质，制成多晶PIN二极管，然后在栅氧层下形成高浓度的注入区域，通过栅氧电容耦合脉冲电压，增加I区载流子浓度，达到增强器件静电保护能力。本发明具有良好的工艺兼容性，相比普通串联多晶二极管，具有更强的静电保护能力。
附图说明
图1为本发明一实施例提供的触发增强多晶二级管的剖面结构示意图；
图2为本发明另一实施例提供的触发增强多晶二级管的剖面结构示意图；
图3为将本发明应用于电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明技术方案进行详细描述。
实施例1：
参见图1，本实施例提供的一种触发增强多晶二极管，包括半导体衬底(13)、设置在半导体衬底(13)上的栅氧层(2)、设置在栅氧层(2)上的多晶硅层(1)以及设置在多晶硅层(1)上的第一金属引出(15)和第二金属引出(16)。多晶硅层(1)为注入了P型杂质和N型杂质的PIN二级管，PIN二级管的I区为低浓度P-区域，在PIN二级管的I区之下设有高浓度N+注入区域(14)。第一金属引出(15)与PIN二级管的P注入区和PIN二级管的I区之下的高浓度N+注入区域(14)连接形成阳极，第二金属引出(16)与PIN二级管的N注入区连接形成阴极。
本实施例中，半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
本实施例中，P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
本实施例中，第一金属引出为铝、铜及其化合物中的任意一种，第二金属引出为铝、铜及其化合物中的任意一种。
本实施例还提供一种触发增强多晶二极管的制造方法，包括如下步骤：在半导体衬底(3)上形成栅氧层(2)，并在其上形成多晶硅层(1)，在栅氧层(2)上形成多晶硅层(1)，对多晶硅层(1)注入P型和N型杂质，经退火形成PIN二级管，PIN二级管的I区为注入P型杂质形成低浓度P-区域，分布如图1所示。在所述PIN二级管的I区之下，即所述栅氧层下形成有高浓度N+注入区域14。由第一金属引出(15)与PIN二级管的P注入区和高浓度N+注入区域14连接形成阳极，通过第二金属引出(16)与PIN二级管的N注入区连接形成阴极，连接方式如图1所示。
本实施例中，退火为高温快速退火、低温炉管退火中任意一种。
实施例2：
参见图2，本实施例提供的一种触发增强多晶二极管，包括半导体衬底(23)、设置在半导体衬底(23)上的栅氧层(2)、设置在栅氧层(2)上的多晶硅层(1)以及设置在多晶硅层(1)上的第一金属引出(25)和第二金属引出(26)。多晶硅层(1)为注入了P型杂质和N型杂质的PIN二级管，PIN二级管的I区为低浓度N-区域，在PIN二级管的I区之下设有高浓度P+注入区域(24)。第一金属引出(25)与PIN二级管的P注入区连接形成阳极，第二金属引出(26)与PIN二级管的N注入区和PIN二级管的I区之下的高浓度P+注入区域(24)连接形成阴极。
本实施例中，半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
本实施例中，P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
本实施例中，第一金属引出为铝、铜及其化合物中的任意一种，第二金属引出为铝、铜及其化合物中的任意一种。
本实施例还提供一种触发增强多晶二极管的制造方法，包括如下步骤：在半导体衬底(23)上形成栅氧层(2)，并在其上形成多晶硅层(1)，在栅氧层(2)上形成多晶硅层(1)，对多晶硅层(1)注入P型和N型杂质，经退火形成PIN二级管，PIN二级管的I区为注入N型杂质形成低浓度N-区域，分布如图2所示。在所述PIN二级管的I区之下，即所述栅氧层下形成有高浓度P+注入区域(24)。由第一金属引出(25)与PIN二级管的P注入区连接形成阳极，通过第二金属引出(26)与PIN二级管的N注入区和高浓度P+注入区域(24)连接形成阴极，连接方式如图2所示。
本实施例中，退火为高温快速退火、低温炉管退火中任意一种。
图3为根据本发明的半导体结构的一个具体电路应用示意图。
触发增强多晶二极管(31)(32)与栅端接地NMOS管(30)共同构成全芯片静电保护结构，保护核心电路(33)免于由VDD引脚(34)、信号引脚(35)和VSS引脚(36)而来的静电冲击的伤害。
当有正电荷冲击信号引脚(315)时，静电电荷经由触发增强多晶二极管(31)流入VDD引脚(34)；或经由栅端接地NMOS管(30)和触发增强多晶二极管(32)流入VSS引脚(36)。当有负电荷冲击信号引脚(35)时，静电电荷经由触发增强多晶二极管(32)流入VSS引脚(36)；或经由栅端接地NMOS管(30)和触发增强多晶二极管(32)流入VDD引脚(34)。当有正电荷冲击VDD引脚(34)时，静电电荷经由栅端接地NMOS管(30)流入VSS引脚(36)；或经由栅端接地NMOS管(30)和触发增强多晶二极管(31)流入信号引脚(35)。当有负电荷冲击VDD引脚(34)时，静电电荷经由多晶硅双极晶体管(30)流入VSS引脚(36)；或经由触发增强多晶二极管(31)流入信号引脚(35)。当有正电荷冲击VSS引脚(36)时，静电电荷经由栅端接地NMOS管(30)流入VDD引脚(34)；或经由触发增强多晶二极管(32)流入信号引脚(35)。当有负电荷冲击VSS引脚(36)时，静电电荷经由栅端接地NMOS管(30)流入VDD引脚(34)；或经由触发增强多晶二极管(31)和栅端接地NMOS管(30)流入信号引脚(35)。由此避免了静电电荷流入核心电路(33)，使其免于静电损伤。
由本发明组成的全芯片静电保护结构，经实验证明其工艺兼容性好，静电保护能力高，具有良好的应用前景。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种触发增强多晶硅二极管，其特征在于：包括半导体衬底、设置在所述半导体衬底上的栅氧层、设置在所述栅氧上的多晶硅层以及设置在所述多晶硅层上的多层金属，所述多层金属包括第一金属引出和第二金属引出；
所述多晶硅层为注入了P型杂质和N型杂质的PIN二极管；
所述PIN二极管的I区为低浓度P-区域或低浓度N-区域；
所述PIN二极管的I区之下设有高浓度注入区域；
当所述PIN二极管的I区为低浓度P-区域时，所述第一金属引出与所述PIN二极管的P注入区和所述PIN二极管的I区之下的高浓度注入区域连接形成阳极，所述第二金属引出与所述PIN二极管的N注入区连接形成阴极；
当所述PIN二极管的I区为低浓度N-区域时，所述第一金属引出与所述PIN二极管的P注入区连接形成阳极，所述第二金属引出与所述PIN二极管的N注入区和所述PIN二极管的I区之下的高浓度注入区域连接形成阴极。
2.如权利要求1所述的多晶硅二极管，其特征在于：所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
3.如权利要求1所述的多晶硅二极管，其特征在于：所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
4.如权利要求1所述的多晶硅二极管，其特征在于：所述第一金属引出为铝、铜及其化合物中的任意一种，所述第二金属引出为铝、铜及其化合物中的任意一种。
5.一种触发增强多晶硅二极管的制作方法，其特征在于，包括以下步骤：
（1）提供半导体衬底，并在所述半导体衬底上形成栅氧层；
（2）在所述栅氧层上形成多晶硅层，对所述多晶硅层注入P型杂质和N型杂质，经退火形成PIN二极管，所述PIN二极管的I区为注入P型杂质或N型杂质形成低浓度P-区域或低浓度N-区域；
（3）在所述PIN二极管的I区之下，即所述栅氧层下形成有高浓度注入区域；
（4）当所述PIN二极管的I区为低浓度P-区域时，通过第一金属引出与所述PIN二极管的P注入区和所述PIN二极管的I区之下的高浓度注入区域连接形成阳极，通过第二金属引出与所述PIN二极管的N注入区连接形成阴极，形成触发增强多晶二极管；
当所述PIN二极管的I区为低浓度N-区域时，通过第一金属引出与所述PIN二极管的P注入区连接形成阳极，通过第二金属引出与所述PIN二极管的N注入区和所述PIN二极管的I区之下的高浓度注入区域连接形成阴极，形成触发增强多晶二极管。
6.如权利要求5所述的多晶硅二极管的制作方法，其特征在于，步骤（1）中所述半导体衬底为硅、碳化硅、砷化镓、氮化镓中的任意一种材料所制成。
7.如权利要求5所述的多晶硅二极管的制作方法，其特征在于，步骤（2）中所述P型杂质和N型杂质注入的元素为硼、磷、砷中的任意一种。
8.如权利要求5所述的多晶硅二极管的制作方法，其特征在于，步骤（2）中所述退火为高温快速退火、低温炉管退火中任意一种。
9.如权利要求5所述的多晶硅二极管的制作方法，其特征在于，步骤（3）中所述第一金属引出为铝、铜及其化合物中的任意一种，步骤（4）中所述第二金属引出为铝、铜及其化合物中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210039824.0A CN102593105B (zh) | 2012-02-20 | 2012-02-20 | 一种触发增强多晶二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210039824.0A CN102593105B (zh) | 2012-02-20 | 2012-02-20 | 一种触发增强多晶二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102593105A CN102593105A (zh) | 2012-07-18 |
| CN102593105B true CN102593105B (zh) | 2014-06-18 |
Family
ID=46481552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210039824.0A Active CN102593105B (zh) | 2012-02-20 | 2012-02-20 | 一种触发增强多晶二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102593105B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101106143A (zh) * | 2007-07-27 | 2008-01-16 | 友达光电股份有限公司 | 光感测器以及具有此光感测器的显示面板 |
| CN101236977A (zh) * | 2007-02-02 | 2008-08-06 | 统宝光电股份有限公司 | 图像显示系统 |
| CN102064201A (zh) * | 2010-10-22 | 2011-05-18 | 深圳市芯威科技有限公司 | 浅槽金属氧化物半导体二极管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7943438B2 (en) * | 2008-02-14 | 2011-05-17 | International Business Machines Corporation | Structure and method for a silicon controlled rectifier (SCR) structure for SOI technology |
-
2012
- 2012-02-20 CN CN201210039824.0A patent/CN102593105B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236977A (zh) * | 2007-02-02 | 2008-08-06 | 统宝光电股份有限公司 | 图像显示系统 |
| CN101106143A (zh) * | 2007-07-27 | 2008-01-16 | 友达光电股份有限公司 | 光感测器以及具有此光感测器的显示面板 |
| CN102064201A (zh) * | 2010-10-22 | 2011-05-18 | 深圳市芯威科技有限公司 | 浅槽金属氧化物半导体二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102593105A (zh) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107017248B (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN102263102B (zh) | 一种用于静电防护的反向二极管触发可控硅 | |
| CN104157647B (zh) | 静电放电保护装置 | |
| CN102738144B (zh) | 静电放电防护装置及其静电放电防护电路 | |
| CN112216690A (zh) | 具有低寄生电容的静电放电保护结构及其静电放电保护电路 | |
| TW200905845A (en) | Electro-static discharge protection circuit | |
| Do et al. | A novel low dynamic resistance dual-directional SCR with high holding voltage for 12 V applications | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN107275324B (zh) | 静电放电保护装置及方法 | |
| CN109411468A (zh) | 可控硅静电保护器件 | |
| CN102593105B (zh) | 一种触发增强多晶二极管及其制作方法 | |
| CN102034808B (zh) | 一种esd保护装置 | |
| CN102543998A (zh) | 一种多晶硅串联二极管串及其制作方法 | |
| CN105428353A (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| TWI665805B (zh) | 靜電放電保護裝置及其應用 | |
| CN103531585B (zh) | 二极管串 | |
| CN102544068A (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| Pan et al. | A novel latch-up free SCR-LDMOS with high holding voltage for a power-rail ESD clamp | |
| CN104485329B (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN205248270U (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN204792791U (zh) | 一种紧凑灵活型齐纳二极管触发scr的esd保护器件 | |
| CN103972233B (zh) | 一种具有抗闩锁能力的可关断scr器件 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 | |
| CN103811482A (zh) | 静电放电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151021 Address after: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 100020 West eight rooms, dongzhimenwai, Chaoyang District, Beijing Patentee after: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. Address before: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street Patentee before: BEIJING YANDONG MICROELECTRONIC Co.,Ltd. |