CN102543888A

CN102543888A - 一种提高sonos存储器擦写速度的方法

Info

Publication number: CN102543888A
Application number: CN2012100473699A
Authority: CN
Inventors: 刘格致; 黄晓橹
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2012-02-28
Filing date: 2012-02-28
Publication date: 2012-07-04

Abstract

本发明提供一种利用沟道应力工程提高SONOS存储器擦写速度的方法，该方法包括如下步骤：提供半导体衬底；在半导体衬底上形成P阱区或N阱区；在所述具有P阱区或N阱区的半导体衬底上形成氧化物层；在半导体衬底和氧化物层中形成浅沟槽隔离（STI）；在NMOS区域将Ge离子注入，再覆盖一层Si，形成SiGe低电场沟道；在阱区和STI之上形成栅极氧化物层和多晶硅层；通过对栅极氧化物层和多晶硅层构图形成控制栅极图形；在控制栅极图形的对侧形成源极区和漏极区。本专利从提高沟道载流子迁移率的角度着手，利用沟道应力工程提高电子迁移率，改善热电子注入机制的SONOS编程效率及速度，非常适于实用。

Description

一种提高SONOS存储器擦写速度的方法

技术领域

本发明涉及硅一氧化硅一氮化硅一氧化硅一硅(SONOS)存储器，特别涉及一种提高SONOS存储器擦写速度的方法。

背景技术

存储器大致可分为两类：挥发性存储器和非挥发性存储器。挥发性存储器在系统关系时立即失去存储在内的信息，它需要持续的电源供应以维持数据。大部分的随机存储器（RAM）都属于挥发性存储器。非挥发性存储器在系统关系或无电源供应时仍能继续保持数据信息。非挥发性存储器又可分为两类，电荷阱型存储器和浮栅型存储器。在浮栅型存储器中，电荷被存储在浮栅中，它们在无电源供应的情况下仍然可以保持。存储在浮栅中的电荷数量可以影响器件的阈值电压，由此区分器件状态的逻辑值1或0。

非挥发性半导体存储器的基本工作原理是在一个MOSFET的栅介质中存储电荷。其中电荷被存储在一个适当的介质层的分立的俘获中心里的器件被称为电荷俘获器件。这类器件中最常用的是硅一氧化硅一氮化硅一氧化硅一硅(SONOS)存储器。

硅氧化物氮化物氧化物半导体(SONOS)存储器是一种非挥发性存储器件。

图1说明(SONOS)存储器的典型结构。参照图1，漏和源区2和3在衬底1的表面处间隔开。栅氧化物层4配置在漏和源区2和3之间的衬底1上。俘获层（trap layer）5配置在栅氧化物层4上。俘获层5是记录位数据的存储节点层，通常由氧化物膜（Si3N4）形成。在数据写入操作中，电子在俘获层5的俘获位置（trap site）被俘获。阻挡层6形成在俘获层5上，并且当电子被俘获在俘获层5中时，其阻挡电子流入栅7。阻挡层6由例如氧化硅膜形成。栅7形成在阻挡层6上。尽管未说明，但包含栅氧化物层4、俘获层5、阻挡层6和栅7的栅堆叠主体的侧面被由绝缘材料形成的栅间隔物（spacer）覆盖。

中国专利CN200610106197提供一种编程硅氧化物氮化物氧化物半导体(SONOS)存储器件的方法。该SONOS存储器件包括衬底、在衬底上间隔开的第一和第二杂质区域、形成在第一和第二杂质区域之间该衬底上方的栅氧化物层、形成在栅氧化物层上方的俘获层、形成在俘获层上方的绝缘层、和形成在绝缘层上方的栅电极。编程SONOS器件的方法包括通过将第一电压施加到第一杂质区域、将栅电压施加到栅电极、和将第二电压施加到第二杂质区域来将数据写入到SONOS存储器件，其中第二电压是负电压。

中国专利CN200510128880揭露了一种形成具有镶嵌式浮置栅极之非挥发性存储器的方法。包括提供一衬底，该衬底具有一垫介电层于其上与一第一介电层于该垫介电层上。接着转移一埋藏扩散区图案进入该第一介电层以暴露出该垫介电层。然后形成一埋藏扩散区于该衬底内。接着形成一第二介电层于该衬底上。然后回蚀刻该第二介电层与该垫介电层以暴露出该埋藏扩散区及该第一介电层。接着蚀刻该曝露之埋藏扩散区以形成沟渠。然后形成浅沟渠隔离于该沟渠。接着转移一浮置栅极图案至该第一介电层与该第二介电层，并移除该第一介电层以曝露部分该垫介电层。接着移除该曝露之垫介电层以暴露出该衬底。然后形成一隧道氧化层于该衬底暴露出的部分。接着形成一第一导体层于该隧道氧化层与该衬底上。然后平坦化该第一导体层以暴露出该浅沟渠隔离。接着形成一闸间介电层该第一导体层与该浅沟渠隔离上。最后形成一第二导体层于该闸间介电层上。

中国专利CN200710046812涉及一种栅极结构的制作方法，包括：在半导体衬底上形成隧穿氧化层；用化学气相沉积法在隧穿氧化层上形成离散的金属纳米点；在离散的金属纳米点上依次形成栅间介电层和导电层；刻蚀导电层、栅间介电层、离散的金属纳米点和隧穿氧化层至露出半导体衬底，形成栅极结构。本发明还提供一种非挥发性半导体存储器的制作方法。本发明使用化学气相沉积法，使金属纳米点形成简单，且使金属纳米点的尺寸和密度容易控制。

用于快闪存储器单元中的存储数据的主要两种存储机制是沟道热电子（CHE）注入和F-N隧穿效应。沟道热电子注入被认为在经过长期循环后仍然是相当可靠的，原因是它没有在隧穿氧化层上施加很大的应力。但是CHE的缺点在于编程效率低。沟道热电子注入是用沟道中的横向电场来加速电子，当电子被加速到获得一个足以克服势垒的高能量时，就会发生热电子注入。编程时，漏极和栅极都要施加相对较高的电压，漏极直接与电压源相连，而栅极电压则取决于电容耦合。为了有效编程，晶体管应当偏置在饱和区，使穿过夹断点的电子在漏端耗尽区内建立起大的横向电场。栅的这种偏置状态使源附近的沟道反型层较宽，并随着趋近夹断点，沟道反型层变得较窄，以使穿过夹断点的电子在漏端耗尽区内的高电场内被强烈的加速。这样部分电子获得足够的高能量时，就发生热电子注入，但由于只有一小部分沟道对编程是有效的，因此热电子注入编程效率不高。

发明内容

鉴于上述问题，为了提高SONOS编程效率及速度，本发明的目的在于提供一种提高SONOS存储器擦写速度的方法，以实现低电场沟道从而提高电子迁移率，改善热电子注入机制的SONOS编程效率及速度，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。

本发明提供一种提高SONOS存储器擦写速度的方法，其特征在于：该方法包括如下步骤：

步骤1，提供半导体衬底；

步骤2，在半导体衬底上形成P阱区或N阱区；

步骤3，在所述具有P阱区或N阱区的半导体衬底上形成氧化物层；

步骤4，在半导体衬底和氧化物层中形成浅沟槽隔离（STI）；

步骤5，在NMOS区域将Ge离子注入，再覆盖一层Si，形成SiGe低电场沟道；

步骤6，在阱区和STI之上形成栅极氧化物层和多晶硅层；

步骤7，通过对栅极氧化物层和多晶硅层构图形成控制栅极图形；

步骤8，在控制栅极图形的对侧形成源极区和漏极区。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现：

作为优选，所述步骤1中的半导体衬底上还包括场区、有源区和沟道，其中在有源区通过植入形成N阱或P阱。

作为优选，所述步骤5中的Ge离子注入的工艺条件为：注入剂量1×10^14atoms/cm²～6×10^14atoms/cm²，注入能量范围60～550KeV，注入温度即靶温为77～873K。

作为优选，所述步骤6之后还包括轻掺杂漏极以及在多晶硅栅极侧壁形成侧壁氧化物的步骤。

作为优选，所述步骤7控制栅极图形的形成过程中，多晶硅是单层。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1绘示传统SONOS存储器的典型结构示意图。

图2绘示本发明涉及的一种非挥发性存储器单元结构示意图。

图3绘示本发明涉及的一种提高SONOS存储器擦写速度的方法的工艺流程图。

附图标注：1.衬底，2. 源极区，3. 漏极区，4. 栅氧化物层，5. 俘获层，6. 阻挡层，7. 栅。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种提高SONOS存储器擦写速度的方法，详细说明如下。

本发明的不同实施例将详述如下，以实施本发明的不同的技术特征，可理解的是，以下所述的特定实施例的单元和配置用以简化本发明，其仅为范例而不限制本发明的范围。

图1是传统SONOS存储器的典型结构。参照图1，漏和源区2和3在衬底1的表面处间隔开。栅氧化物层4配置在漏和源区2和3之间的衬底1上。俘获层（trap layer）5配置在栅氧化物层4上。俘获层5是记录位数据的存储节点层，通常由氧化物膜（Si3N4）形成。在数据写入操作中，电子在俘获层5的俘获位置（trap site）被俘获。阻挡层6形成在俘获层5上，并且当电子被俘获在俘获层5中时，其阻挡电子流入栅7。阻挡层6由例如氧化硅膜形成。栅7形成在阻挡层6上。尽管未说明，但包含栅氧化物层4、俘获层5、阻挡层6和栅7的栅堆叠主体的侧面被由绝缘材料形成的栅间隔物（spacer）覆盖。

图2绘示本发明涉及的一种非挥发性存储器单元结构示意图。图3绘示本发明涉及的一种提高SONOS存储器擦写速度的方法的工艺流程图。结合参考图2和图3，揭示了本发明利用沟道应力工程提高SONOS存储器擦写速度的方法，其步骤包括：首先提供半导体衬底；在半导体衬底之上形成氧化物层，将掺杂物注入半导体衬底以形成HP阱或HN阱区；然后为了形成如图2所示的浅沟槽隔离（STI），在氧化物层的除用于形成器件绝缘层（未示出）的区域之外的区域之上配置光刻胶。当使用光刻胶作为蚀刻掩膜来蚀刻氧化物层时，形成多个沟道。接着利用沟道应力工程，在SONOS的栅极形成之前，在NMOS区域，在注入剂量1×10^14atoms/cm²～6×10^14atoms/cm²，注入能量范围60～550KeV，注入温度即靶温为77～873K的工艺条件下将Ge离子注入，再覆盖一层Si，形成SiGe低电场沟道，通过Ge离子注入将原来的沟道的衬底由SiGe代替，通过SiGe的对硼元素扩散的调制减少能带弯曲以实现低电场沟道从而提高电子迁移率，改善热电子注入机制的SONOS编程效率及速度。然后在阱区和STI之上形成栅极氧化物层；再在栅极氧化物层之上形成多晶硅层，对对栅极氧化物层和多晶硅层构图以形成如图2所示的控制栅极图形。形成的控制栅极图形穿过由绝缘层限定的多个有源区。接着，如图2所示，使用氧化物形成覆盖层，以覆盖包括栅极氧化物层和多晶硅层的控制栅极图形。在覆盖层上配置了预定的光刻胶图形（未示出），通过使用光刻胶图形作为掩膜将掺杂剂离子注入到衬底。因此，如图2所示，在一个区域内形成轻微掺杂了n+掺杂剂和p+掺杂剂的源极区以作为源极，在一个区域内形成p型轻微掺杂的漏极（LDD）区以作为漏极。

作为优选，半导体衬底上还包括场区、有源区和沟道，其中在有源区通过植入形成N阱或P阱。作为优选，形成栅极氧化物层和多晶硅层之后还包括轻掺杂漏极以及在多晶硅栅极侧壁形成侧壁氧化物的步骤。作为优选，控制栅极图形的形成过程中，多晶硅是单层。

为了提高SONOS编程效率及速度，本专利从提高沟道载流子迁移率的角度着手，利用沟道应力工程，在SONOS的栅极形成之前，通过Ge离子注入将原来的沟道的衬底由SiGe代替，通过SiGe的对硼元素扩散的调制减少能带弯曲以实现低电场沟道从而提高电子迁移率，改善热电子注入机制的SONOS编程效率及速度。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims

1.一种提高SONOS存储器擦写速度的方法，其特征在于：该方法包括如下步骤：

步骤1，提供半导体衬底；

步骤2，在半导体衬底上形成P阱区或N阱区；

步骤4，在半导体衬底和氧化物层中形成浅沟槽隔离（STI）；

步骤5，在NMOS区域将Ge离子注入，形成SiGe低电场沟道；

步骤6，在阱区和STI之上形成栅极氧化物层和多晶硅层；

步骤8，在控制栅极图形的对侧形成源极区和漏极区。

2.如权利要求1所述的提高SONOS存储器擦写速度的方法，其特征在于：所述步骤1中的半导体衬底上还包括场区、有源区和沟道，其中在有源区通过植入形成N阱或P阱。

3.如权利要求1所述的提高SONOS存储器擦写速度的方法，其特征在于：所述步骤5中的Ge离子注入的工艺条件为：注入剂量1×10^14atoms/cm²～6×10^14atoms/cm²，注入能量范围60～550KeV，注入温度即靶温为77～873K。

4.如权利要求1所述的提高SONOS存储器擦写速度的方法，其特征在于：所述步骤6之后还包括轻掺杂漏极以及在多晶硅栅极侧壁形成侧壁氧化物的步骤。

5.如权利要求1所述的提高SONOS存储器擦写速度的方法，其特征在于：所述步骤7控制栅极图形的形成过程中，多晶硅是单层。