CN102543741B - P型金属氧化物半导体管的制作方法 - Google Patents

P型金属氧化物半导体管的制作方法 Download PDF

Info

Publication number
CN102543741B
CN102543741B CN201010603101.XA CN201010603101A CN102543741B CN 102543741 B CN102543741 B CN 102543741B CN 201010603101 A CN201010603101 A CN 201010603101A CN 102543741 B CN102543741 B CN 102543741B
Authority
CN
China
Prior art keywords
silicon oxide
drain electrode
oxide layer
source
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010603101.XA
Other languages
English (en)
Other versions
CN102543741A (zh
Inventor
张子莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010603101.XA priority Critical patent/CN102543741B/zh
Publication of CN102543741A publication Critical patent/CN102543741A/zh
Application granted granted Critical
Publication of CN102543741B publication Critical patent/CN102543741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供了一种P型金属氧化物半导体管的制作方法，该方法包括：在半导体衬底上依次形成栅氧化层和多晶硅栅极；在所述多晶硅栅极的两侧形成侧壁层；以多晶硅栅极和侧壁层为掩膜对半导体衬底进行硼离子注入，形成源漏极；采用等离子增强化学沉积方法形成氧化硅层，所述氧化硅层覆盖半导体衬底、侧壁层以及多晶硅栅极；对所述氧化硅层进行紫外光固化；进行源漏极退火处理。该方法有效避免了PMOS管的源漏极退火时，氧化硅层中氢元素造成的源漏极中硼元素的迁移。

Description

P型金属氧化物半导体管的制作方法
技术领域
本发明涉及半导体器件制造技术，特别涉及一种P型金属氧化物半导体管的制作方法。
背景技术
在半导体器件的制造工艺中，P型金属氧化物半导体(PMOS)管、NMOS管、或者由PMOS管和NMOS管共同构成的互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)管成为构成芯片的基本器件。
现有技术中PMOS管的制作方法，包括以下步骤：
步骤11、在半导体衬底100上依次形成栅氧化层101和多晶硅栅极102；
具体地，在半导体衬底100上依次生长栅氧化层和沉积多晶硅层，然后对多晶硅层和栅氧化层进行刻蚀，形成栅氧化层101和多晶硅栅极102。
步骤12、在所述多晶硅栅极102的两侧形成侧壁层103；
步骤13、以多晶硅栅极102和侧壁层103为掩膜对半导体衬底100进行硼离子注入，形成源漏极104；
其中，由于PMOS管用空穴作为多数载流子，所以PMOS管的源极和漏极为P型，注入的离子为硼。
步骤14、采用等离子增强化学沉积(PECVD)方法形成氧化硅层105，所述氧化硅层105覆盖半导体衬底100、侧壁层103以及多晶硅栅极102；
在PECVD方法中，一般采用硅烷(SiH4)和氧化二氮(N2O)的混合气体生成氧化硅，进行反应的化学方程式为：
SiH4+N2O→SiOx+N2+H2+H2O。
其中，形成的氧化硅层105用于在源漏极高温退火处理时，保护半导体衬底表面不受损伤。
步骤15、进行源漏极104的退火处理。
根据上述描述，图1为现有技术形成PMOS管的结构示意图。
需要说明的是，在形成的氧化硅层中含有大量的氢元素，能够以Si-H、Si-O-H、H-O-H的形式存在于氧化硅层中，该元素在源漏极退火时，严重影响源漏极中硼元素的掺杂量，使得硼元素从源漏极中迁移到氧化硅层中，因此，由于源漏极中硼含量的减少，在后续晶圆允收测试(WAT)中，测定的PMOS管的电阻值就会不符合规格。
发明内容
有鉴于此，本发明解决的技术问题是：如何避免PMOS管的源漏极退火时，氧化硅层中氢元素造成的源漏极中硼元素的迁移。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种P型金属氧化物半导体管的制作方法，该方法包括：
在半导体衬底上依次形成栅氧化层和多晶硅栅极；
在所述多晶硅栅极的两侧形成侧壁层；
以多晶硅栅极和侧壁层为掩膜对半导体衬底进行硼离子注入，形成源漏极；
采用等离子增强化学沉积方法形成氧化硅层，所述氧化硅层覆盖半导体衬底、侧壁层以及多晶硅栅极；
对所述氧化硅层进行紫外光固化；
进行源漏极退火处理。
所述紫外光固化时的紫外光波长200～400纳米。
所述紫外光固化时的固化时间为2～4分钟。
由上述的技术方案可见，本发明在采用等离子增强化学沉积方法形成氧化硅层后，进行紫外光固化(UVcure)，通过该步骤可以将氧化硅层中的氢元素去除，从而有效阻止源漏极退火时，源漏极中硼含量的减少，大大提高WAT测试的通过率。
附图说明
图1为现有技术形成PMOS管的结构示意图。
图2为本发明PMOS管制作方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明PMOS管的制作方法的流程示意图如图2所示，其包括以下步骤：
步骤21、在半导体衬底100上依次形成栅氧化层101和多晶硅栅极102；
具体地，在半导体衬底100上依次生长栅氧化层和沉积多晶硅层，然后对多晶硅层和栅氧化层进行刻蚀，形成栅氧化层101和多晶硅栅极102。
步骤22、在所述多晶硅栅极102的两侧形成侧壁层103；
步骤23、以多晶硅栅极102和侧壁层103为掩膜对半导体衬底100进行硼离子注入，形成源漏极104；
其中，由于PMOS管用空穴作为多数载流子，所以PMOS管的源极和漏极为P型，注入的离子为硼。
步骤24、采用PECVD方法形成氧化硅层105，所述氧化硅层105覆盖半导体衬底100、侧壁层103以及多晶硅栅极102；
在PECVD方法中，一般采用硅烷(SiH4)和氧化二氮(N2O)的混合气体生成氧化硅，进行反应的化学方程式为：
SiH4+N2O→SiOx+N2+H2+H2O。
其中，形成的氧化硅层105用于在源漏极高温退火处理时，保护半导体衬底表面不受损伤。
步骤25、对所述氧化硅层105进行紫外光固化；
该步骤是本发明的关键，一般地，在化学沉积设备中都设置有紫外光照射装置，而且本发明所发出的紫外光也不限于化学沉积设备，只要紫外光固化所采用的紫外光波长范围达到200～400纳米，固化时间为2～4分钟，即可。
通过上述紫外光固化过程，可以将氧化硅层105中的氢元素有效去除。根据现有技术可知，氢元素的存在是对PMOS管不利的，使得源漏极退火时，硼元素从源漏极中迁移到氧化硅层中，严重影响WAT测试中所测定的PMOS管的电阻值。通过本发明的紫外光照射，有效阻止源漏极中硼含量的减少，大大提高WAT测试的通过率。
步骤26、进行源漏极104的退火处理。
需要说明的是，只有当PMOS管的源漏极注入采用硼元素时，氧化硅层105中存在的氢元素才可能造成源漏极退火时，硼元素的迁移，也就是说当PMOS管的源漏极注入采用其他元素时，并不会存在问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (3)

1.一种P型金属氧化物半导体管的制作方法，该方法包括：
在半导体衬底上依次形成栅氧化层和多晶硅栅极；
在所述多晶硅栅极的两侧形成侧壁层；
以多晶硅栅极和侧壁层为掩膜对半导体衬底进行硼离子注入，形成源漏极；
采用等离子增强化学沉积方法形成氧化硅层，所述氧化硅层覆盖半导体衬底、侧壁层以及多晶硅栅极；
对所述氧化硅层进行紫外光固化，以去除氧化硅层中的氢元素；
进行源漏极退火处理。
2.如权利要求1所述的方法，其特征在于，所述紫外光固化时的紫外光波长200～400纳米。
3.如权利要求1所述的方法，其特征在于，所述紫外光固化时的固化时间为2～4分钟。
CN201010603101.XA 2010-12-23 2010-12-23 P型金属氧化物半导体管的制作方法 Active CN102543741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010603101.XA CN102543741B (zh) 2010-12-23 2010-12-23 P型金属氧化物半导体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010603101.XA CN102543741B (zh) 2010-12-23 2010-12-23 P型金属氧化物半导体管的制作方法

Publications (2)

Publication Number Publication Date
CN102543741A CN102543741A (zh) 2012-07-04
CN102543741B true CN102543741B (zh) 2016-03-30

Family

ID=46350320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010603101.XA Active CN102543741B (zh) 2010-12-23 2010-12-23 P型金属氧化物半导体管的制作方法

Country Status (1)

Country Link
CN (1) CN102543741B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1088712A (zh) * 1992-08-27 1994-06-29 株式会社半导体能源研究所 半导体器件及其制造方法
CN101207085A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101777494A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US20070105292A1 (en) * 2005-11-07 2007-05-10 Neng-Kuo Chen Method for fabricating high tensile stress film and strained-silicon transistors
US7875520B2 (en) * 2008-03-27 2011-01-25 United Microelectronics Corp. Method of forming CMOS transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1088712A (zh) * 1992-08-27 1994-06-29 株式会社半导体能源研究所 半导体器件及其制造方法
CN101207085A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101777494A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Also Published As

Publication number Publication date
CN102543741A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
WO2008073926A3 (en) Formation of epitaxial layers containing silicon
IL208679A0 (en) Method for the selective doping of silicon and silicon substrate treated therewith
TW200943436A (en) Method for fabricating semiconductor device
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
CN102569090B (zh) Nmos晶体管的形成方法
CN102709186A (zh) 减小器件负偏压温度不稳定性效应的方法及器件制造方法
CN102543741B (zh) P型金属氧化物半导体管的制作方法
TW200419814A (en) Self-aligned gate and its forming method
US20150031178A1 (en) Method of cmos manufacturing utilizing multi-layer epitaxial hardmask films for improved gate spacer control
CN105226022A (zh) 半导体结构的形成方法
CN101989565A (zh) 浅沟槽隔离结构的制造方法
CN102468171A (zh) 一种改善应力层应力作用的方法
CN103531542B (zh) 减小负偏压温度不稳定性的cmos器件制作方法
CN106816414B (zh) 鳍式场效应晶体管的形成方法
CN102832112A (zh) 金属硅化物形成方法
CN105529265A (zh) Mos晶体管的制作方法及mos晶体管
CN102915968A (zh) Cmos晶体管的制作方法
CN103545257A (zh) Cmos晶体管的制作方法
CN102412201A (zh) 一种在半导体器件中提高氮化硅薄膜拉应力的方法
CN103456637A (zh) SiGe源/漏区制造方法
CN102280379A (zh) 一种应变硅nmos器件的制造方法
CN104392960B (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
CN102664150A (zh) 提高接触刻蚀阻挡层工艺中pmos性能的方法
CN104752348A (zh) 半导体器件的形成方法
CN103545209A (zh) 形成高k金属栅极器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant