CN102543701A - 制作金属硅化物的方法 - Google Patents

Abstract

本发明公开了一种制作金属硅化物的方法，包括：提供半导体衬底，所述半导体衬底的表面包含至少一个硅导电区域；对所述半导体衬底进行离子注入，其中，注入离子为碳离子或硅离子，离子注入时半导体衬底的温度小于或等于-50^oC；在所述半导体衬底上形成金属层，以覆盖所述至少一个硅导电区域；对所述半导体衬底执行第一退火工艺；去除未与所述至少一个硅导电区域中的硅材料发生退火反应的金属层；对所述半导体衬底执行第二退火工艺，其中，所述第二退火工艺为毫秒退火。本发明的方法可以阻挡随后形成的金属Ni向沟道内扩散，进而防止结泄漏和击穿电压降低。

Description

制作金属硅化物的方法

技术领域

本发明涉及半导体器件制造工艺，特别涉及一种制作金属硅化物的方法。

背景技术

现有的MOS晶体管工艺中，为了改善晶体管的栅极、源极和漏极与填充插塞的欧姆接触，通常会在栅极、源极和漏极的表面形成金属硅化物。目前，大多是利用自对准金属硅化物（Silicidation）工艺来形成金属硅化物。即在形成源极和漏极之后，再形成由钴、钛或镍等金属层覆盖于源极、漏极和栅极上方，然后通过一步或多步快速退火工艺（RTA），使金属层与栅极、源极和漏极中的硅反应，形成低电阻率的金属硅化物，从而降低源极和漏极的薄层电阻。

图1A-1C为采用现有技术形成镍金属硅化物过程中各步骤的剖视图。

如图1A所示，首先提供半导体衬底100，在半导体衬底100上形成浅沟槽隔离102并在其中填充绝缘材料，以形成有源区。在半导体衬底100上沉积栅介电层108，在栅介电层108上形成多晶硅层并通过光刻刻蚀形成栅极110。在栅极110及栅介电层108两侧形成侧壁112，侧壁112可以是一层或多层结构。在栅极110两侧的半导体衬底100中进行离子注入形成源极104和漏极106。

如图1B所示，在半导体衬底100、栅极110和侧壁112表面形成金属层114，金属层114的材料是镍。将形成有金属层114的半导体衬底100送入退火设备进行第一退火工艺。通过第一退火工艺，源极104和漏极106表面上的金属层114材料向下扩散到源极104和漏极106中，并与源极104和漏极106中的硅材料发生反应生成金属硅化物114a和114c。栅极110上方的金属层114材料也同样与栅极110的多晶硅反应，生成金属硅化物114b。

如图1C所示，通过选择性刻蚀将没有发生反应的金属层114材料去除，并留下金属硅化物114a，114b，114c。

接着，执行第二退火工艺处理，将通过第一退火工艺生成的金属硅化物114a，114b，114c的电阻率降低，生成低电阻率的金属硅化物。通常地，第一退火工艺和第二退火工艺为均温退火（Soak RTA）。

上述方法中，经过第一退火工艺后金属镍和硅反应生成高电阻率的Ni₂Si，然后通过刻蚀去除多余的Ni，接着进行第二退火工艺，将高电阻率的Ni₂Si转化为低电阻率的NiSi。然而，在上述一步或多步退火过程中，Ni很容易发生各向同性扩散，其中部分Ni会扩散到衬底中，尤其是扩散到沟道中，而引起镍侵蚀。上述镍侵蚀将导致漏电流增大，并且还会导致源漏击穿电压降低，这将影响着半导体器件的良品率和寿命。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中半导体器件的漏电流较大、击穿电压较小的问题，本发明提出一种制作金属硅化物的方法，包括：提供半导体衬底，所述半导体衬底的表面包含至少一个硅导电区域；对所述半导体衬底进行离子注入，其中，注入离子为碳离子或硅离子，离子注入时所述半导体衬底的温度小于或等于-50^oC；在所述半导体衬底上形成金属层并进行退火工艺，以形成覆盖所述至少一个硅导电区域的金属硅化物。

优选地，所述退火工艺包括：对所述半导体衬底执行第一退火工艺；去除未与所述至少一个硅导电区域中的硅材料发生退火反应的金属层；对所述半导体衬底执行第二退火工艺。

优选地，所述第一退火工艺为均温退火。

优选地，所述第一退火工艺的退火温度为210^oC至350^oC。

优选地，所述第一退火工艺的退火持续时间为15s至45s。

优选地，所述第二退火工艺为毫秒退火。

优选地，所述第二退火工艺的退火温度为750^oC至850^oC。

优选地，所述第二退火工艺的退火持续时间为250μs至500μs。

优选地，所述碳离子或硅离子的注入能量为3KeV至5KeV。

优选地，所述碳离子或硅离子的注入剂量为0.5×10¹⁵ atoms/cm²至1×10¹⁵ atoms/cm²。

优选地，离子注入时所述半导体衬底的温度为-50^oC至-150^oC。

优选地，所述金属层为镍、钴、钛或其合金。

优选地，该方法还包括在所述衬底上形成金属层之前对所述衬底表面进行预清洗的步骤。

通过采用低温离子注入与毫秒退火相结合的工艺，对具有硅导电区域的半导体衬底进行处理，使硅导电区域（尤其是栅极与源极和漏极的交界处）的表面以下形成非晶硅层，因此，可以阻挡随后形成的金属Ni向沟道内扩散，进而防止结泄漏和击穿电压降低。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A-1C为采用现有技术形成镍金属硅化物过程中各步骤的剖视图；

图2A-2F为采用根据本发明的优选实施方式制作自对准金属硅化物过程中各步骤的剖面示意图；

图3为采用根据本发明的优选实施方式制作自对准金属硅化物的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明根据本发明制作半导体器件的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其它实施方式。

本发明提供一种制作金属硅化物的方法，包括：提供半导体衬底，该半导体衬底的表面包含至少一个硅导电区域；对该半导体衬底进行离子注入，其中，注入离子为碳离子或硅离子，离子注入时该半导体衬底的温度小于或等于-50^oC；在该半导体衬底上形成金属层并进行退火工艺，以形成覆盖至少一个硅导电区域的金属硅化物。

图2A-2F为采用根据本发明的优选实施方式制作自对准金属硅化物过程中各步骤的剖面示意图。下面结合流程图和剖面示意图对本发明的自对准金属硅化物的制造方法进行描述。

首先，提供半导体衬底200，半导体衬底的表面包含至少一个硅导电区域，如图2A所示。

半导体衬底200的材料可以是多晶硅、单晶硅、非晶硅中的一种，所述半导体衬底的材料也可以包含绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）等中的至少一种。

所述硅导电区域可针对不同产品需求与工艺设计而包括有栅极、源极/漏极区域、字线或电阻等结构。在本发明图2A-2F的优选实施方式中是以MOS晶体管的栅极210、源极204和漏极206为例进行说明的。如图2A所示，栅极210与衬底200之间形成有栅介电层208，其中，栅介电层208是由二氧化硅等介电材料所形成的，栅极210则是由掺杂多晶硅等导电材料所形成的。

作为示例，如图2A所示，在半导体衬底200中还形成有浅沟槽隔离202，并在其中填充有绝缘材料，所述绝缘材料可以是氧化硅、氮化硅、碳化硅中的一种或其组合。在半导体衬底200上依次形成有栅介电层208和栅极210。在栅极210两侧的半导体衬底200中具有通过掺杂形成的源极204和漏极206，源极204和漏极206还可以包括轻掺杂漏区（LDD）结构。在栅极210和栅介电层208两侧形成有侧壁212，侧壁212可以是由氧化硅、氮化硅中的一种或其组合而组成的单层或多层结构。

接着，在离子注入时半导体衬底的温度小于或等于-50^oC的条件下，对半导体衬底200进行离子注入工艺，其中，注入离子为碳离子或硅离子，如图2B所示。

在上述条件下采用离子注入工艺可以在衬底，尤其是栅极210与源极204和漏极206的交界处（图2B中的区域A）的表面以下区域内形成非晶硅层，这层非晶层可以有效阻挡随后形成的金属Ni向沟道内扩散，进而防止结泄漏。为了实现上述目的，仅需在衬底（尤其是区域A）表面以下很浅的区域内形成非晶硅层。离子的注入能量直接影响该离子进入衬底的深度，因此，优选地，碳离子或硅离子的注入能量为3KeV至5KeV。具体地，碳离子或硅离子的注入能量可以为3KeV、3.5KeV、4KeV、4.5KeV、5KeV。生产者可以根据不同的工艺设计和线宽来选择注入能量。

此外，离子注入过程中离子注入时半导体衬底的温度对衬底表面的非晶化有很大的影响，进而影响着Ni向沟道内扩散。温度越低，防止Ni向沟道内扩散的效果越明显。然而受到目前技术手段的限制，不可能做到将离子注入时半导体衬底的温度降到接近绝对零度，并且在可以保证效果的情况下，降至接近绝对零度也是没有必要的。优选地，离子注入时半导体衬底的温度可以为-50^oC至-150^oC。综合考虑成本与技术效果的关系，更优选的离子注入时半导体衬底的温度为-100^oC。其中，所述离子注入时半导体衬底的温度是指离子注入时用于放置衬底的底座的温度，以使衬底在该温下被注入。在上述优选范围内，离子注入后得到的衬底表面的非晶硅层厚度适中，并且该非晶硅层与其下方的衬底之间的界面区域均匀、平直，并且界面区域的宽度较窄，因此不同区域内防止Ni向沟道内扩散的效果均匀，保证了半导体器件的均匀性。

作为示例，为了形成均匀的非晶层，并且不影响半导体器件的性能，碳离子或硅离子的注入剂量为0.5×10¹⁵ atoms/cm²（原子个数/每平方厘米）至1×10¹⁵ atoms/cm²。具体地，碳离子或硅离子的注入剂量为0.5×10¹⁵ atoms/cm²、0.6×10¹⁵ atoms/cm²、0.7×10¹⁵ atoms/cm²、0.8×10¹⁵ atoms/cm²、0.9×10¹⁵ atoms/cm²、1×10¹⁵ atoms/cm²。

最后，在半导体衬底200上形成金属层214并进行退火工艺，以形成覆盖至少一个硅导电区域的金属硅化物214a’、214b’、214c’，如图2C-2F所示。应当理解的是，图2C-2F仅示出本发明的一个优选实施方式，因此，并不构成本发明的限制。

如图2C所示，在半导体衬底200上形成金属层214，以覆盖所述至少一个硅导电区域，例如栅极210、源极204和漏极206。虽然本发明的目的是为了解决金属硅化物中的Ni向沟道中扩散，从这个目的来讲，金属层的材料应该为镍或镍的合金。然而，本发明的方法还可以用于制作由钴、钛或其合金组成的金属硅化物。此外，不同的金属在形成硅化物中所要消耗的硅的量是不一样的，以钴和镍为例，钴对硅的消耗量较大，而镍消耗的硅比钴要小20%，因此，沉积的金属层214的厚度根据所述源极204和漏极206可供消耗的硅和将要形成的金属硅化物的电阻决定。形成金属层214的方法可以本领域内常用的方法，例如，物理气相沉积法或蒸镀法等。

此外，由于含钴或镍的金属硅化物对硅表面比较敏感，如果硅表面有污染物或氧化物，会影响形成的金属硅化物的性能，例如电阻率。因而在沉积金属层之前，可以对衬底进行清洗，以去除污染物或氧化物。根据本发明的一个方面，可以采用100：1的H₂O和HF的溶液对半导体衬底200表面进行清洗。

如图2D所示，对包含有金属层214的半导体衬底200执行第一退火工艺。通过第一退火工艺，金属层214中的金属材料（例如Ni或Co）向半导体衬底200中源极204、漏极206和栅极210上表面的硅或多晶硅材料中扩散，并与硅材料形成金属硅化物214a、214b、214c。在该过程中，半导体衬底200表面的氧化硅或氮化硅与金属层214不发生反应，这使得后续的选择性刻蚀去除剩余的未发生反应的金属层成为可能。

根据本发明一个实施方式，金属层的材料为镍，生成的金属硅化物为硅化镍，则第一退火工艺为均温退火。第一退火工艺的温度为210^oC至350^oC，退火的持续时间为15s至45s。通过在210^oC至350^oC的均温退火，镍金属层和半导体衬底200的源极204和漏极206上表面的硅材料、以及栅极210上表面的硅材料反应生成Ni₂Si。所述Ni₂Si的电阻率较高，不适合直接作为接触层，因而有必要通过其它方法降低其电阻率，以降低填充插塞和源、漏、栅极表面的接触电阻，提高器件性能并降低功耗。

如图2E所示，去除未与所述至少一个硅导电区域中的硅材料发生退火反应的金属层。作为示例，通过湿法选择性刻蚀将半导体衬底200表面没有和硅材料反应生成金属硅化物214a、214b、214c的金属去除。所述湿法刻蚀的腐蚀液采用硫酸和双氧水（SPM）的混合溶液，或氢氧化氨和双氧水（SC1）的水溶液和磷酸、硝酸和甲酸（MII）的混合溶液。刻蚀后在源极204和漏极206上表面、栅极210上表面形成低电阻的金属硅化物214a、214b、214c。

如图2F所示，对经过第一退火工艺的半导体衬底200进行第二退火工艺。第二退火工艺采用毫秒退火（Millisecond Anneal，MSA）。第二退火工艺的退火温度为750^oC至850^oC，退火的持续时间为250μs至500μs。通过第二退火工艺，可将第一退火工艺生成的高电阻率的金属硅化物214a、214b、214c，转化为低电阻率的金属硅化物214a’、214b’、214c’。本实施例中所述金属硅化物为硅化镍，第二退火工艺为750^oC至850^oC的温度下的毫秒退火。通过第二退火工艺，可将第一退火工艺后生成的高电阻率的Ni₂Si转化为低电阻率的NiSi。

此外，第二退火工艺为毫秒退火，并且其退火温度高于第一退火工艺的退火温度，这样可以进一步活化源极和漏极区域的掺杂剂，修复晶格并降低掺杂剂扩散。

进一步地，无论第一退火工艺还是第二退火工艺都是在没有氧气的环境中进行，例如可以在保护气体环境中进行，本实施例中所述保护气体可以为惰性气体或氮气。

通过采用低温离子注入与毫秒退火相结合的工艺，对具有硅导电区域的半导体衬底进行处理，使硅导电区域（尤其是栅极与源极和漏极的交界处）的表面以下形成非晶硅层，因此，可以阻挡随后形成的金属Ni向沟道内扩散，进而防止结泄漏和击穿电压降低。

图3为采用根据本发明的优选实施方式制作自对准金属硅化物的流程图。

在步骤301中，提供半导体衬底，该半导体衬底的表面包含至少一个硅导电区域。在步骤302中，对所述半导体衬底进行离子注入，其中，注入离子为碳离子或硅离子，离子注入过程中离子注入时半导体衬底的温度小于或等于-50^oC。在步骤303中，在半导体衬底上形成金属层，以覆盖所述至少一个硅导电区域，例如栅极、源极和漏极。金属层的材料可以为镍或镍的合金。还可以用于钴、钛或其合金。在步骤304中，对半导体衬底执行第一退火工艺。通过第一退火工艺，金属层中的金属材料向半导体衬底中源极、漏极和栅极上表面的硅或多晶硅材料中扩散，并与硅材料形成金属硅化物。在步骤305中，去除未与所述至少一个硅导电区域中的硅材料发生退火反应的金属层。例如，通过湿法选择性刻蚀将半导体衬底表面没有和硅材料反应生成金属硅化物去除。在步骤306中，对半导体衬底执行第二退火工艺。第二退火工艺采用毫秒退火，且退火温度为750^oC至850^oC，退火的持续时间为250μs至500μs。

具有根据如上所述实施方式制造的半导体器件可应用于多种集成电路（IC）中。根据本发明的IC例如是存储器电路，如随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM）等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）、射频电路或任意其它电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施方式，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种制作金属硅化物的方法，包括：

提供半导体衬底，所述半导体衬底的表面包含至少一个硅导电区域；

对所述半导体衬底进行离子注入，其中，注入离子为碳离子或硅离子，离子注入时所述半导体衬底的温度小于或等于-50^oC；

在所述半导体衬底上形成金属层并进行退火工艺，以形成覆盖所述至少一个硅导电区域的金属硅化物。

2.如权利要求1所述的方法，其特征在于，所述退火工艺包括：

对所述半导体衬底执行第一退火工艺；

去除未与所述至少一个硅导电区域中的硅材料发生退火反应的金属层；

对所述半导体衬底执行第二退火工艺。

3.如权利要求2所述的方法，其特征在于，所述第一退火工艺为均温退火。

4.如权利要求3所述的方法，其特征在于，所述第一退火工艺的退火温度为210^oC至350^oC。

5.如权利要求3所述的方法，其特征在于，所述第一退火工艺的退火持续时间为15s至45s。

6.如权利要求2所述的方法，其特征在于，所述第二退火工艺为毫秒退火。

7.如权利要求6所述的方法，其特征在于，所述第二退火工艺的退火温度为750^oC至850^oC。

8.如权利要求6所述的方法，其特征在于，所述第二退火工艺的退火持续时间为250μs至500μs。

9.如权利要求1所述的方法，其特征在于，所述碳离子或硅离子的注入能量为3KeV至5KeV。

10.如权利要求1所述的方法，其特征在于，所述碳离子或硅离子的注入剂量为0.5×10¹⁵ atoms/cm²至1×10¹⁵ atoms/cm²。

11.如权利要求1所述的方法，其特征在于，离子注入时所述半导体衬底的温度为-50^oC至-150^oC。

12.如权利要求1所述的方法，其特征在于，所述金属层为镍、钴、钛或其合金。

13.如权利要求1所述的方法，其特征在于，该方法还包括在所述衬底上形成金属层之前对所述衬底表面进行预清洗的步骤。

Images