CN102543176B - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102543176B
CN102543176B CN201110401742.1A CN201110401742A CN102543176B CN 102543176 B CN102543176 B CN 102543176B CN 201110401742 A CN201110401742 A CN 201110401742A CN 102543176 B CN102543176 B CN 102543176B
Authority
CN
China
Prior art keywords
film
memory element
layer
accumulation layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110401742.1A
Other languages
English (en)
Other versions
CN102543176A (zh
Inventor
大森广之
细见政功
别所和宏
肥后丰
山根阳
山根一阳
内田裕行
浅山徹哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102543176A publication Critical patent/CN102543176A/zh
Application granted granted Critical
Publication of CN102543176B publication Critical patent/CN102543176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/091—Constructional adaptation of the sensor to specific applications
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1114—Magnetoresistive having tunnel junction effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1121—Multilayer
    • Y10T428/1129—Super lattice [e.g., giant magneto resistance [GMR] or colossal magneto resistance [CMR], etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1143—Magnetoresistive with defined structural feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/115—Magnetic layer composition

Abstract

本发明涉及存储元件和存储装置。所述存储元件包括：存储层、磁化固定层和绝缘层，通过在包含所述存储层、所述绝缘层和所述磁化固定层的层叠结构的层叠方向上注入自旋极化电子，所述存储层的磁化的方向发生改变并且在所述存储层进行信息的记录，并且在所述存储层与所述磁化固定层中的至少一者中，从与所述绝缘层相接触的界面侧依次形成有Fe膜和含有Ni的膜，并且在加热后形成有Ni和Fe的梯度组分分布。所述存储装置包括上述存储元件和两种类型的布线，并且借助通过所述两种类型的布线在所述层叠方向上流向所述存储元件的电流来注入自旋极化电子。本发明能够实现具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。

Description

存储元件和存储装置
相关申请的交叉参考
本申请包含与2010年12月13日向日本专利局提交的日本优先权专利申请JP2010-276590所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及非易失性存储元件以及包含有该存储元件的存储装置，所述非易失性存储元件包括依靠铁磁层的磁化状态存储信息的存储层、绝缘层以及磁化方向固定的磁化固定层，并且所述非易失性存储元件借助流过电流来改变存储层的磁化方向。
背景技术
在例如计算机等信息设备中，具有快速操作以及高密度的DRAM被广泛用作随机存取存储器。由于DRAM是断电后信息就会丢失的易失性存储器，所以信息不会丢失的非易失性存储器是令人期望的。
作为非易失性存储器的选择方案，借助磁体的磁化来记录信息的磁性随机存取存储器(Magnetic Random Access Memory，MRAM)已经引起了人们的关注，并且正处于发展中。
作为MRAM中进行记录的一种方法，可以是通过电流磁场反转磁化的方法，或者例如是如日本专利申请公开公报第2004-193595号中披露的借助在直接记录层中注入自旋极化电子导致磁反转的方法。特别地，使记录电流随着元件的尺寸变得更小的自旋注入磁化反转已经引起了人们的关注。
另外，为了使元件微型化，已经在研究例如像日本专利公开公报第2009-81215号中所披露的使用磁体的磁化方向指向垂直方向的垂直磁化膜的方法。
为了经过半导体制造工艺流程，用于这样的磁性存储元件的垂直磁化膜需要具有高达大约300℃至400℃的耐热性。
然而，例如TbFeCo等普通的非晶体垂直磁化膜的耐热性低。另外，FePt等是有序相，为了获得足够的特性，大约700℃的高温是必需的，但是构成磁性存储元件的隧道势垒等无法承受高温热处理。
发明内容
鉴于上述原因，在利用自旋矩的磁性存储器中期望实现这样的磁性存储器：在300℃至400℃之间适当温度的热处理中获得垂直磁化并且能够运用半导体工艺容易地制造。
本发明实施例的存储元件包括：存储层，所述存储层具有与膜表面垂直的磁化，并且所述存储层的磁化的方向对应信息而改变；磁化固定层，所述磁化固定层具有与膜表面垂直的磁化，并且所述磁化固定层的磁化是所述存储层中存储的信息的基准；以及绝缘层，所述绝缘层是由氧化物构成的，并且所述绝缘层设置于所述存储层与所述磁化固定层之间，其中，通过在包含所述存储层、所述绝缘层和所述磁化固定层的层叠结构的层叠方向上注入自旋极化电子，所述存储层的磁化的方向发生改变并且在所述存储层进行信息的记录。此外，在所述存储层与所述磁化固定层中的至少一者中，从与所述绝缘层相接触的界面侧依次形成有Fe膜和含有Ni的膜(Ni膜、NiB膜、Ni和Pd的合金膜或者Ni和Pd的层叠膜等)，并且加热后形成有Ni和Fe的梯度组分分布。
所述含有Ni的膜是Ni膜、NiB膜、Ni和Pd的合金膜或者Ni和Pd的层叠膜等。
本发明实施例的存储装置包括作为通过磁体的磁化状态来保持信息的存储元件的上述存储元件，以及彼此交叉的两种类型的布线。在所述存储装置中，所述存储元件布置于所述两种类型的布线之间，并且借助通过所述两种类型的布线在所述层叠方向上流向所述存储元件的电流来注入自旋极化电子。
关于这样的本发明实施例，尽管所述存储层和所述磁化固定层是垂直磁化膜，但通过特别是在与诸如MgO等氧化物的所述绝缘层的界面上设置大量的Fe获得增大界面磁各向异性的效果。
特别地，在通过使电流在中间隔着所述绝缘层(隧道势垒层)的磁化固定层和所述存储层之间流动，利用根据极化电流的自旋矩进行磁反转的磁性存储元件中，所述存储层和所述磁化固定层在与所述绝缘层的界面上形成有具有适当厚度的Fe膜。此外，通过形成与所述Fe膜相接触的具有适当厚度的含有Ni的膜并且进行300℃～400℃之间的适当温度的热处理，能够获得稳定的垂直磁化膜。
根据本发明的实施例，在存储元件中，通过在含有存储层、绝缘层和磁化固定层的层叠结构的层叠方向上注入自旋极化电子在存储层中进行信息的记录，所述存储元件的所述存储层或所述磁化固定层具有依次形成的在与所述绝缘层的界面上的适当厚度的Fe膜和与所述Fe膜相接触的适当厚度的含有Ni的膜。另外，在加热之后形成有Ni和Fe的梯度组分分布。关于这样的存储元件，通过进行大约300℃～400℃之间的温度的热处理，能够获得稳定的垂直磁化膜，并且能够利用半导体工艺制造具有优良可生产性的垂直磁化膜。
也就是说，本发明实施例的存储元件的垂直磁化膜能够实现具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。
附图说明
图1是本发明实施例的存储装置的结构概要的说明图；
图2是实施例的存储元件的截面图；
图3是进行磁化特性测量的膜结构的说明图；
图4A和图4B图示了300℃和350℃的热处理之后，关于MgO、Fe、Ni和Ta中Fe膜厚度(tFe)和Ni膜厚度(tNi)的垂直各向异性磁场的变化；
图5A和图5B图示了400℃和450℃的热处理之后，关于MgO、Fe、Ni和Ta中Fe膜厚度(tFe)和Ni膜厚度(tNi)的垂直各向异性磁场的变化；
图6是进行磁化特性测量的膜结构的另一说明图；
图7A和图7B图示了300℃和350℃的热处理之后，关于MgO、Fe、Pd和Ta中Fe膜厚度(tFe)和Pd膜厚度(tPd)的垂直各向异性磁场的变化；
图8A和图8B图示了400℃和450℃的热处理之后，关于MgO、Fe、Pd和Ta中Fe膜厚度(tFe)和Pd膜厚度(tPd)的垂直各向异性磁场的变化；
图9A图示了进行磁化特性测量的膜结构，图9B图示了300℃的热处理之后关于MgO、Fe、Ni85B15和Ta中Fe膜厚度(tFe)和NiB膜厚度(tNiB)的垂直各向异性磁场的变化；
图10A和图10B图示了350℃和400℃的热处理之后，关于MgO、Fe、Ni85B15和Ta中Fe膜厚度(tFe)和NiB膜厚度(tNiB)的垂直各向异性磁场的变化；
图11A图示了进行磁化特性测量的膜结构，图11B图示了300℃的热处理之后关于MgO、Fe、Ni90B10和Ta中Fe膜厚度(tFe)和NiB膜厚度(tNiB)的垂直各向异性磁场的变化；
图12A和图12B图示了350℃和400℃的热处理之后，关于MgO、Fe、Ni90B10和Ta中Fe膜厚度(tFe)和NiB膜厚度(tNiB)的垂直各向异性磁场的变化；
图13A图示了进行磁化特性测量的膜结构，图13B图示了350℃的热处理之后关于MgO、Fe、NiB和Ta的膜中各NiB组成的垂直各向异性磁场的NiB厚度依存性；
图14A图示了进行磁化特性测量的膜结构，图14B图示了当400℃的热处理之后MgO、Fe、Ni-Pd和Ta的膜中Ni-Pd的结构改变时垂直各向异性磁场的Ni和Pd厚度依存性；
图15A图示了进行磁化特性测量的膜结构，图15B图示了350℃的热处理之后MgO、Fe-Co、Ni90B10和Ta的膜的垂直各向异性磁场的Fe-Co组成依存性；
图16A图示了进行磁化特性测量的膜结构，图16B图示了400℃的热处理之后关于位于MgO、Fe、Ni、Fe和MgO的膜的上侧的Fe层的膜厚度的垂直各向异性磁场的变化；
图17是进行磁化特性测量的膜结构的说明图；以及
图18A图示了Ta、Ni85B15、Fe和MgO的膜的加热温度对于MgO界面附近的Fe相对Fe和Ni的总量的组成比的垂直各向异性磁场的变化，图18B图示了在热处理之前和300℃的热处理之后的Fe和Ni的组成比深度方向的变化。
具体实施方式
下文中将按照下面的顺序说明本发明的实施例。
1.实施例的存储装置和存储元件的结构
2.实验
[2-1：Fe-Ni]
[2-2：Fe-Pd]
[2-3：Fe-Ni85B15]
[2-4：Fe-Ni90B10]
[2-5：Fe-NiB中的NiB组成依存性]
[2-6：Fe-(各种Ni/Pd)中的膜厚度依存性]
[2-7：FeCo-NiB中的组分依存性]
[2-8：Fe-Ni-Fe中的膜厚度依存性]
[2-9：Fe、Ni的梯度组分分布]
1.实施例的存储装置和存储元件的结构
本发明的实施例通过借助自旋注入反转存储元件的存储层的磁化的方向来进行信息的记录。存储层是由诸如铁磁层等磁体构成的并且通过所述磁体的磁化状态(磁化的方向)来保持信息。
图1中示出了作为本发明实施例的存储装置的结构概要图(示意图)。该存储装置具有能够通过磁化状态保持信息的存储元件3，存储元件3布置在彼此交叉的两种地址布线(例如字线和位线)的交叉点附近。也就是说，在被例如硅基板等半导体基板10的元件分离层2分隔的部分中，分别形成有构成用于选择各存储器单元的选择晶体管的漏极区域8、源极区域7和栅极电极1。在这些部件中，栅极电极1还包括地址布线中的一种(例如，字线)，该种布线在图中的纵向上延伸。
漏极区域8是图中左侧和右侧的选择晶体管所共有的，漏极区域8与布线9相连接。
此外，存储元件3布置于源极区域7与在图中的水平方向上延伸的另一地址布线(例如，位线)6之间，该地址布线6布置在上方。存储元件3包括由铁磁层构成的存储层，通过自旋注入来反转所述铁磁层的磁化方向。
此外，存储元件3布置于两种地址布线(地址布线1和地址布线6)的交叉点附近。
存储元件3通过上下的接触层4分别与位线6和源极区域7相连接。
通过这样的布置，能够使电流通过地址布线1和地址布线6这两种地址布线在纵向上流向存储元件3，从而通过自旋注入反转存储层的磁化的方向。
此外，图2中图示了实施例的存储装置的存储元件3的截面图。
如图2中所示，在存储元件3中，从下层侧按顺序层叠有基底层14、磁化固定层15、绝缘层16、存储层17和盖层18。
在此情况下，磁化固定层15被设置在相对于存储层17的下层，存储层17的磁化M17的方向被自旋注入反转。
在自旋注入型存储器中，通过存储层17的磁化M17与磁化固定层15的磁化M15的相对角度来规定信息“0”和信息“1”。
在存储层17与磁化固定层15之间设置有作为隧道势垒层(隧道绝缘层)的绝缘层16，并且存储层17和磁化固定层15构成了磁隧道结(Magnetic Tunneling Junction，MTJ)元件。
此外，磁化固定层15的下方形成有基底层14，存储层17的上方形成有盖层18。
存储层17是由包含其中磁化M17的方向在层表面垂直方向上自由地改变的磁矩(magnetic moment)的铁磁体构成的。磁化固定层15是由包含其中磁化M15被固定至膜表面垂直方向的磁矩的铁磁体构成的。
信息的存储是通过具有单轴各向异性(uniaxial anisotropy)的存储层17的磁化的方向来进行的。写入是通过引起自旋转矩磁反转(spin torque magnetic inversion)来进行的，自旋转矩磁反转是通过使一定阈值以上的电流在膜表面垂直方向上流动引起的。这样，磁化固定层15设置在通过自旋注入反转磁化的方向的存储层17的下层，并且磁化固定层15成为存储层17的存储信息(磁化方向)的基准。
由于磁化固定层15是信息的基准，虽然磁化的方向不会由于记录或读取而改变，但是磁化的方向也不必固定于特定的方向，只要相比于存储层17，可以使矫顽力更大，厚度可以更厚或者可以使磁阻尼常数(magnetic damping constant)更大从而使磁化固定层15比存储层17不易于移动就可以了。
在磁化将被固定的情况下，可以使诸如PtMn或IrMn等反铁磁体与磁化固定层15接触，或者可以通过这样的方式来间接地固定磁化固定层15：使与该反铁磁体相接触的磁体与诸如Ru等非磁体磁性接合。
能够这样制造实施例的存储元件3：在真空装置中连续地进行从基底层14至盖层18的形成，并且随后通过例如蚀刻等处理形成存储元件3的图形。
作为使用上述结构的自旋转矩的存储元件3，实施例将要实现这样的存储元件：通过在大约300℃与400℃之间的合适温度下的热处理获得垂直磁化，并且能够使用半导体工艺容易地制造。
也就是说，实现这样的结构：其中，容易地获得作为存储层17或磁化固定层15的垂直磁化。
考虑到上面的实施例，在存储层17或磁化固定层15中，在与绝缘层16(隧道势垒层)的界面上形成有适当厚度的Fe膜，并且与该Fe膜相接触地还形成有包含适当厚度的Ni的膜。上述包含Ni的膜例如是Ni膜、NiB膜、Ni和Pd的合金膜或者Ni和Pd的层叠膜等。
在此情况下，通过在300℃与450℃之间的适当范围内进行热处理，获得了稳定的垂直磁化膜。
在热处理之后，在存储层17或者磁化固定层15中形成了Ni和Fe的梯度组分分布(graded composition distribution)。如稍后在图18A和图18B中所述，在与绝缘层16的界面侧形成如下的梯度组分分布是适当的：其中，Fe相对于Ni的组分比大(等于或大于50％)。
作为绝缘层16使用的氧化物膜，如果使用MgO，那么大的磁阻比(MR比)是优选的。原因在于，通过增大MR比，提高了自旋注入的效率，并且因此减小了用来反转存储层17的磁化M17的方向的电流密度。
然而，即使使用MgO之外的例如TiO2、MgAl2O4或Al2O3等氧化物作为绝缘层16，这样的氧化物对于存储层17或磁化固定层15的垂直磁化都是有效的。
可以借助使用氧化物靶材的RF溅射法来生成这样的氧化物，或者可以用金属靶材在氧气氛围中形成上述膜。此外，可以通过这样的氧化来形成上述氧化物：在形成金属层之后在氧气氛围中或者含有氧气的等离子体氛围中放置适当的时间，或者可以使用化学气相沉积(chemical vapor deposition，CVD)法。
由于与上述氧化物相接触的磁体的界面使用有一定量的Fe，所以如果Fe的原子百分比少于50％，将无法获得垂直磁化。
此外，如果在界面以外含有过多的Fe，则磁体的饱和磁化增大，并且无法获得垂直磁化。
因此，为了有效获得垂直磁化，可以采用这样的结构：其中，在与氧化物相接触的部分具有Fe并且在其它的部位是Ni等，从而磁体具有小的饱和磁化。
然而，尽管在加热时各层的元素相互扩散并且上述膜得到了梯度组分，但是良好的垂直磁化膜是通过借助适当地设定Fe的膜厚度和Ni的膜厚度形成和加热而获得的。
尽管加热温度可以适当地与Fe和Ni的适当的组成分布相混合，但使得氧化物层(例如，绝缘层16)的界面处的Fe的组分比不低于50％的加热温度是优选的。
这里，即使使用Pd来代替Ni，由于在Pd中Fe原子适当扩散并且在Pd层中引起磁化，所以也获得与Ni相同的效果。
因此，可以使用Ni和Pd的层叠或者Ni和Pd的合金作为含有Ni的膜。
此外，可以在Fe膜或Ni膜中加入添加元素。即使将原子百分比为30％以下的Co作为磁性元素加入到Fe膜中，垂直磁各向异性也不会大幅下降。
此外，即使在Ni中加入一定量的添加元素，仍可保持垂直磁化。特别地，由于添加B改善了垂直磁各向异性，所以添加B是优选的。
因此，在实施例中，在存储层17上，从与绝缘层相接触的界面侧依次形成有Fe膜和含有Ni的膜，并且热处理之后在所述界面侧形成了这样的梯度组分分布：Fe的组分比大于Ni的组分比。
存储层17位于例如由MgO形成的绝缘层16与由Ta等形成的盖层18之间，从绝缘层16侧看去，形成有Fe膜和Ni膜，并且Fe膜和Ni膜被加热。
在此情况下，Fe膜优选具有0.4～0.5nm的膜厚度，而Ni膜优选具有1.7～2.5nm的膜厚度。
这里，即使形成Pd膜来代替Ni膜，根据加热温度，垂直磁化仍然可以是容易的。
此外，在存储层17上，从绝缘层16侧看去，形成有Fe膜和NiB膜，并且Fe膜和NiB膜被加热。在此情况下，NiB膜的组成优选为B的原子百分比在20％以下。
特别地，在NiB膜含有原子百分比为大约15％的B的情况下，Fe膜的膜厚度优选为0.4～0.8nm，并且NiB膜的膜厚度优选为1.6～2.6nm。
此外，在NiB膜含有原子百分比为大约10％的B的情况下，Fe膜的膜厚度优选为0.4～0.7nm，并且NiB膜的膜厚度优选为1.0～3.0nm。
此外，在存储层17上，从绝缘层16侧看去，形成有Fe膜以及Ni和Pd的合金膜或者Ni和Pd的层叠膜，并且Fe膜以及Ni和Pd的合金膜或者Ni和Pd的层叠膜被加热。
此外，在这样的存储层17上，与绝缘层16侧相接触的Fe膜可以添加有原子百分比等于或小于30％的Co。
此外，存储层17可以具有这样的结构：置于由诸如MgO等氧化物构成的绝缘层16与由另一氧化物(例如MgO)构成的盖层18之间，从与绝缘层16相接触的界面侧依次形成有第一Fe膜、Ni膜和第二Fe膜，并且所述第二Fe膜与另一氧化物层(盖层18)相接触，并且这样的结构可以被加热。
在此情况下，第一Fe膜的膜厚度优选为0.4～0.5nm，Ni膜的膜厚度优选为1.7～2.5nm，第二Fe膜的膜厚度优选为0.2～0.7nm。
当然，在此情况下也可以考虑使用NiB膜、Ni和Pd的合金膜或者Ni和Pd的层叠膜来代替Ni膜。
此外，在本实施例中，磁化固定层15也具有从与绝缘层相接触的界面侧依次形成的Fe膜和含有Ni的膜，并且热处理之后磁化固定层15具有在所述界面侧上Fe的组分比大于Ni的组分比(Fe等于或大于50％)的梯度组分分布，以上都是适当的。
从绝缘层16侧看去，位于例如MgO形成的绝缘层16与Ta等形成的基底层14之间的磁化固定层15具有Fe膜，并且在Fe膜上形成有Ni膜，并且Fe膜和Ni膜被加热。
在此情况下，Fe膜优选具有0.4～0.5nm的膜厚度，而Ni膜优选具有1.7～2.5nm的膜厚度。
这里，即使形成Pd膜来代替Ni膜，根据加热温度，垂直磁化仍然可以是容易的。
此外，在磁化固定层15上，从绝缘层16侧看去，形成有Fe膜和NiB膜，并且Fe膜和NiB膜被加热。在此情况下，NiB膜的组成优选为B的原子百分比在20％以下。
特别地，在NiB膜含有原子百分比为大约15％的B的情况下，Fe膜的膜厚度优选为0.4～0.8nm，并且NiB膜的膜厚度优选为1.6～2.6nm。
此外，在NiB膜含有原子百分比为大约10％的B的情况下，Fe膜的膜厚度优选为0.4～0.7nm，并且NiB膜的膜厚度优选为1.0～3.0nm。
此外，在磁化固定层15上，从绝缘层16侧看去，形成有Fe膜以及Ni和Pd的合金膜或者Ni和Pd的层叠膜，并且Fe膜以及Ni和Pd的合金膜或者Ni和Pd的层叠膜被加热。
此外，在这样的磁化固定层15上，与绝缘层16侧相接触的Fe膜可以添加有原子百分比等于或小于30％的Co。
此外，磁化固定层15可以具有这样的结构：置于由诸如MgO等氧化物构成的绝缘层16与由另一氧化物(例如MgO)构成的基底层14之间，从与绝缘层16相接触的界面侧依次形成有第一Fe膜、Ni膜和第二Fe膜，并且所述第二Fe膜与另一氧化物层(基底层14)相接触，并且这样的结构可以被加热。
在此情况下，第一Fe膜的膜厚度优选为0.4～0.5nm，Ni膜的膜厚度优选为1.7～2.5nm，第二Fe膜的膜厚度优选为0.2～0.7nm。
当然，在此情况下也可以考虑使用NiB膜、Ni和Pd的合金膜或者Ni和Pd的层叠膜来代替Ni膜。
上述实施例的存储元件3是这样的存储元件3：其中，存储层17与磁化固定层15中的一者或两者具有从与绝缘层16相接触的界面侧依次形成的Fe膜和含有Ni的膜，并且加热后在与氧化物形成的绝缘层的界面上形成Ni和Fe的梯度组分分布。
存储元件3的垂直磁化膜(存储层17或磁化固定层15)实现了具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。
2.实验
[2-1：Fe-Ni]
作为实验，使用样本进行磁特性测量，该样本中与氧化物层相接触的界面是Fe膜，并且在Fe膜上形成有Ni膜。首先，研究与各膜厚度相对的垂直各向异性磁场的变化。
作为磁特性测量的样本，如图3中所示，在具有氧化物覆层的硅基板上通过DC磁控管溅射形成2nm的MgO膜，在该MgO膜上通过磁控管溅射形成Fe膜和Ni膜，并且形成5nm的Ta作为保护膜。
在此情况下，认为MgO膜、Fe膜和Ni膜以及Ta层分别是绝缘层16、存储层17和盖层18的模型。
或者，可以认为MgO膜、Fe膜和Ni膜以及Ta层分别是绝缘层16、磁化固定层15和基底层14的模型。
图4A和图4B以及图5A和图5B中图示了在如下情况下的垂直磁各向异性磁场(Hk⊥)：在MgO、Fe、Ni和Ta如图3中的顺序层叠的膜中Fe膜的厚度为tFe而Ni膜的厚度为tNi。横轴是Fe膜的厚度tFe，纵轴是Ni膜的厚度tNi。
垂直磁各向异性磁场Hk⊥为正的情况是垂直磁化膜，垂直磁各向异性磁场Hk⊥为负的情况是面内磁化膜。然而，由于这里Hk⊥没有进行过去磁修正，所以当用于作为磁性存储器的存储元件时，在Hk⊥被用作微小图形的情况下，即使Hk⊥为负，达到一定程度时也能垂直磁化。
图4A和图4B以及图5A和图5B分别图示了在退火温度是300℃、350℃、400℃和450℃的情况下热处理后的结果。
各图中的等值线代表垂直各向异性磁场，并且黑圆圈“●”是垂直磁化曲线的方形(Mr,Ms)等于或大于0.5的样本，而白圆圈“○”是上述方形小于0.5的样本。
Ms是饱和磁化，而Mr是残留磁化，在完全垂直磁化的情况下，(Mr,Ms)为“1”；在面内磁化的情况下，(Mr,Ms)为“0”。等于或大于0.5表明能够获得大致充分的垂直磁各向异性。
从图4A和图4B以及图5A和图5B可以看出，尽管由垂直磁各向异性获得的Fe膜厚度和Ni膜厚度根据加热处理而变化，但是在任何加热温度下都满足获得垂直磁化膜的条件并且显示出良好的耐热性。
特别地，关于(Mr,Ms)等于或大于0.5的●样本，在从MgO膜侧依次形成有Fe膜和Ni膜的情况下，Fe膜的膜厚度可以是0.4～0.5nm，而Ni膜的膜厚度可以是1.7～2.5nm。
在各膜厚度的范围内，通过在300℃～450℃之间适当地设定退火温度的范围，能够获得良好的垂直磁各向异性。
也就是说，通过形成垂直磁化膜(根据这样的膜厚度条件的存储层17或磁化固定层15)，能够实现具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。
[2-2：Fe-Pd]
接着，使用Pd代替Ni来进行测量。
也就是说，作为样本，如图6中所示，在具有氧化物覆层的硅基板上通过RF磁控管溅射形成2nm的MgO膜，在该MgO膜上通过DC磁控管溅射形成Fe膜和Pd膜，并且形成5nm的Ta作为保护膜。
在此情况下，认为MgO膜、Fe膜和Pd膜以及Ta层分别是绝缘层16、存储层17和盖层18的模型。或者，可以认为MgO膜、Fe膜和Pd膜以及Ta层分别是绝缘层16、磁化固定层15和基底层14的模型。
图7A和图7B以及图8A和图8B中图示了在如下情况下的垂直磁各向异性磁场(Hk⊥)：在MgO、Fe、Pd和Ta如图6中的顺序层叠的膜中Fe膜的厚度为tFe而Pd膜的厚度为tPd。横轴是Fe膜的厚度tFe，纵轴是Pd膜的厚度tPd。图7A和图7B以及图8A和图8B中的等值线以及○和●的意义与上述图4A和图4B以及图5A和图5B中相同。
图7A和图7B以及图8A和图8B分别图示了在退火温度是300℃、350℃、400℃和450℃的情况下热处理后的结果。
从图7A和图7B以及图8A和图8B可以看出，在使用Pd代替Ni的情况下，虽然通过300℃或350℃的热处理没有形成完全垂直磁化膜，但是通过400℃以上的热处理获得了垂直磁化膜。
特别地，关于(Mr,Ms)等于或大于0.5的●样本，在从MgO膜侧依次形成有Fe膜和Pd膜的情况下，如果Fe膜的膜厚度为0.5～0.7nm而Pd膜的膜厚度为1.5～2.5nm，则通过将退火温度设定在400℃～450℃之间的适当范围，能够获得良好的垂直磁各向异性。
也就是说，即使在使用Fe膜和Pd膜的情况下，通过形成垂直磁化膜(根据这样的膜厚度条件的存储层17或磁化固定层15)，能够实现具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。
[2-3：Fe-Ni85B15]
接着，以使用Ni85B15的样本来进行测量。
也就是说，作为样本，如图9A中所示，在具有氧化物覆层的硅基板上形成2nm的MgO，并且在MgO上形成Fe膜和Ni85B15膜，并且形成5nm的Ta作为保护膜。也就是说，图3的Ni膜被含有原子百分比为15％的B(硼)的Ni所代替。
在此情况下，将MgO膜、Fe膜和Ni85B15膜以及Ta层分别认为是绝缘层16、存储层17和盖层18的模型。或者，可以将MgO膜、Fe膜和Ni85B15膜以及Ta层分别认为是绝缘层16、磁化固定层15和基底层14的模型。
图9B以及图10A和图10B中图示了在如下情况下的垂直磁各向异性磁场(Hk⊥)：在MgO、Fe、Ni85B15和Ta如图9A中的顺序层叠的膜中Fe膜的厚度为tFe而NiB膜的厚度为tNiB。横轴是Fe膜的厚度tFe，纵轴是Ni85B15膜的厚度tNiB。等值线以及○和●的意义与上述图4A和图4B以及图5A和图5B中相同。
图9B以及图10A和图10B分别图示了在退火温度是300℃、350℃和400℃的情况下热处理后的结果。
在此情况下，尽管当加热温度升高时垂直磁各向异性良好的区域缩小，但是即使在400℃的热处理之后仍存在获得垂直磁化的区域。
特别地，关于(Mr,Ms)等于或大于0.5的●样本，在从MgO膜侧依次形成有Fe膜和Ni85B15膜的情况下，如果Fe膜的膜厚度为0.4～0.8nm而Ni85B15膜的膜厚度为1.6～2.6nm，则通过将退火温度设定为300℃～400℃之间的适当范围，能够获得良好的垂直磁各向异性。
也就是说，即使在使用Fe膜和Ni85B15膜的情况下，通过形成垂直磁化膜(根据这样的膜厚度条件的存储层17或磁化固定层15)，能够实现具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。
[2-4：Fe-Ni90B10]
接着，通过改变NiB膜中B的比率来进行实验。
作为样本，如图11A中所示，在具有氧化物覆层的硅基板上形成2nm的MgO，并且在MgO上形成Fe膜和Ni90B10膜，并且形成5nm的Ta。也就是说，该NiB膜的组分包含原子百分比为10％的B。
在此情况下，仍将MgO膜、Fe膜和Ni90B10膜以及Ta层分别认为是绝缘层16、存储层17和盖层18的模型。或者，可以将MgO膜、Fe膜和Ni90B10膜以及Ta层分别认为是绝缘层16、磁化固定层15和基底层14的模型。
图11B以及图12A和图12B中图示了在如下情况下的垂直磁各向异性磁场(Hk⊥)：在MgO、Fe、Ni90B10和Ta如图11A中的顺序层叠的膜中Fe的厚度为tFe而NiB的厚度为tNiB。横轴是Fe膜的厚度tFe，纵轴是Ni90B10膜的厚度tNiB。等值线以及○和●的意义与上述图4A和图4B以及图5A和图5B中相同。
图11B以及图12A和图12B分别图示了在退火温度是300℃、350℃和400℃的情况下热处理后的结果。
在此情况下，尽管当加热温度升高时垂直磁各向异性良好的区域也缩小，但是即使在400℃的热处理之后仍存在获得垂直磁化的区域。
特别地，关于(Mr,Ms)等于或大于0.5的●样本，在从MgO膜侧依次形成有Fe膜和Ni90B10膜的情况下，如果Fe膜的膜厚度为0.4～0.7nm而Ni90B10膜的膜厚度为1.0～3.0nm，则通过将退火温度设定为300℃～400℃之间的适当范围，能够获得良好的垂直磁各向异性。
也就是说，即使在使用Fe膜和Ni90B10膜的情况下，通过形成垂直磁化膜(根据这样的膜厚度条件的存储层17或磁化固定层15)，能够实现具有高耐热性、易于应用半导体工艺并且具有优良可生产性的非易失性存储器。
[2-5：Fe-NiB中NiB的组成依存性]
这里，如图13A中所示，在层叠有MgO(2nm)、Fe、NiB和Ta(5nm)的膜结构中，将Fe的厚度固定为0.5nm从而使垂直磁化相对易于获得，并且改变NiB的组成，测量关于NiB各膜厚度的垂直各向异性磁场。图13B中图示了测量结果。
作为NiB膜的组成，将B的原子百分比设定为10％的原子百分比、15％的原子百分比和20％的原子百分比，在NiB膜的厚度对于各组成变化的情况下进行测量。
在图13B中，横轴是NiB膜的厚度，而纵轴是垂直磁各向异性磁场Hk⊥(Oe)。此外，加热温度为350℃。出于比较的目的，除了NiB膜之外，还图示了图3的Ni膜。
根据图13B，B的添加量越大，相对于NiB的膜厚度的垂直磁各向异性磁场的变化就越小，并且获得垂直磁化的范围就越宽。特别地，各向异性磁场的最大值在原子百分比为10％的B的附近最高。
上面的结果表明，关于Ni的B的添加量优选为原子百分比为20％以下。
此外，与未添加B的情况(Ni膜的情况)相比，当添加了B时，增大了在Fe膜上形成的含有Ni的膜的厚度的自由度或裕度。
[2-6：Fe-(各种Ni/Pd)中的膜厚度依存性]
接着，将说明在使用各种膜作为在Fe膜上形成的膜的情况。
如图14A中所示，各样本的结构如下：MgO(2nm)、Fe、阴影部的膜和Ta(5nm)。
使用Ni膜、Pd膜、Ni50Pd50合金膜、Pd和Ni的层叠膜以及Ni和Pd的层叠膜的各样本分别作为阴影部。这样的阴影部的膜厚度为t。
Ni50Pd50合金膜是原子百分比为50％的Ni和原子百分比为50％的Pd的合金膜。
Pd和Ni的层叠膜是在Fe膜上形成Pd膜，并且在Pd膜上层叠1nm厚度的Ni膜。
Ni和Pd的层叠膜是在Fe膜上形成Ni膜，并且在Ni膜上层叠1nm厚度的Pd膜。
图14B中图示了结果。加热温度为400℃。横轴是图14A的阴影部的膜厚度t，而纵轴是垂直磁各向异性磁场Hk⊥(Oe)。
这里，在Pd和Ni的层叠膜或者Ni和Pd的层叠膜的情况下，膜厚度t是Pd膜与Ni膜的合计膜厚度。
从图14B可以看出，在使用Ni与Pd的合金膜或者Ni与Pd的层叠膜的情况下，显现出了单独Ni与单独Pd之间的特性。因此，如果需要，可以调整组成或者层叠层的膜厚度。
[2-7：FeCo-NiB中的组成依存性]
接着，在向Fe膜添加Co的情况下研究垂直各向异性磁场。
如图15A中所示，膜结构为：2nm的MgO、0.5nm的FeCo、2nm的Ni90B10和5nm的Ta，并且在350℃进行热处理。
FeCo膜是Fe(100-X)CoX，并且添加原子百分比为X％的Co。
图15B中图示了在Co的添加量(原子百分比为X％)变化的情况下的垂直各向异性磁场Hk⊥(Oe)。
虽然直到向Fe中添加原子百分比为20％的Co垂直磁化的变化都很小，但是任何进一步的添加都降低了垂直磁各向异性，并且达到添加原子百分比为30％的Co时，仅能保持垂直磁化(垂直各向异性磁场Hk⊥为正值)。
也就是说，在向Fe膜添加Co的情况下，添加原子百分比等于或小于30％的Co是适当的。
[2-8：Fe-Ni-Fe中的膜厚度依存性]
接着，将说明上下均形成有MgO层的情况。
如图16A中所示，在具有氧化物覆层的硅基板上方形成有2nm的MgO、第一Fe膜、Ni膜、第二Fe膜和2nm的MgO作为样本。
在此情况下，将在图的下侧的MgO膜；第一Fe膜、Ni膜和第二Fe膜Fe膜；在图的上侧的MgO膜分别认为是绝缘层16、存储层17和盖层18。
或者，也可以将在图的下侧的MgO膜；第一Fe膜、Ni膜和第二Fe膜Fe膜；在图的上侧的MgO膜分别认为是基底层14、磁化固定层15和绝缘层16。
第一Fe膜的膜厚度为0.5nm，而Ni膜的膜厚度为2nm。此外，准备其中第二Fe膜的膜厚度tFe变化的样本。
图16B中示出了在第二Fe膜的膜厚度tFe变化的情况下垂直各向异性磁场Hk⊥(Oe)的Fe厚度依存性。加热温度被设定为400℃。
当第二Fe膜的厚度在0.2nm以上0.7nm以下的时候垂直各向异性磁场的增加是显著的。
以这样的方式，在相当于存储层17或磁化固定层15的层的上下均设置有氧化物层(例如MgO层)的情况下，通过在与上下的氧化物层的界面上布置Fe膜，增强了在上述上下界面上的界面磁各向异性，这有利于垂直磁性膜的形成。
也就是说，存储层17与磁化固定层15中的至少一者具有这样的结构：置于氧化物形成的绝缘层16与另一氧化物层(盖层18或基底层14)之间，从与绝缘层16相接触的界面侧依次形成有第一Fe膜、Ni膜和第二Fe膜，并且第二Fe膜与上述另一氧化物层相接触。在此情况下，第二Fe膜的膜厚度在0.2～0.7nm之间是适当的。
[2-9：Fe、Ni的梯度组分分布]
接着，如图17中所示，通过依次形成5nm的Ta层、2nm的Ni85B15膜、0.5nm的Fe膜和1nm的MgO层，研究相对于加热温度变化的MgO界面上的Fe/(Ni+Fe)的组成比以及垂直磁各向异性的变化。
通过离子蚀刻期间扩散的原子的质量分析来进行组成的分析。
图18A中示出了相对于退火温度(横轴)的MgO层的界面上Fe组成比Fe/(Ni+Fe)(左纵轴，单位％)和垂直磁各向异性Hk⊥(右纵轴，单位Oe)。
随着加热温度上升，Fe和Ni扩散并且MgO层的界面的Fe组成比降低。特别的，在超过400℃的加热处理时，Fe组成比降至50％以下，可以看到垂直磁各向异性Hk⊥大幅减小。
图18B绘出了上述样本在300℃的热处理之前和之后在深度方向(厚度方向)上的Fe和Ni的组成比。深度“0”被设定为MgO层的界面附近。
由图中可看出，通过热处理，Fe和Ni扩散形成梯度组分膜。
根据这样的实验，可以看出在作为存储层17或磁化固定层15的层中，在绝缘层16的界面上，50％以上的Fe组成是适当的。
此外，虽然在Fe膜和含有Ni的膜中，Fe和Ni通过热处理分散并且形成了梯度组分分布，但是即使在图3、图9A、图11A、图13A、图14A、图15A和图16A的情况下，仍然形成Fe和Ni的梯度组分分布。这里，通过这样的层结构，在热处理以后的状态下，在绝缘层16的界面上形成Fe组成等于或大于50％的梯度组分分布是适当的。
也就是说，在这些实施例中，如果将Fe膜和Ni膜(或者NiB膜、或者Ni与Pd的合金膜、或者Ni与Pd的层叠膜)的各自的膜厚度设定为上述的膜厚度并且适当地设定加热温度，能够形成这样的存储元件：其中，在热处理之后，形成有在绝缘层16的界面侧上Fe与Ni的组成比等于或大于50％的梯度组分分布。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (10)

1.一种存储元件，所述存储元件包括：
存储层，所述存储层具有与膜表面垂直的磁化，并且所述存储层的磁化的方向对应信息而改变；
磁化固定层，所述磁化固定层具有与膜表面垂直的磁化，并且所述磁化固定层的磁化是所述存储层中存储的信息的基准；以及
绝缘层，所述绝缘层是由氧化物构成的，并且所述绝缘层设置于所述存储层与所述磁化固定层之间，其中，
通过在包含所述存储层、所述绝缘层和所述磁化固定层的层叠结构的层叠方向上注入自旋极化电子，所述存储层的磁化的方向发生改变，并且在所述存储层进行信息的记录，并且
在所述存储层与所述磁化固定层中的至少一者中，从与所述绝缘层相接触的界面侧依次形成有Fe膜和含有Ni的膜，并且在加热后形成有Ni和Fe的梯度组分分布。
2.根据权利要求1中所述的存储元件，其中，
所述含有Ni的膜是Ni膜，
所述Fe膜的膜厚度为0.4nm～0.5nm，并且
所述Ni膜的膜厚度为1.7nm～2.5nm。
3.根据权利要求2中所述的存储元件，其中，
所述存储层与所述磁化固定层中的至少一者具有这样的结构：置于由氧化物构成的所述绝缘层与另一氧化物层之间，从与所述绝缘层相接触的界面侧依次形成有Fe膜、Ni膜和第二Fe膜，并且所述第二Fe膜与所述另一氧化物层相接触，并且
所述第二Fe膜的膜厚度在0.2nm～0.7nm之间。
4.根据权利要求1中所述的存储元件，其中，所述含有Ni的膜是含有原子百分比为20％以下的B的NiB膜。
5.根据权利要求1中所述的存储元件，其中，
所述含有Ni的膜是含有原子百分比为15％的B的NiB膜，
所述Fe膜的膜厚度为0.4nm～0.8nm，并且
所述NiB膜的膜厚度为1.6nm～2.6nm。
6.根据权利要求1中所述的存储元件，其中，
所述含有Ni的膜是含有原子百分比为10％的B的NiB膜，
所述Fe膜的膜厚度为0.4nm～0.7nm，并且
所述NiB膜的膜厚度为1.0nm～3.0nm。
7.根据权利要求1中所述的存储元件，其中，所述含有Ni的膜是Ni和Pd的合金膜或者是Ni和Pd的层叠膜。
8.根据权利要求1中所述的存储元件，其中，向所述Fe膜添加有原子百分比为30％以下的Co。
9.根据权利要求1中所述的存储元件，其中，
在所述存储层与所述磁化固定层中的至少一者中，在加热之后形成有这样的梯度组分分布：其中，在与所述绝缘层相接触的界面侧Fe相对于Ni的组成比等于或大于50％。
10.一种存储装置，所述存储装置包括：存储元件，所述存储元件通过磁体的磁化状态来保持信息；以及两种类型的布线，所述两种类型的布线彼此交叉，其中，
所述存储元件为权利要求1～9中任一项所述的存储元件，
所述存储元件布置于所述两种类型的布线之间，并且
借助通过所述两种类型的布线在所述层叠方向上流向所述存储元件的电流来注入自旋极化电子。
CN201110401742.1A 2010-12-13 2011-12-06 存储元件和存储装置 Active CN102543176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010276590A JP2012129225A (ja) 2010-12-13 2010-12-13 記憶素子、メモリ装置
JP2010-276590 2010-12-13

Publications (2)

Publication Number Publication Date
CN102543176A CN102543176A (zh) 2012-07-04
CN102543176B true CN102543176B (zh) 2017-03-01

Family

ID=46199693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110401742.1A Active CN102543176B (zh) 2010-12-13 2011-12-06 存储元件和存储装置

Country Status (3)

Country Link
US (1) US8945730B2 (zh)
JP (1) JP2012129225A (zh)
CN (1) CN102543176B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379315B2 (en) * 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102082328B1 (ko) 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
CN104000726B (zh) * 2014-06-09 2017-09-12 嘉兴太美医疗科技有限公司 一种智能药盒系统
JP6616803B2 (ja) * 2017-06-19 2019-12-04 株式会社日立ハイテクノロジーズ 磁気抵抗素子の製造方法、及び磁気抵抗素子
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
CN101212018A (zh) * 2006-12-26 2008-07-02 索尼株式会社 存储元件和存储器
CN101226769A (zh) * 2007-01-19 2008-07-23 索尼株式会社 存储元件和存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
US6956766B2 (en) 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
JP2004335931A (ja) * 2003-05-12 2004-11-25 Alps Electric Co Ltd Ｃｐｐ型巨大磁気抵抗効果素子
JP4160945B2 (ja) * 2004-01-30 2008-10-08 Ｔｄｋ株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、およびハードディスク装置
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2009081215A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
JP4772845B2 (ja) * 2008-09-29 2011-09-14 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP5172808B2 (ja) * 2009-10-13 2013-03-27 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8300356B2 (en) * 2010-05-11 2012-10-30 Headway Technologies, Inc. CoFe/Ni Multilayer film with perpendicular anistropy for microwave assisted magnetic recording
US8537504B2 (en) * 2010-09-16 2013-09-17 HGST Netherlands B.V. Current-perpendicular-to-plane (CPP) read sensor with ferromagnetic buffer, shielding and seed layers
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
CN101212018A (zh) * 2006-12-26 2008-07-02 索尼株式会社 存储元件和存储器
CN101226769A (zh) * 2007-01-19 2008-07-23 索尼株式会社 存储元件和存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器

Also Published As

Publication number Publication date
US20120148874A1 (en) 2012-06-14
US8945730B2 (en) 2015-02-03
JP2012129225A (ja) 2012-07-05
CN102543176A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102800803B (zh) 存储元件和存储设备
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
US8436438B2 (en) Memory element and memory device
US20160072053A1 (en) Storage element, memory and electronic apparatus
CN102610270B (zh) 存储元件和存储器装置
KR101360991B1 (ko) 기억 소자 및 메모리
KR101943651B1 (ko) 저장 소자 및 저장 장치
CN102403448A (zh) 存储元件以及存储器
CN102790171B (zh) 存储元件和存储装置
CN105684178B (zh) 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
JPWO2013153942A1 (ja) 磁気抵抗効果素子および磁気メモリ
CN101212018A (zh) 存储元件和存储器
CN102403027A (zh) 存储元件和存储装置
CN102403038B (zh) 存储元件和存储器件
CN104662654B (zh) 存储单元、存储装置和磁头
CN103137855B (zh) 存储元件和存储设备
JP2012146727A (ja) 記憶素子及び記憶装置
CN104662686A (zh) 存储元件、存储装置和磁头
CN102779939A (zh) 存储元件和存储装置
CN102543176B (zh) 存储元件和存储装置
CN102403030A (zh) 存储元件和存储装置
JP2012160681A (ja) 記憶素子、メモリ装置
CN102403024B (zh) 存储元件和存储装置
JP2012064624A (ja) 記憶素子、メモリ装置
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant