CN102543165B - 模式转变电路 - Google Patents

模式转变电路 Download PDF

Info

Publication number
CN102543165B
CN102543165B CN201110336887.8A CN201110336887A CN102543165B CN 102543165 B CN102543165 B CN 102543165B CN 201110336887 A CN201110336887 A CN 201110336887A CN 102543165 B CN102543165 B CN 102543165B
Authority
CN
China
Prior art keywords
pmos
transistor
nmos
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110336887.8A
Other languages
English (en)
Other versions
CN102543165A (zh
Inventor
王兵
许国原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102543165A publication Critical patent/CN102543165A/zh
Application granted granted Critical
Publication of CN102543165B publication Critical patent/CN102543165B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一种电路包括具有接地参考节点的存储器单元，与接地参考节点连接的开关，和具有与开关连接的输出端的模式转变电路。模式转变电路被配置成自动使输出端的逻辑状态在第一输出逻辑状态和第二输出逻辑状态之间改变以响应工作电压和/或温度中的变化，从而自动地设定存储器单元在其中接地参考节点处于第一参考电平的第一模式中或在其中接地参考节点处于与第一参考电平不同的第二参考电平的第二模式中。

Description

模式转变电路
技术领域
本发明涉及模式转变电路。
背景技术
由于生产工艺中的变化，不同晶圆中的P-型和N-型金属氧化物硅晶体管(PMOS和NMOS晶体管)具有不同的驱动能力或不同的从漏极到源极的工作电流(如不同的电流IDSsat)。当晶体管运行时具有高导电能力并且其电流IDSsat与正常或平均晶体管(“T”)中的正常电流IDSsat相比相对高时，晶体管被称为“快速”(“F”)。相反地，当晶体管具有低导电能力并且该晶体管的电流IDSsat与正常晶体管中的电流IDSsat相比相对低时，晶体管是“低速”(“S”)。当晶体管是快速时，晶体管的阈值电压如电压VT较低，并且晶体管更容易被施加在其栅极处的较低电压打开。符号TT，FF，FS，SF，SS是指一对NMOS晶体管和PMOS晶体管分别是正常正常，快速快速，快速低速，低速快速或低速低速。
一般，随机存取记忆体(SRAMs)中的待机和漏电流的变化取决于SRAMs中使用的晶体管的驱动能力。在关于SRAMs的方法中，作为二极管形成并且以脚部发挥作用的NMOS晶体管用于降低由漏电流引起的待机电流。然而，该方法，也增加待机模式中的存储器单元的最小工作电压。
发明内容
针对现有技术的缺陷，本发明提供了一种电路，包括：第一PMOS晶体管，所述第一PMOS晶体管具有第一PMOS漏极，第一PMOS源极，和第一PMOS栅极；第一NMOS晶体管，所述第一NMOS晶体管具有第一NMOS漏极，第一NMOS源极，和第一NMOS栅极；第二PMOS晶体管，所述第二PMOS晶体管具有第二PMOS漏极，第二PMOS源极，和第二PMOS栅极；以及第二NMOS晶体管，所述第二NMOS晶体管具有第二NMOS漏极，第二NMOS源极，和第二NMOS栅极；其中所述第一PMOS栅极用作输入端并且设置成接收以工作电压为基础的输入电压；所述第一PMOS漏极与所述第一NMOS漏极和所述第二PMOS栅极连接；所述第一PMOS源极与所述工作电压连接；所述第一NMOS栅极与所述工作电压连接；所述第二PMOS漏极与所述第二NMOS漏极连接，并且用作输出端；以及所述输出端设置成在第一逻辑状态和第二逻辑状态之间自动变化以响应所述工作电压中的变化和/或引起在所述输入端接收的电压电平变化的温度中的变化。
根据本发明所述的电路，还包括分压器，所述分压器与所述输入端连接并且设置成提供以所述工作电压为基础的输入电压电平。
根据本发明所述的电路，还包括与所述第二NMOS源极连接的二极管。
根据本发明所述的电路，还包括使能电路，所述使能电路配置成电接收所述输出端的输出信号和输入使能信号，并且产生设置成改变存储器单元模式的输出使能信号。
根据本发明所述的一种电路，包括：具有接地参考节点的存储器单元；与所述接地参考节点连接的开关；以及模式转变电路，所述模式转变电路具有与所述开关连接的输出端并且配置成自动使输出端的逻辑状态在第一输出逻辑状态和第二输出逻辑状态之间改变以响应工作电压和/或温度的变化，从而自动地设定存储器单元在所述接地参考节点处于第一参考电平的第一模式中或在所述接地参考节点处于与所述第一参考电平不同的第二参考电平的第二模式中。
根据本发明所述的电路，其中所述第一参考电平是逻辑低电平而且所述第二参考电平比所述第一参考电平相比高。
根据本发明所述的电路，其中所述开关是NMOS晶体管，所述NMOS晶体管具有与所述接地参考节点连接的漏极，与接地节点连接的源极，和与所述模式转变电路的所述输出端连接的栅极。
根据本发明所述的电路，其中所述模式转变电路设置成接收以所述工作电压为基础而产生的输入电平。
根据本发明所述的电路，还包括分压器，所述分压器设置成以所述工作电压为基础产生输入电平至所述模式转变电路。
根据本发明所述的电路，其中所述模式转变电路包括与NMOS晶体管串联连接的PMOS晶体管，并且所述模式转变电路设置成以所述PMOS晶体管和所述NMOS晶体管的导电状态为基础而自动改变所述输出端的所述逻辑状态。
根据本发明所述的电路，其中所述模式转变电路包括：第一PMOS晶体管，所述第一PMOS晶体管具有第一PMOS漏极，第一PMOS源极，和第一PMOS栅极；第一NMOS晶体管，所述第一NMOS晶体管具有第一NMOS漏极，第一NMOS源极，和第一NMOS栅极；第二PMOS晶体管，所述第二PMOS晶体管具有第二PMOS漏极，第二PMOS源极，和第二PMOS栅极；以及第二NMOS晶体管，所述第二NMOS晶体管具有第二NMOS漏极，第二NMOS源极，和第二NMOS栅极；其中所述第一PMOS栅极用作输入端并且设置成接收以工作电压为基础的输入电压；所述第一PMOS漏极与所述第一NMOS漏极和所述第二PMOS栅极连接；所述第一PMOS源极与所述工作电压连接；所述第一NMOS栅极与所述工作电压连接；以及所述第二PMOS漏极与所述第二NMOS漏极连接，并且与所述模式转变电路的所述输出端电连接。
根据本发明所述的一种方法，包括：驱动控制信号到与节点连接的晶体管的栅极；所述晶体管的导电状态引起所述节点的第一状态和所述节点的第二状态之间的改变；以及通过以电路的输入端电压变化为基础的所述电路自动地在所述第一状态和所述第二状态之间转换以响应工作电压的变化和/或引起控制信号改变的温度的变化。
根据本发明所述的方法，其中所述晶体管是NMOS晶体管，所述NMOS晶体管具有与所述节点连接的漏极。
根据本发明所述的方法，其中通过在NAND门的第一输入端具有使能信号，在所述NAND门的第二输入端具有所述电路的输出端，和在所述NAND门的输出端具有所述控制信号来完成所述第一状态和所述第二状态之间的自动转换。
根据本发明所述的方法，其中所述节点是存储器单元的接地参考节点。
根据本发明所述的方法，其中：所述电路包括PMOS晶体管，所述PMOS晶体管具有与NMOS晶体管的NMOS漏极连接的PMOS漏极；所述PMOS晶体管的栅极用作所述电路的所述输入端；以及所述第一状态和所述第二状态之间的自动转换以所述PMOS晶体管和所述NMOS晶体管的导电状态为基础。
根据本发明所述的方法，其中：所述PMOS漏极与第二PMOS晶体管的第二PMOS栅极连接，所述第二PMOS晶体管具有与第二NMOS晶体管的第二NMOS漏极连接的第二PMOS漏极；以及所述第一状态和所述第二状态之间的自动转换还以所述第二PMOS晶体管和所述第二NMOS晶体管的导电状态为基础。
根据本发明所述的方法，其中：所述第二PMOS漏极与反相器的输入端连接；以及所述第一状态和所述第二状态之间的自动转换还以所述反相器的输出端的逻辑状态的变化为基础。
根据本发明所述的方法，其中：所述反相器的所述输出端与NAND门的第一输入端连接；所述NAND门的第二输入端设置成接收模式控制信号；以及所述第一状态和所述第二状态之间的自动转换通过所述模式控制信号完成。
根据本发明所述的方法，还包括设定所述电路的所述输入端为以所述工作电压为基础的电压值。
附图说明
在附图和以下描述中阐明了本发明的一个或多个实施例的细节。从描述，附图和权力要求可以看出其它部件和优点是显而易见的。
图1是根据一些实施例的其中使用了存储器单元MC的示意性电路的示意图。
图2是根据一些实施例，示出图1中的电路的VANGEN电路的详细示意图。
图3是根据一些实施例的，示出图1中存储器单元的工作电压的不同电平的波形图，在该电平下存储器单元进入节能模式。
图4是根据一些实施例，示出图1中电路的运行的流程图。
各个附图中的相同的参考符号表示相同的元件。
具体实施方式
以下使用具体的语言公开附图示出的实施例或实例。然而应该理解这些实施例和实例不是用于限定。公开的实施例中的任何变化和改变，以及本发明公开的原理的任何进一步应用都是预期的，因为本领域的普通技术人员通常会发生这种情况。在整个实施例中可能会重复参考数字，但是即使这些实施例使用相同的参考数字，也不要求将一个实施例中的部件应用到另一个实施例中。
一些实施例具有以下优点和/或特征之一或以下优点和/或特征的组合。在待机过程中，节能模式中的最小工作电压(VCCmin)不妥协(泄露)，同时存储器单元漏电流降低。在待机过程中，存储器在节能模式和正常模式之间自动转换以响应电压和/或温度的变化。
示例性电路
图1是根据一些实施例的，其中使用了存储器单元MC的示意性电路100的示意图。在一些实施例中，待机模式是指不从存储器单元MC读取或不写入存储器单元MC的状态。然而，在待机模式中，存储器单元MC中的漏电持续发生。另外，当晶体管是快速的和/或在高工作电压VCC和/或高温下运转时，漏电流高。结果，设置电路100使得漏电流降低到节能消耗。也就是说，在待机(节能模式)过程中设置存储单元MC进入节能模式。相反地，当晶体管是慢速的和/或在低工作电压，和/或低温下运转时，漏电流低(如以指数方式降低)，在待机过程中设置存储器单元MC保持在正常模式。另外，节能模式和正常模式之间的转换是自动的。在一些实施例中，电压VCC的标定电压是0.85V，高压VCC是约1.2V，并且低压VCC是约0.6V。
图1中示意性示出的存储器MC是本领域公知的，因此不标记或描述存储器单元MC的细节。节点VSSI是存储器单元MC的参考接地电平。在一些实施例中，当存储器单元MC处于正常模式时，节点VSSI处于正常低电压电平(如Low或0V)。但是如果存储器单元MC处于节电模式，则节点VSSI被电压电平升高，如约200mv的电压VD(未标记)，其是横跨二极管D的电压降。二极管D由晶体管形成，如晶体管ND(未标记)，晶体管具有与漏极连接的栅极。
存储器单元MC以正常模式或以节能模式运转取决于晶体管NPDN的导电状态，即晶体管NPDN是打开的还是关闭的。例如，当晶体管NPDN是打开的时，节点VSSI或晶体管NPDN的漏极被拉到晶体管NPDN源极的电压电平(如电压VSS，未标记)，其为接地或正常低电平。相反地，当晶体管NPDN关闭时，晶体管NPDN起到开路的作用。结果，在一些实施例中，节点VSSI处于约为200mV的电压VD。因此，节点VSSI被电压VD升高。在一些实施例中，设置存储器单元MC进入处于不同电压VCC的节能模式，取决于晶体管的驱动能力，即取决于存储器单元MC和相关电路中的NMOS晶体管和PMOS晶体管是快速的和/或慢速的。例如，在一些实施例中，对于FF晶体管，存储器单元MC进入处于约0.7V的节能模式而且对于SS晶体管，存储器单元MC进入处于约1.0V的节能模式。在电路100中，节点VSSI示例性地被升高，当节点VSSI被降低时，各个实施例是适用的。
模式转变电路MODCH产生处于晶体管NPDN栅极的电压VGNPDN以打开和关闭晶体管NPDN。例如，当电压VGNPDN是Low时，晶体管NPDN是关闭的，并且节点VSSI被升高。但是当电压VGNPDN是High时，晶体管NPDN是打开的，并且节点VSSI处于正常低电平。也就是说，存储器单元MC处于正常模式或节能模式取决于电压VGNPDN的电压电平。例如，如果电压VGNPDN高于晶体管NPDN的阈值电压，则由于晶体管NPDN是打开的因此存储器单元MC处于正常模式。但是当电压VGNPDN比晶体管NPDN的阈值电压低时，则由于晶体管NPDN是关闭的因此存储器单元MC处于节能模式。在一些实施例中，当电压和/或温度改变时，电压VGNPDN改变并且导致晶体管NPDN在打开/关闭状态之间自动开关。结果，存储器单元MC在正常模式和节能模式之间自动开关。
NAND门ND用于为电压VGNPDN产生逻辑电平，以信号VAN和信号ACTB为基础，并且作为使能电路发挥作用从而使存储器单元MC实现节能模式。在一些实施例中，当信号ACTB是驱动的Low时，由于节点VSSI未升高，因此存储器单元MC处于主动模式和正常模式。由于信号ACTB是Low，因此电压VGNPDN，通过NAND门ND的运行，是High，而不管信号VAN的电压电平。结果，晶体管NPDN打开并且将节点VSSI拉到处于晶体管NPDN源极的地电位。当信号ACTB是驱动的High时，存储器单元MC是待机模式。然而，在待机过程中，存储器单元MC潜在地处于节能模式或保持在正常模式。例如，当信号ACTB是High时，当信号VAN是High时存储器单元MC处于节能模式因为信号VGNPDN是Low并且晶体管NPDN是关闭的。相反地，当信号VAN是Low时，存储器单元MC处于正常模式因为信号VGNPDN是High并且晶体管NPDN是打开的。也就是说，存储器单元MC是否处于节能模式取决于信号VAN的逻辑电平。当信号VAN是High，信号VGNPDN通过NAND门ND的运行是Low。相反地，当信号VAN是Low，信号VGNPDN通过NAND门ND的运行是High。
电路VANGEN用于产生信号VAN，在一些实施例中，信号VAN以比率RAT为基础。实际上，信号VAN的产生产生信号VGNPDN，因为，当信号ACTB是High时，信号VGNPDN与信号VAN相反，从而控制存储器单元MC是进入节能模式还是保持在正常模式。在一些实施例中，当信号ACTB是High时，信号VAN和因此产生的信号VGNPDN控制晶体管NPDN使得存储器单元MC进入在一些特定工作电压VCC中的节能模式，取决于电路100中PMOS和NMOS晶体管的电流驱动能力。例如，在一些实施例中，对于SS角(corner)，将存储器单元MC设置成进入处于较高电压VCC的节能模式，对于FF角，将存储器单元MC设置成进入处于较低电压VCC的节能模式。
电路VANGEN
图2是根据一些实施例，示出产生信号VAN的电路VANGEN的详细示意图。
电阻器R1和R2作为分压器发挥作用以产生比率RAT，比率RAT产生基于电压VCC的电压VGP1。电压VGP1是处于晶体管P1栅极上的电压。在一些实施例中，VGP1＝RAT*VCC并且RAT是0.3或30％。结果，电压VGP1是0.3VCC，而处于晶体管P1的栅极和源极之间的电压VGSP1是0.7VCC。本领域的普通技术人员可以认识到如果VGSP1大于晶体管P1的阈值电压如电压VTP1，则晶体管P1打开。但是如果VGSP1小于电压VTP1，则晶体管P1关闭。由于晶体管P1的栅极与电阻器R1和R2连接，因此改变比率RAT就改变电压VGP1，从而改变电压VGSP1。结果，可以基于比率RAT控制晶体管P1(如打开/关闭)。
电阻器R2是可调节的电阻器，调节R2以获得预定的比率RAT。在一些实施例中，以电压VAN的转换为基础(如基于从Low到High或从High到Low的转换)实施仿真以设定比率RAT，因为电压VAN转换的时间表示存储器单元MC在正常模式和节能模式之间变化的时间。例如，设定电路200在特定的工作电压VCC下运行，如额定电压VCC和温度，如室温。观察电压VAN转换的时间。调整电阻器R1和R2之一或电阻器R1和R2的组合实际上是调节比率RAT。当信号VAN的转换在预定的时间发生，记录(如选择)电阻器R1和R2的值(和由此的比率RAT)。在一些实施例中，在不同的工作电压VCC和/或温度下实施以上决定比率RAT的步骤。在一些实施例中，由于工艺变化，对于电压VAN，在两个生产批(如两个不同的晶圆)中的两个电路100(如两个晶粒)可能具有两个不同的电平，由于不同晶圆中不同的晶体管驱动能力，因此设定不同的比率RATs以调节不同的VAN电压电平。结果，存储器单元MC进入处于以预定结果为基础的不同电压VCC电平的节能模式。电阻器R1和R2以说明的目的示出，其它提供关于电压VCC的电压VGP1的配置和机理在各个实施例的范围内。
晶体管P1和晶体管N1串联连接，即P1晶体管的源极与晶体管N1的漏极连接，并且用于提供电压VGP2，其从而用于打开/关闭晶体管P2。例如，如果晶体管P1关闭，则电压VGP2被拉到晶体管N1的源极，其为地电位或Low。结果，晶体管P2被打开。相反地，如果晶体管P1打开并且其导电性比晶体管N1强，则电压VGP2被拉向晶体管P1的源极，其为VCC或High。结果，晶体管P2被关闭。
电压VGP2被拉高到晶体管P1的电压VCC还是被拉低到晶体管N1的地电位取决于电压VGP1或关于阈值电压VTP1的电压VGSP1。例如，当电压VGSP1远远高于电压VTP1时，晶体管P1处于强导电状态，并且电压VGP2被拉高到电压VCC(即拉高到High)。但是当电压VGSP1与阈值电压VTP1接近时，晶体管P1不处于强导电状态(即晶体管P1是弱的)，晶体管N1倾向于拉低电压VGP2到地电位或Low。简单地说，当VGSP1高于阈值电压VTP1时，电压VGP2更可能是High，而且当VGSP1接近或小于阈值电压VTP1时，电压VGP2更可能是Low。由于电压VGSP1与电压VCC成正比，因此当电压VCC增加时(即在较高值范围内)电压VGP2更可能是High，而当电压VCC降低时(即在较低值范围内)电压VGP2更可能是Low。由于当电压VGP2是High时存储器单元MC进入节能模式，而当电压VGP2是Low时存储器单元MC保持在正常模式，因此当电压VCC处于较高值时存储器单元MC进入节能模式，而当电压VCC处于较低值时存储器单元MC保持在正常状态。
在一些实施例中，在较高或较低电压VCC时存储器单元MC是否进入节能模式还取决于NMOS晶体管N1和PMOS晶体管P1的驱动能力，即取决于晶体管N1和/或P1是快还是慢。例如，当NMOS晶体管N1是快时，NMOS晶体管N1的阈值电压被降低，因为晶体管N1的栅极与电压VCC连接，因此在较低的电压VCC下晶体管N1更容易被打开。结果，在较低电压VCC下电压VGP2更容易被拉低。因此，在低电压VCC下电压VAN更容易是Low，或在低电压VCC下电压GNPDN更容易是High，或在低电压VCC下晶体管NPDN更容易打开。结果，在低电压VCC下存储器单元MC倾向于保持在正常模式，而在高电压VCC下存储器单元MC倾向于进入节能模式。以不同方式解释，如果NMOS晶体管N1是快和/或晶体管P1是慢，晶体管P1需要更高电压VCC以将节点VGP2拉到High。结果，在高电压VCC下存储器单元MC进入节能模式。再以不同方式解释，如果PMOS晶体管P1是快，在较低电压VCC下电压VGP2更容易是High，而且，结果，在较低电压VCC下存储器单元MC倾向于进入节能模式。
在一些实施例中，设置晶体管N1和/或晶体管P1使得当晶体管N1和P1都打开时，晶体管N1的驱动能力比晶体管P1小，因此电压VGP2被拉向晶体管P1源极处的电压VCC，即拉高到High，而不是被拉向晶体管N1源极处的地电位或Low。结果，在选择的比率RAT下(如默认比率RAT)，当电压VCC是正常电压VCC的约110％时，在NMOS和PMOS晶体管的全部驱动能力下(所有FF、SS、SF和FS角)电压VGP2设定为被拉高到正常电压VCC的80％，而且相应地调整晶体管N1和P1的尺寸。换句话说，由于晶体管N1的导电能力没有晶体管P1强，因此将晶体管N1的电流IDSsat设计得比晶体管P1的小。在一些实施例中，降低晶体管N1的宽度和/或增加晶体管N1的沟道长度导致较弱的晶体管N1，即晶体管N1具有更小的电流IDSsat。类似地，增加晶体管P1的宽度和/或降低晶体管P1的长度导致更强的晶体管P1，即晶体管P1具有更高的电流IDSsat。当晶体管P1比晶体管N1更强时，晶体管N1和P1都是打开的，电压VGP2被拉高到晶体管P1的源极处的电压VCC，而不是被拉低到晶体管N1的源极处的地电位或Low。在一些实施例中，晶体管N1的驱动能力是晶体管的驱动能力的约1/10。在一些实施例中，通过以电压VGNPDN的转换为基础的模拟来设置晶体管N1和晶体管P1之间的相对强度(即相对驱动能力)。
晶体管P2和晶体管N2以及晶体管N3一起形成为电压VDN2提供逻辑电平的二极管，电压VDN2被反相器INV反转，从而为电压VAN提供逻辑电平。例如，当晶体管P2打开的时，电压VDN2被拉到晶体管P2源极处的电压电平，该电压电平是VCC或High。相反地，当晶体管P2是关闭的时，电压VDN2被拉向晶体管N3的源极，其为Low。结果，电压VAN通过反相器INV是High。电压VAN(如Low或High)的逻辑电平用于开关晶体管NPDN，从而控制存储器单元MC是否进入以上所阐明的电源节约模式。在一些实施例中，当NMOS晶体管N2和N3是快速的时，晶体管N2和N3的阈值电压被降低。电压VDN2被拉低到较低电压VCC处的Low或电压VAN是High并且电压VGNPDN是较低电压VCC处的Low。结果，存储器单元MC更容易进入节能模式(如处于低电压VCC)。在一些实施例中，不使用二极管N3，即晶体管N2的源极直接接地。
在一些实施例中，当晶体管P1是打开的时，电压VGP2被拉到晶体管P1的源极处的电压VCC。然而，如果电压VGP2处于使晶体管P2弱导电的电平时，例如晶体管P2处于刚好打开的电平，由于较高的电压VCC电流I.n2增加。结果，电压VDN2较低并且当VDN2变成Low时，例如电压VDN2经过反相器INV的跳变点，则存储器单元MC进入节能模式。在一些实施例中，电路200中的N-型晶体管N1，N2，和N3与存储器单元MC中的那些N-型晶体管处于相同的驱动能力角(如快速或慢速)中。类似地，电路200中的P-型晶体管P1和P2与存储器单元MC中的那些P-型晶体管处于相同的驱动能力角中。
在一些实施例中，当工作温度改变时，PMOS和NMOS晶体管的阈值电压都会改变，其影响电压VCC，在电压VCC下存取器单元MC进入节能模式。例如，当温度高时，PMOS和NMOS晶体管的阈值电压都被降低，而且当温度低时，PMOS和NMOS晶体管的阈值电压都较高，如上所述，其影响电压VCC，在电压VCC下存取器单元MC进入节能模式。结果，如果信号ACTB被激活，则存储器单元MC响应温度变化在节能模式和正常模式之间自动开关。
高电压VCC工作的实例
在一些实施例中，额定电压VCC是0.85V。当电压VCC高时，例如是约1.2V，电压VGSP1是约0.84V，其比约为300-450mv的阈值电压VTP1高得多。结果，晶体管P1处于强导电状态。同时，晶体管N1(未标记)的栅极处的电压VGPN1处于电压VCC(即1.2V)，晶体管N1也是打开的。在一些实施例中，然而，将晶体管N1设计成使得晶体管N1的导电性没有晶体管P1强。结果，电压VGP2被拉高到晶体管P1的源极处的电压VCC，而不是被拉低到晶体管N1的源极处的地电位。结果，晶体管P2关闭，起到开路的作用。由于晶体管N2的栅极与电压VCC连接，晶体管N2打开。晶体管N3起到二极管的作用。晶体管N2处于打开的，与二极管N3一起，将节点VDN2拉向晶体管N3的源极，其为约200mV。结果，电压VDN2是Low，电压VAN是High，电压VGNPDN是Low，将存储器单元MC设定在节能模式中。
低电压VCC工作的实例
当电压VCC低时，如约为0.7V，VGSP1是约0.49V(0.7*0.7V)，晶体管P1几乎关闭因为VGSP1接近电压VTP1。同时，电压VGSN仍然是约0.7V(如处于VCC电压电平)，其比约为300-450mv的阈值电压VTN1高得多。结果，晶体管N1处于强导电状态，其将电压VGP2拉向地电位。结果晶体管P2打开，电压VDN2是High，电压VAN是Low，电压VGNPDN是High，晶体管NPDN打开，而且存储器单元MC处于正常模式。
示例性的波形
图3是根据一些实施例的，示出存储器MC进入节能模式所处的电压VCC的不同电压电平关于不同的晶体管驱动能力的波形图。
垂直轴示出电压VCC的不同电平。水平轴示出在125℃下的不同的驱动能力SS，TT，SF，FS，和FF。如图所示，在相同的温度125℃条件下，对于FF角，存储器单元MC进入处于约0.7V的较低电压VCC的节能模式，对于SS角，存储器单元MC进入处于约1.0V的较高电压VCC的节能模式。也就是说，例如TT，SF和FS，存储器单元MC分别进入处于约0.89V，0.91V和0.8V的节能模式，这些电压都低于1.0V的高VCC和高于0.7V的低VCC。
在一些实施例中，当温度被降低时，曲线310关于水平轴更高，表示存储器单元MC进入处于较高电压VCC的待机模式。相反地，当温度增加，曲线310关于水平轴更低，表示存储器单元MC进入处于较低电压VCC的待机模式。
示例性方法
图4是根据一些实施例，示出运行电路100的方法的流程图400。
在步骤405中，信号ACTB被激活使存储器单元MC进入待机模式。
在步骤410中，存储器单元MC在待机模式中是处于节能模式还是处于正常模式取决于表示晶体管NPDN的导电状态的电压VGNPDN的逻辑状态。
在步骤415中，由于电压VCC和/或温度的变化导致电压VGP1、VGP2、VDP2、VAN、和VGNPDN的变化，因此存储器单元MC在节能模式和正常模式之间自动转换。
已经描述了许多实施例。然而应该理解，在不背离本发明的精神和范围的情况下，可以进行多种变化。例如，各种晶体管被示出为具体的掺杂型(如NMOS和PMOS)仅仅是为了说明的目的，本发明的实施例不限于特定的类型，选择不同的掺杂型在各个实施例的范围类。在以上描述中使用的各种信号的逻辑电平(如低或高)也仅仅是为了说明的目的，当信号被激活和/或关闭时实施例不限于特定的电平。选择不同的电平在各个实施例的范围内。节点VSSI在节能模式中被提高并且其被用于说明，当节点VSSI被降低时本发明的各个实施例都适用。示出晶体管NPDN是存储器单元MC的一部分，但是，在一些实施例中，晶体管NPDN在存储器MC的外面和/或是模式转变电路MODCH的一部分。存储器单元MC示出为SRAM，但是各个实施例不是这样被限定的，即对于其他类型的存储器各个实施例也适用。
图2仅仅是为了说明而示出使用分立电阻器的电阻器电路(如R1，R2电路)，可以使用等效的电路图。例如，在电阻器的位置可以使用电阻器件，电路系统或网络(如电阻器，电阻器件，电路系统等的组合)。
一些实施例是关于包括第一PMOS晶体管，第一NMOS晶体管，第二PMOS晶体管，和第二NMOS晶体管。第一PMOS晶体管具有第一PMOS漏极，第一PMOS源极，和第一PMOS栅极。第一NMOS晶体管具有第一NMOS漏极，第一NMOS源极，和第一NMOS栅极。第二PMOS晶体管具有第二PMOS漏极，第二PMOS源极，和第二PMOS栅极。第二NMOS晶体管具有第二NMOS漏极，第二NMOS源极，第二NMOS栅极。第一PMOS栅极用作输入端和被设置成接收以工作电压为基础的输入电压。第一PMOS漏极与第一NMOS漏极和第二PMOS栅极连接。第一PMOS源极与工作电压连接。第一NMOS栅极与工作电压连接。第二PMOS漏极与第二NMOS漏极连接，并且用作输出端。输出端被设置成在第一逻辑状态和第二逻辑状态之间自动改变以响应工作电压中的和/或引起输入端接收的电压电平变化的温度中的变化。
一些实施例是关于包括存储器单元的电路，该存储器单元具有接地参考节点，与接地参考节点连接的开关，和模式转变电路，该模式转变电路具有与开关连接的输出端并且被设置成在第一输出逻辑状态和第二输出逻辑状态之间自动改变输出端的逻辑状态以响应工作电压和/或温度的变化，从而自动设定存储器在其中接地参考节点处于第一参考电平的第一模式中或自动设定存储器在其中接地参考节点处于与第一参考电平不同的第二参考电平的第二模式中。
一些实施例是关于包括将控制信号驱动到与节点连接的晶体管的栅极的方法；晶体管的导电状态导致节点的第一状态和节点的第二状态之间的变化；并且通过以电路的输入端处的电压变化为基础的电路而在第一状态和第二状态之间自动转换以响应工作电压中的和/或导致控制信号变化的温度中的变化。
以上方法示出了示例性的步骤，但是这些步骤不一定要按照所示的顺序实施。根据本发明的实施例的精神和范围，合适的情况下可以将步骤增加，替换，改变顺序，和/或删除。

Claims (16)

1.一种逻辑状态转换电路，包括：
第一PMOS晶体管，所述第一PMOS晶体管具有第一PMOS漏极，第一PMOS源极，和第一PMOS栅极；
第一NMOS晶体管，所述第一NMOS晶体管具有第一NMOS漏极，第一NMOS源极，和第一NMOS栅极；
第二PMOS晶体管，所述第二PMOS晶体管具有第二PMOS漏极，第二PMOS源极，和第二PMOS栅极；以及
第二NMOS晶体管，所述第二NMOS晶体管具有第二NMOS漏极，第二NMOS源极，和第二NMOS栅极；
其中，
所述第一PMOS栅极用作输入端并且设置成接收以工作电压为基础的输入电压；
所述第一PMOS漏极与所述第一NMOS漏极和所述第二PMOS栅极连接；
所述第一PMOS源极与所述工作电压连接；
所述第一NMOS栅极与所述工作电压连接；
所述第二PMOS漏极与所述第二NMOS漏极连接，并且用作输出端；以及
所述输出端设置成响应于所述工作电压中的变化和/或引起在所述输入端接收的电压电平变化的温度中的变化，在第一逻辑状态和第二逻辑状态之间自动变化。
2.根据权利要求1所述的逻辑状态转换电路，还包括分压器，所述分压器与所述输入端连接并且设置成提供以所述工作电压为基础的输入电压电平。
3.根据权利要求1所述的逻辑状态转换电路，还包括与所述第二NMOS源极连接的二极管。
4.根据权利要求1所述的逻辑状态转换电路，还包括使能电路，所述使能电路配置成电接收所述输出端的输出信号和输入使能信号，并且产生设置成改变存储器单元模式的输出使能信号。
5.一种存储器模式转换电路，包括：
具有接地参考节点的存储器单元；
与所述接地参考节点连接的开关；以及
模式转变电路，所述模式转变电路具有与所述开关连接的输出端并且配置成响应于工作电压和/或温度的变化而自动使输出端的逻辑状态在第一输出逻辑状态和第二输出逻辑状态之间改变，从而自动地设定存储器单元在所述接地参考节点处于第一参考电平的第一模式中或在所述接地参考节点处于与所述第一参考电平不同的第二参考电平的第二模式中，
其中所述模式转变电路设置成接收以所述工作电压为基础而产生的输入电平。
6.根据权利要求5所述的存储器模式转换电路，其中所述第一参考电平是逻辑低电平而且所述第二参考电平与所述第一参考电平相比高。
7.根据权利要求5所述的存储器模式转换电路，其中所述开关是NMOS晶体管，所述NMOS晶体管具有与所述接地参考节点连接的漏极，与接地节点连接的源极，和与所述模式转变电路的所述输出端连接的栅极。
8.根据权利要求5所述的存储器模式转换电路，还包括分压器，所述分压器设置成以所述工作电压为基础产生输入电平至所述模式转变电路。
9.根据权利要求5所述的存储器模式转换电路，其中所述模式转变电路包括与NMOS晶体管串联连接的PMOS晶体管，并且所述模式转变电路设置成以所述PMOS晶体管和所述NMOS晶体管的导电状态为基础而自动改变所述输出端的所述逻辑状态。
10.根据权利要求5所述的存储器模式转换电路，其中所述模式转变电路包括：
第一PMOS晶体管，所述第一PMOS晶体管具有第一PMOS漏极，第一PMOS源极，和第一PMOS栅极；
第一NMOS晶体管，所述第一NMOS晶体管具有第一NMOS漏极，第一NMOS源极，和第一NMOS栅极；
第二PMOS晶体管，所述第二PMOS晶体管具有第二PMOS漏极，第二PMOS源极，和第二PMOS栅极；以及
第二NMOS晶体管，所述第二NMOS晶体管具有第二NMOS漏极，第二NMOS源极，和第二NMOS栅极；
其中
所述第一PMOS栅极用作输入端并且设置成接收以工作电压为基础的输入电压；
所述第一PMOS漏极与所述第一NMOS漏极和所述第二PMOS栅极连接；
所述第一PMOS源极与所述工作电压连接；
所述第一NMOS栅极与所述工作电压连接；以及
所述第二PMOS漏极与所述第二NMOS漏极连接，并且与所述模式转变电路的所述输出端电连接。
11.一种逻辑状态转换方法，包括：
驱动控制信号到与节点连接的晶体管的栅极；所述晶体管的导电状态引起所述节点在第一状态和所述节点的第二状态之间的改变；以及
通过以电路的输入端电压变化为基础的电路响应于工作电压的变化和/或引起所述控制信号改变的温度的变化自动地进行在所述第一状态和所述第二状态之间的转换，其中，所述电路为逻辑状态转换电路，
其中，所述电路包括PMOS晶体管，所述PMOS晶体管具有与NMOS晶体管的NMOS漏极连接的PMOS漏极；所述PMOS晶体管的栅极用作所述电路的所述输入端；以及
所述第一状态和所述第二状态之间的自动转换以所述PMOS晶体管和所述NMOS晶体管的导电状态为基础，
所述PMOS漏极与第二PMOS晶体管的第二PMOS栅极连接，所述第二PMOS晶体管具有与第二NMOS晶体管的第二NMOS漏极连接的第二PMOS漏极；以及
所述第一状态和所述第二状态之间的自动转换还以所述第二PMOS晶体管和所述第二NMOS晶体管的导电状态为基础；
所述第二PMOS漏极与反相器的输入端连接；以及
所述第一状态和所述第二状态之间的自动转换还以所述反相器的输出端的逻辑状态的变化为基础。
12.根据权利要求11所述的逻辑状态转换方法，其中所述晶体管是NMOS晶体管，所述NMOS晶体管具有与所述节点连接的漏极。
13.根据权利要求11所述的逻辑状态转换方法，其中通过在NAND门的第一输入端具有使能信号，在所述NAND门的第二输入端具有所述电路的输出，和在所述NAND门的输出端具有所述控制信号来启动所述第一状态和所述第二状态之间的自动转换。
14.根据权利要求11所述的逻辑状态转换方法，其中所述节点是存储器单元的接地参考节点。
15.根据权利要求11所述的逻辑状态转换方法，其中：
所述反相器的所述输出端与NAND门的第一输入端连接；
所述NAND门的第二输入端设置成接收模式控制信号；以及
所述第一状态和所述第二状态之间的自动转换通过所述模式控制信号启动。
16.根据权利要求11所述的逻辑状态转换方法，还包括设定所述电路的所述输入端为以所述工作电压为基础的电压值。
CN201110336887.8A 2010-11-30 2011-10-28 模式转变电路 Expired - Fee Related CN102543165B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US41802110P 2010-11-30 2010-11-30
US61/418,021 2010-11-30
US13/099,809 US8947949B2 (en) 2010-11-30 2011-05-03 Mode changing circuitry
US13/099,809 2011-05-03

Publications (2)

Publication Number Publication Date
CN102543165A CN102543165A (zh) 2012-07-04
CN102543165B true CN102543165B (zh) 2016-05-25

Family

ID=46126584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110336887.8A Expired - Fee Related CN102543165B (zh) 2010-11-30 2011-10-28 模式转变电路

Country Status (3)

Country Link
US (2) US8947949B2 (zh)
CN (1) CN102543165B (zh)
TW (1) TWI480872B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726778B (zh) * 2020-07-28 2021-05-01 國立中正大學 記憶體裝置及其操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295538A (zh) * 2007-04-26 2008-10-29 日立超大规模集成电路系统株式会社 半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602783A (en) * 1996-02-01 1997-02-11 Micron Technology, Inc. Memory device output buffer
KR100272164B1 (ko) 1997-12-30 2000-11-15 윤종용 모드레지스터셋회로를갖는반도체장치
DE69820594D1 (de) * 1998-05-29 2004-01-29 St Microelectronics Srl Anordnung und Verfahren zum Lesen von nichtflüchtigen Speicherzellen
US6956779B2 (en) * 1999-01-14 2005-10-18 Silicon Storage Technology, Inc. Multistage autozero sensing for a multilevel non-volatile memory integrated circuit system
US6097179A (en) 1999-03-08 2000-08-01 Texas Instruments Incorporated Temperature compensating compact voltage regulator for integrated circuit device
US6549042B2 (en) * 2000-06-23 2003-04-15 Integrated Device Technology, Inc. Complementary data line driver circuits with conditional charge recycling capability that may be used in random access and content addressable memory devices and method of operating same
JP2002056696A (ja) 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体記憶装置
JP2003168735A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体集積回路装置
KR100452326B1 (ko) * 2002-07-04 2004-10-12 삼성전자주식회사 반도체 메모리장치의 동작전압 모드 선택 방법
US7075276B2 (en) 2003-07-03 2006-07-11 Isine, Inc. On-chip compensation control for voltage regulation
JP2006242894A (ja) 2005-03-07 2006-09-14 Ricoh Co Ltd 温度検出回路
JP2008071462A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295538A (zh) * 2007-04-26 2008-10-29 日立超大规模集成电路系统株式会社 半导体器件

Also Published As

Publication number Publication date
US20120134219A1 (en) 2012-05-31
TWI480872B (zh) 2015-04-11
US8947949B2 (en) 2015-02-03
US9053818B2 (en) 2015-06-09
CN102543165A (zh) 2012-07-04
TW201301282A (zh) 2013-01-01
US20150078105A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
US6768370B2 (en) Internal voltage step-down circuit
KR100202466B1 (ko) 부트스트랩회로
US20070188194A1 (en) Level shifter circuit and method thereof
KR100549947B1 (ko) 집적회로용 기준전압 발생회로
US9209797B2 (en) Semiconductor device
US10268250B2 (en) Semiconductor device having active mode and standby mode
JP4303930B2 (ja) 電圧発生装置
CN102543165B (zh) 模式转变电路
KR101553441B1 (ko) 워드라인 드라이버 및 그 관련 방법
JP4666636B2 (ja) スイッチング素子駆動回路装置及びそれを用いた電子機器
KR950006333B1 (ko) 출력회로
JP2006148971A5 (zh)
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
CN110609583A (zh) 一种用于蜂鸣器稳定驱动管栅极电压的电路
JP3429213B2 (ja) 集積回路
US20140002172A1 (en) Voltage generating circuits based on a power-on control signal
CN100594555C (zh) 过驱动控制电路的感应放大器及其控制方法
JP4159570B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
CN221507388U (zh) 负压检测电路、线性稳压器及芯片
CN220096534U (zh) 电动两轮车电门开机方式的检测系统
CN219436662U (zh) 电源监测电路、电源管理系统和存储主控芯片
KR100833416B1 (ko) 파워업 리셋 회로
KR100680951B1 (ko) 메모리 장치용 고전압 발생장치
JPH0950696A (ja) 半導体集積回路
KR100611401B1 (ko) 백바이어스 전압 공급회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525