CN102496385A - 一种脉冲时序活动性转换电路 - Google Patents

一种脉冲时序活动性转换电路 Download PDF

Info

Publication number
CN102496385A
CN102496385A CN2011104403544A CN201110440354A CN102496385A CN 102496385 A CN102496385 A CN 102496385A CN 2011104403544 A CN2011104403544 A CN 2011104403544A CN 201110440354 A CN201110440354 A CN 201110440354A CN 102496385 A CN102496385 A CN 102496385A
Authority
CN
China
Prior art keywords
pulse
output
signal
ltp
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104403544A
Other languages
English (en)
Other versions
CN102496385B (zh
Inventor
刘洋
吴洪天
于奇
胡绍刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201110440354.4A priority Critical patent/CN102496385B/zh
Publication of CN102496385A publication Critical patent/CN102496385A/zh
Application granted granted Critical
Publication of CN102496385B publication Critical patent/CN102496385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的电路涉及集成电路和生物学中神精网络中神精元间联糸原理，电路由脉冲时序活动转换逻辑和控制开关组成，转换逻辑接收信号(PRE)、信号(POST)，处理之后产生增强信号(LTP)、抑制信号(LTD)或传输控制信号(TR)，这三个信号输出给控制开关；控制开关接有对阻变突触的写操作电压(Vw)和读操作电压(Vr)，在TR和LTP、LTD信号的控制下产生传递信息输出(OUT)或输出适当的电压到Vw1和Vw2，Vw1和Vw2分别为加到阻变突触两端的电压。本发明提供了一种能够按照STDP规则将脉冲时序活动关系转换为相应LTP、LTD脉冲输出的转换电路，实现STDP模型的功能，可方便地应用于神经网络、电子突触权值调整等电路中。

Description

一种脉冲时序活动性转换电路
技术领域
本发明属于集成电路领域，具体涉及一种脉冲时序活动性转换电路，可用于对基于阻变存储器的电子突触进行STDP权值调整操作，实现以电路的方式模拟人脑神经网络的记忆和自我学习功能。
技术背景
自计算机诞生以来，人类就憧憬着有朝一日，计算机能像人类大脑一样，具有自我学习能力，能自己处理问题，成为真正具有人工智能的电脑。传统计算机采用的是冯诺依曼体系结构，擅长于数学和逻辑方面的计算处理，而缺乏自我学习、自我适应能力，在诸如联想记忆和形象思维等问题的处理往往感到力不从心。与此不同，人脑则能够自我学习、自我适应，擅长于处理这些联想记忆和形象思维的问题。
现代神经生物学研究发现，人脑之所以强大，在于其有近千亿个神经元和10多万亿神经突触，信号可以传向四面八方。大脑神经元可同时工作，并行处理。而其中，突触是人类学习和记忆的基础。如图1所示，为两个神经元的连接示意图。前一个神经元通过轴突的末梢与后一个神经元的树突连接，两神经元相接触的部位叫做突触。突触是神经元之间信息传递的部位，也是神经网络中信息存储的部位。在光学显微镜下观察，可以看到一个神经元的轴突末梢经过多次分支，最后每一小支的末端膨大呈杯状或球状，叫做突触小体。这些突触小体可以与多个神经元的细胞体或树突相接触，形成突触。突触由突触前膜、突触间隙和突触后膜三部分构成。神经元之间通过突触相互通讯，每个突触都具有一定的传递效率，也称为联系强度，突触传递效率高，则前级神经元轴突上的信号容易传递给后级神经元，反之，则不容易传递，因此，不同的传递效率意味着神经网络不同的状态，神经网络正是利用这些不同的状态来存储信息，实现记忆功能。同时，神经元之间突触的传递效率可以被神经活动动态调节，这种突触传递效率变化的特性称为突触可塑性，主要包括长时程增强(LTP，LongTerm Potentiation)和长时程抑制(LTD，Long Term Depression)。如果前一神经元的兴奋能够激起后一神经元的兴奋，就发生LTP过程，LTP使突触传递信息的效率增强，两神经元之间的连接更紧密，突触前膜与突触后膜之间的电导更大；反之，如果前一神经元的兴奋不能够激起后一神经元的兴奋，就发生LTD过程，LTD使突触传递信息的效率减小，突触前膜与突触后膜之间的电导变小。突触可塑性实现了神经网络的自我学习功能。神经网络电路正是通过电路的方式模拟人脑神经网络来实现类似于人脑的记忆和自我学习功能，而本电路设计的脉冲时序活动性转换电路则是用于模拟实现神经网络电路中神经元间突触的可塑性。
由于本电路是基于脉冲时序活动依赖可塑性规则(STDP，SpikeTiming Dependent Plasticity)来实现对突触可塑性的模拟，因此，在介绍脉冲时序活动性转换电路之前，先对STDP规则做一说明。脉冲时序活动依赖可塑性规则是一种被广泛接受的神经网络学习规则，用于描述突触可塑性规则。根据脉冲时序活动依赖可塑性规则，神经网络中神经元间的联系强度(相当于人脑中的突触传递效率)是可以变化的，即具有权值可塑性，联系强度的变化通过两种效应来实现，一种是长时程增强效应(LTP，Long Term Potentiation)，另一种是长时程抑制效应(LTD，Long Term Depression)。两个神经元之间的联系强度是发生长时程增强效应还是发生长时程抑制效应，取决于前后两个神经元之间的冲动的发放顺序，若前神经元比后神经元更早发放，发生长时程增强效应，两神经间的联系强度增强；若后神经元比前神经元更早发放，则发生长时程抑制效应，两神经元间的联系强度减弱。同时，联系强度的变化量又决定于两神经元发放时间差，即相邻两神经元间发放的同时性，两神经元发放的时间差越小，联系强度变化量越大，反之，当两神经元发放的时间差很大时，其间的联系强度几乎不受影响，将联系强度变化量可以忽略的时间差值定义为STDP时间窗口。图2示出了STDP脉冲活动时序依赖可塑性规则曲线。
目前，基于STDP学习规则的权值调整电路结构大多都是针对用MOS电路模拟突触来设计的，这种电路结构复杂，集成度低。近年来，有人提出了一种新型的电子突触结构，即用阻变存储器来模拟突触，这种突触结构简单，是一种类似于电容的MIM层叠结构，便于大规模集成，而且功耗低，但是，目前专门针对阻变存储器模拟突触的基于STDP学习规则的具体权值调整电路还较少。本发明提出的脉冲时序活动性转换电路可以用于对阻变存储器模拟的电子突触进行STDP权值调整操作，整体电路结构简单，可以很方便地实现权值调整。
发明内容
本发明是为了解决对具有类似于阻变存储器性质的电子突触进行基于STDP学习规则的权值调整，提出的一种脉冲时序活动性转换电路。
本发明的技术方案是：一种脉冲时序活动性转换电路，如图3所示，该电路由脉冲时序转换逻辑和控制开关组成。脉冲时序活动转换逻辑接收突触前神经元输出信号(PRE)和突触后神经元输出信号(POST)，处理之后产生长时程增强信号(LTP)、长时程抑制信号(LTD)或传输控制信号(TR)，这三个信号输出给控制开关；控制开关接有对阻变突触的写操作电压(Vw)和读操作电压(Vr)，在TR和LTP、LTD信号的控制下产生传递信息输出(OUT)或输出适当的电压到Vw1和Vw2，Vw1和Vw2分别为加到阻变突触两端的电压。
脉冲时序转换逻辑包括输入脉冲状态寄存器、脉冲发生电路、复位逻辑和输出逻辑，如图4所示。输入脉冲状态寄存器包括两个输入端和与其相连的状态寄存器，用于接收时序活动性转换的两个脉冲信号(PRE和POST)，寄存器由可复位的D触发器实现，初始时寄存器输出为0，当接收到输入脉冲时输出变为1，复位端接收到高电平时复位为0；脉冲发生电路由一个微分电路组成(如图5B所示)，在输入脉冲状态寄存器接收到一对脉冲中的第一个脉冲时，产生一个单脉冲，脉冲宽度可通过电阻R、电容C值进行调整(如图5B)；复位逻辑用于监视电路状态，由三个与非门(U6～U8)和一个反相器(U9)组成，在两种情况下输出高电平，对输入脉冲状态寄存器进行复位操作：第一种情况，在脉冲发生电路输出的一个脉冲时间内输入脉冲状态寄存器两个输入端都接收到脉冲时，即图4中A、B同时为高电平时，第二种情况，在脉冲发生电路输出的一个脉冲结束时输入脉冲状态寄存器输入端未接收到第二个脉冲，即图4中D为高电平而C为低电平时；输出逻辑由一个SR锁存器和附加的逻辑门(U1～U5)组成，SR锁存器锁存输入脉冲时序关系，根据脉冲发生电路的状态决定输出LTP信号还是LTD信号，并按照输入脉冲时序活动性关系决定LTP/LTD信号的持续时间。当PRE先接收到信号时，A为高电平，F为低电平，SR锁存器进行置位操作，I为高电平、H为低电平，通过或非门U1和U2允许LTP输出，而禁止LTD输出，相反，如果POST先接收到信号，B为高电平，G为低电平，SR锁存器进行复位操作，I为低电平、H为高电平，通过或非门U1和U2允许LTD输出，而禁止LTP输出；同或门U3接收脉冲发生电路输入端(C)和输出端(D)的信号，C端的低电平触发D端的低电平脉冲，此时C、D状态相同，同或门输出高电平，LTP、LTD都输出低电平，直到输入脉冲状态寄存器接收到第二个脉冲时，复位逻辑工作，使A、B复位为低电平，C恢复为高电平，此时若脉冲发生电路输出的单脉冲时间还未结束(即D仍为低电平)，则同或门输出E为低电平，LTP和LTD中被SR锁存器允许输出的一端输出高电平，若单脉冲时间已结束(即D已恢复为高电平)，则同或门仍输出高电平，LTP和LTD仍输出低电平。控制开关如图6所示，包括6个MOS管构成的开关，这六个MOS开关每两个一组，控制3个开关通道，这3组开关分别由脉冲时序转换逻辑输出的LTP/LTD信号和TR信号控制，用于在不同的输入组合下进行不同的操作，其中，M1和M2一组，由LTP信号控制，将写操作电压Vw正向从Vw1和Vw2输出，M3和M4一组，由LTD信号控制，将写操作电压Vw反向从Vw1和Vw2输出，M5和M6一组，由TR信号控制，将读操作电压Vr通过阻变突触从OUT输出。
输入脉冲状态寄存器实现对两输入脉冲(PRE和POST)状态进行检测和存储，其输出连接到脉冲时序活动转换逻辑中的其他部分；脉冲发生电路根据输入脉冲状态寄存器的状态，在一定条件下输出一个单脉冲，该输出同时连接到输出逻辑和复位逻辑上；输出逻辑根据输入脉冲状态寄存器和脉冲发生电路的状态，输出LTP信号和LTD信号；复位逻辑接收输入脉冲状态寄存器和脉冲发生电路的输出，根据其状态决定是否输出复位信号，对输入脉冲状态寄存器进行复位。脉冲时序活动转换逻辑的输出TR、LTP和LTD连接到控制开关，在LTP输出期间，Vw正向从Vw1和Vw2输出，在LTD输出期间，Vw反向从Vw1和Vw2输出，在TR输出期间，Vr通过阻变突触从OUT输出。
上述脉冲时序活动性转换电路，可以根据两个输入脉冲之间的时间关系，产生特定的输出状态。在一个STDP时间窗口内，两输入端PRE和POST，当PRE端接收到的脉冲早于POST端接收到的脉冲时，输出逻辑输出LTP信号，与此同时，LTD信号保持为零；当PRE端接收到的脉冲晚于POST端接收到的脉冲时，输出逻辑输出LTD信号，与此同时，LTP信号保持为零。当在一个STDP时间窗口内，PRE输入端和POST输入端中只有一个输入端接收到脉冲时，LTP信号和LTD信号都保持为零。所述输出LTP信号和LTD信号的时间长度取决于PRE输入端和POST输入端接收到的脉冲信号时间差，两输入脉冲时间差越小，输出LTP/LTD信号的持续时间越长。
本发明提供了一种可以用于对阻变存储器模拟的电子突触进行STDP权值调整操作的电路，实现以电路的方式模拟人脑神经网络的记忆和自我学习功能。
附图说明
图1(a)为两个神经元的连接示意图，(b)为突触的结构示意图。
图2为STDP学习规则曲线。
图3A为本发明中用于实现STDP学习机制的一种脉冲时序活动性转换电路结构框图。
图3B为图3A所示脉冲时序活动性转换电路的封装电路图。
图4为本发明中脉冲时序活动性转换电路中的脉冲时序活动转换逻辑电路结构示意图。
图5A为脉冲时序活动转换逻辑电路中D触发器的逻辑结构图。
图5B为脉冲时序活动转换逻辑电路中脉冲发生电路的电路结构示意图。
图6为脉冲时序活动性转换电路中的控制开关电路连接图。
图7为本发明所示脉冲时序活动性转换电路在神经网络应用中与阻变存储器突触及前后神经元之间的连接示意图。
图8为本发明中脉冲发生电路的仿真波形图。
图9为本发明中脉冲时序活动性转换电路的仿真波形图。
具体实施方式
下面结合附图和具体的实例，对本发明的具体实施方式做进一步的详细描述。
如图3A所示，为脉冲时序活动性转换电路的结构框图，图3B所示为该电路的整体封装结构示意图。该脉冲时序活动性转换电路中PRE和POST为两个输入端，用于接收要进行脉冲时序活动性转换的两个脉冲信号(用做突触权值调整电路时为突触前神经元和突触后神经元发放的脉冲信号)；Vw和Vr向脉冲时序活动性转换电路提供操作电压(用做突触权值调整电路时用来做阻变存储器的写操作电压和信号传递时对权值的读操作电压)。
如图3A所示，脉冲时序活动性转换电路由脉冲时序活动转换逻辑和控制开关两部分构成，脉冲时序活动转换逻辑接收PRE脉冲(可以为突触前神经元刺激信号)，通过TR控制信号将其传递出去，并根据POST端(可以为突触后神经元)的响应，按照脉冲活动时序依赖可塑性(STDP)学习规则，输出长时程增强(LTP)信号或长时程抑制(LTD)信号。脉冲时序活动转换逻辑产生的TR、LTP、LTD信号输出到控制开关，用于控制外电路的操作(如对电子突触上的阻变存储单元进行读写操作)。
图2示出了STDP学习规则曲线。在突触权值调整应用中，根据STDP学习规则，突触权值的调整是由突触前神经元和突触后神经元发放脉冲的时间关系来决定的。由图2可以看出，当突触前神经元发放的脉冲早于突触后神经元发放的脉冲，即Δt＝t前-t后＞0时，突触权值增大，此时发生长时程增强效应(LTP)；当突触前神经元发放的脉冲晚于突触后神经元发放的脉冲，即Δt＝t前-t后＜0时，突触权值减小，此时发生长时程抑制效应(LTD)。另外，图2还显示了当|Δt|越小时，突触权值调整越大，而当|Δt|很大时，突触权值调整几乎为0，这就定义了一个时间窗口，称为STDP时间窗口，当突触一端接收到一个脉冲后，突触另一端只有在STDP时间窗口内接收到另一个脉冲，突触权值才会发生改变。
脉冲时序活动性转换电路可以实现STDP学习规则的相关操作。图4所示为脉冲时序活动转换逻辑的具体结构。PRE端口和POST端口分别接收突触前神经元和突触后神经元发出的信号，并将状态锁存入两个D触发器。若PRE先接收到信号，TR信号变为高电平以允许突触前神经元发送的信号传递到突触后神经元，并同时检测突触后神经元的反应(POST)。PRE和POST中任意一个信号都将触发脉冲发生电路产生一个脉冲，这个脉冲就定义了一个STDP时间窗口，在该时间窗口内等待另一个信号的到来，根据两个信号之间的时间差和两个信号到来的先后关系，输出具有一定时间长度的LTP信号或LTD信号，该信号满足STDP学习规则。图5A和图5B分别为脉冲时序活动转换逻辑中可复位D触发器和脉冲发生电路的结构图。在图5B中，STDP时间窗口长度由电阻R和电容C的值决定，其关系为：
tw≈0.7RC           (1)
其中，tw为STDP时间窗口长度。
图6所示为为控制开关的具体电路结构。LTP信号、LTD信号和TR信号分别通过三组由MOS管组成的开关将不同的电压加到电子突触两端。LTP信号通过M1和M2将写电压Vw正向加到电子突触上，增大电子突触中阻变存储单元的电导，提高突触权值，实现LTP效应；LTD信号通过M3和M4将写电压Vw反向加到电子突触上，减小电子突触中阻变存储单元的电导，降低突触权值，实现LTD效应；TR信号通过M5和M6将读电压Vr加到电子突触前端，并将电子突触后端的电压输出到突触后神经元的输入端，实现信息传递过程。根据阻变存储器的特性，LTP信号和LTD信号所加的时间越长，电导变化越大，通过控制LTP脉冲和LTD脉冲的宽度，实现对电导变化量的控制。
图7是脉冲时序活动性转换电路用于突触权值调整时与神经元和突触的连接图。突触前神经元的输出连接到脉冲时序活动性转换电路的PRE输入端，突触后神经元的输出连接到脉冲时序活动性转换电路的POST输入端。当突触前神经元兴奋时，其产生的兴奋信号从轴突(OUT1)传送到脉冲时序活动性转换电路，脉冲时序活动性转换电路接收到信号后通过内部的TR信号将该信号通过突触传递给突触后神经元的树突或胞体(IN2)，若突触后神经元接受刺激后产生兴奋，将从轴突(OUT2)输出信号到脉冲时序活动性转换电路，脉冲时序活动性转换电路根据两神经元输出信号到达的时间差，从Vw1和Vw2输出相应宽度的正向脉冲加到阻变突触上，使突触电导增大，两神经元间的权值(联系强度)增强。另一种情况下，若突触后神经元产生的兴奋不是由图中的突触前神经元刺激产生，而是由其它神经元刺激产生，这种情况下，突触后神经元产生的兴奋将早于图中突触前神经元产生的兴奋，脉冲时序活动性转换电路根据其到达时间，从Vw1和Vw2输出相应宽度的反向脉冲加到阻变突触上，使突触电导减小，两神经元间的权值(联系强度)减弱。
图8和图9示出了电路的仿真结果。
图8所示为脉冲发生电路的输出波形。该脉冲发生电路输入输出均为低电平有效，当输入Trig信号输入一个下降沿时即触发一个输出脉冲，脉冲宽度由式1示出。在此实施例中，输出脉冲宽度为11.29ms。
图9为脉冲时序活动性转换电路的整体仿真结果。图中OUT1和OUT2分别为突触前神经元和突触后神经元的输出脉冲，LTP、LTD和TR分别为长时增强、长时抑制和信息传递控制信号，VR为阻变突触两端的电压，VOUT为突触后神经元输入端波形。
根据STDP学习规则，脉冲时序活动性转换电路在同一个STDP时间窗口中对一对脉冲进行检测，并根据脉冲对的时间差输出不同的LTP和LTD信号。图9中，在时间10ms处，脉冲时序活动性转换电路接收到一对脉冲，这对脉冲中，来自突触前神经元的脉冲早于来自突触后神经元的脉冲，两脉冲时间差为1ms，即Δt＝1ms，此时，LTP输出10.26ms的权值调整脉冲，突触两端的电压差(VR)为+600mV；在时间30ms处，脉冲时序活动性转换电路接收到第二对脉冲，这对脉冲中，来自突触前神经元的脉冲早于来自突触后神经元的脉冲，两脉冲时间差为10ms，即Δt＝10ms，此时，LTP输出1.249ms的权值调整脉冲，突触两端的电压差(VR)为+600mV；在时间50ms处，脉冲时序活动性转换电路接收到第三对脉冲，这对脉冲中，来自突触后神经元的脉冲早于来自突触前神经元的脉冲，两脉冲时间差为1ms，即Δt＝-1ms，此时，LTD输出10.29ms的权值调整脉冲，突触两端的电压差(VR)为-600mV；在时间70ms处，脉冲时序活动性转换电路接收到第四对脉冲，这对脉冲中，来自突触后神经元的脉冲早于来自突触前神经元的脉冲，两脉冲时间差为10ms，即Δt＝-10ms，此时，LTD输出1.25ms的权值调整脉冲，突触两端的电压差(VR)为-600mV；在时间90ms处，脉冲时序活动性转换电路只接收到一个脉冲，在这个脉冲到来后的一个STDP时间窗口内没有接收到第二个脉冲，此时，LTP和LTD都未输出权值调整脉冲。从图中还可以看出，在接收到PRE信号之后，接收到POST信号之前，TR输出传输控制信号，将Vr加到突触上并输出给突触后神经元，此时，突触两端的电压差(VR)为50mV。
从仿真结果可以看出，脉冲时序活动性转换电路可以根据一个STDP时间窗口内OUT1和OUT2的输出顺序决定输出LTP信号还是LTD信号：当OUT1输出的脉冲比OUT2输出的脉冲早，输出LTP信号，使突触产生长时增强，如图中10ms处和30ms处的两对脉冲；当OUT1输出的脉冲比OUT2输出的脉冲晚，输出LTD信号，使突触产生长时抑制，如图中50ms处和70ms处的两对脉冲。同时，脉冲时序活动性转换电路可以根据一个STDP时间窗口内一对脉冲间的时间差，调整输出LTP和LTD信号的持续时间，如图中Δt＝±1ms时输出的LTP/LTD脉冲长度大于Δt＝±10ms时输出的LTP/LTD脉冲长度。
最后应说明的是本发明不仅适用于电子突触权值调整电路，也可以用于其他具有类似STDP功能的应用中。本发明提出了具体方案和仿真验证，因此只要不脱离本发明中的实施思想，都属于本发明的权利要求范围以内。

Claims (5)

1.一种脉冲时序活动性转换电路，其特征在于；该电路由脉冲时序转换逻辑和控制开关组成，脉冲时序活动转换逻辑接收突触前神经元输出信号(PRE)和突触后神经元输出信号(POST)，处理之后产生长时程增强信号(LTP)、长时程抑制信号(LTD)或传输控制信号(TR)，这三个信号输出给控制开关；控制开关接有对阻变突触的写操作电压(Vw)和读操作电压(Vr)，在TR和LTP、LTD信号的控制下产生传递信息输出(OUT)或输出适当的电压到Vw1和Vw2，Vw1和Vw2分别为加到阻变突触两端的电压。
2.根据权利要求1所述的脉冲时序转换逻辑，其特征在于；该电路包括输入脉冲状态寄存器、脉冲发生电路、复位逻辑和输出逻辑，所述输入脉冲状态寄存器包括两个输入端和与其相连的状态寄存器，用于接收时序活动性转换的两个脉冲信号(PRE和POST)，状态寄存器由可复位的D触发器实现；所述脉冲发生电路由一个微分电路组成，在输入脉冲状态寄存器接收到一对脉冲中的第一个脉冲时，产生一个单脉冲，脉冲宽度可通过其中的电阻(R)、电容(C)值进行调整；所述复位逻辑由三个与非门(U6～U8)和一个反相器(U9)组成，用于监视电路状态；所述输出逻辑由一个SR锁存器和附加的逻辑门(U1～U5)构成，输出逻辑根据输入脉冲状态寄存器的状态和脉冲发生电路的输出状态决定输出LTP信号还是LTD信号，并根据输入脉冲时序活动性关系决定LTP/LTD信号的持续时间。
3.根据权利要求2所述的脉冲时序转换逻辑，其特征在于，该电路中复位逻辑用于监视电路状态，在下面两种情况下对输入脉冲状态寄存器进行复位操作：
第一种情况，在脉冲发生电路输出的一个脉冲时间内，输入脉冲状态寄存器两个输入端都接收到脉冲时；
第二种情况，在脉冲发生电路输出的一个脉冲结束时，只有一个输入脉冲状态寄存器输入端接收到脉冲时。
4.根据权利要求1所述的脉冲时序活动性转换电路，其特征在于；该电路中控制开关由6个MOS管构成，这6个MOS开关每两个一组，控制3个开关通道，这3组开关分别由脉冲时序转换逻辑输出的LTP/LTD信号和TR信号控制，用于在不同的输入组合状态下进行不同的操作。
5.根据权利要求4所述的控制开关，其特征在于；控制开关中的6个MOS开关，其中；M1和M2一组，由LTP信号控制，将写操作电压Vw正向从Vw1和Vw2输出；M3和M4一组，由LTD信号控制，将写操作电压Vw反向从Vw1和Vw2输出；M5和M6一组，由TR信号控制，将读操作电压Vr通过阻变突触从OUT输出。
CN201110440354.4A 2011-12-26 2011-12-26 一种脉冲时序活动性转换电路 Active CN102496385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110440354.4A CN102496385B (zh) 2011-12-26 2011-12-26 一种脉冲时序活动性转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110440354.4A CN102496385B (zh) 2011-12-26 2011-12-26 一种脉冲时序活动性转换电路

Publications (2)

Publication Number Publication Date
CN102496385A true CN102496385A (zh) 2012-06-13
CN102496385B CN102496385B (zh) 2014-04-16

Family

ID=46188200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110440354.4A Active CN102496385B (zh) 2011-12-26 2011-12-26 一种脉冲时序活动性转换电路

Country Status (1)

Country Link
CN (1) CN102496385B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103078055A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经突触的单元、装置及方法
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN104240753A (zh) * 2013-06-10 2014-12-24 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
CN105373829A (zh) * 2014-09-02 2016-03-02 北京大学 一种全连接神经网络结构
CN106796669A (zh) * 2014-10-30 2017-05-31 国际商业机器公司 神经形态突触
CN107194463A (zh) * 2017-04-20 2017-09-22 北京大学 神经元电路和神经形态电路
CN109727678A (zh) * 2017-10-28 2019-05-07 徐志强 可变神经元、突触模拟装置及模拟基底神经环路
EP3605403A1 (fr) * 2018-08-01 2020-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Neurone artificiel programmable et procede de programmation associe
CN111291873A (zh) * 2014-07-21 2020-06-16 徐志强 预制性突触的模拟方法及装置
CN111433790A (zh) * 2017-11-15 2020-07-17 汉阳大学校产学协力团 将突触器件的权重的不对称性最小化的脉冲驱动装置及其方法
CN111833945A (zh) * 2020-07-30 2020-10-27 中国电子科技集团公司第五十八研究所 一种浮栅型flash突触器件结构
CN114089630A (zh) * 2021-11-12 2022-02-25 重庆邮电大学 一种基于stdp学习规则的低功耗非对称性可调突触电路
TWI787813B (zh) * 2020-06-11 2022-12-21 華邦電子股份有限公司 尖峰時序相依可塑性的寫入方法及突觸陣列裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643627B2 (en) * 1997-06-11 2003-11-04 University Of Southern California Dynamic synapse for signal processing in neural networks
CN1551224A (zh) * 2003-04-15 2004-12-01 ���ǵ�����ʽ���� 集成电路设备的输入/输出接口
US20090313195A1 (en) * 2008-06-17 2009-12-17 University Of Ulster Artificial neural network architecture
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643627B2 (en) * 1997-06-11 2003-11-04 University Of Southern California Dynamic synapse for signal processing in neural networks
CN1551224A (zh) * 2003-04-15 2004-12-01 ���ǵ�����ʽ���� 集成电路设备的输入/输出接口
CN101971166A (zh) * 2008-03-14 2011-02-09 惠普开发有限公司 神经形态电路
US20090313195A1 (en) * 2008-06-17 2009-12-17 University Of Ulster Artificial neural network architecture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHIMENG YU等: "An Electronic Synapse Device Based on Metal Oxide Resistive Switching Memory for Neuromorphic Computation", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103078055A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经突触的单元、装置及方法
CN103078054A (zh) * 2013-01-04 2013-05-01 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN103078054B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
CN103078055B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经突触的单元、装置及方法
CN104240753A (zh) * 2013-06-10 2014-12-24 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
CN104240753B (zh) * 2013-06-10 2018-08-28 三星电子株式会社 突触阵列、脉冲整形电路和神经形态系统
CN111353590A (zh) * 2014-07-21 2020-06-30 徐志强 具有stdp突触可塑性的突触模拟方法及装置
CN111291873A (zh) * 2014-07-21 2020-06-16 徐志强 预制性突触的模拟方法及装置
CN105373829A (zh) * 2014-09-02 2016-03-02 北京大学 一种全连接神经网络结构
CN105373829B (zh) * 2014-09-02 2018-05-04 北京大学 一种全连接神经网络结构
CN106796669A (zh) * 2014-10-30 2017-05-31 国际商业机器公司 神经形态突触
CN106796669B (zh) * 2014-10-30 2019-06-14 国际商业机器公司 神经形态突触电路和神经形态系统
CN107194463B (zh) * 2017-04-20 2019-11-22 北京大学 神经元电路和神经形态电路
CN107194463A (zh) * 2017-04-20 2017-09-22 北京大学 神经元电路和神经形态电路
CN109727678A (zh) * 2017-10-28 2019-05-07 徐志强 可变神经元、突触模拟装置及模拟基底神经环路
CN111433790A (zh) * 2017-11-15 2020-07-17 汉阳大学校产学协力团 将突触器件的权重的不对称性最小化的脉冲驱动装置及其方法
CN111433790B (zh) * 2017-11-15 2023-09-19 三星电子株式会社 将突触器件的权重的不对称性最小化的脉冲驱动装置及其方法
EP3605403A1 (fr) * 2018-08-01 2020-02-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Neurone artificiel programmable et procede de programmation associe
FR3084765A1 (fr) * 2018-08-01 2020-02-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Neurone artificiel programmable et procede de programmation associe
US10861545B2 (en) 2018-08-01 2020-12-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Programmable artificial neuron and associated programming method
TWI787813B (zh) * 2020-06-11 2022-12-21 華邦電子股份有限公司 尖峰時序相依可塑性的寫入方法及突觸陣列裝置
CN111833945A (zh) * 2020-07-30 2020-10-27 中国电子科技集团公司第五十八研究所 一种浮栅型flash突触器件结构
CN114089630A (zh) * 2021-11-12 2022-02-25 重庆邮电大学 一种基于stdp学习规则的低功耗非对称性可调突触电路
CN114089630B (zh) * 2021-11-12 2024-05-17 南京模数智芯微电子科技有限公司 一种基于stdp学习规则的低功耗非对称性可调突触电路

Also Published As

Publication number Publication date
CN102496385B (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN102496385B (zh) 一种脉冲时序活动性转换电路
Rajendran et al. Low-power neuromorphic hardware for signal processing applications: A review of architectural and system-level design approaches
Wang et al. A novel memristor-based circuit implementation of full-function Pavlov associative memory accorded with biological feature
CN102610274B (zh) 一种阻变突触权值调整电路
Zhao et al. A memristor-based spiking neural network with high scalability and learning efficiency
CN108985447A (zh) 一种硬件脉冲神经网络系统
CN101971166B (zh) 神经形态电路
CN102341815B (zh) 使用记忆切换元件的具有尖峰-时间依赖塑性的电子学习突触
CN105976022B (zh) 电路结构、人工神经网络及用电路结构模拟突触的方法
KR20150034900A (ko) 뉴런 회로들을 연결하는 시냅스 회로, 뉴로모픽 회로를 구성하는 단위 셀 및 뉴로모픽 회로
CN105913119B (zh) 行列互联的异构多核心类脑芯片及其使用方法
CN109034379A (zh) 一种由类脑器件忆阻器搭建的神经元及神经元电路
Maranhão et al. Low‐power hybrid memristor‐CMOS spiking neuromorphic STDP learning system
Yu et al. Log-domain time-multiplexed realization of dynamical conductance-based synapses
Kumar et al. Fully unsupervised spike-rate-dependent plasticity learning with oxide-based memory devices
CN114169511B (zh) 一种基于实物忆阻器的联想记忆电路及方法
CN115392445A (zh) 脉冲神经网络芯片架构、芯片及系统
Wan et al. Efficient neuron architecture for FPGA-based spiking neural networks
Wang et al. SNNIM: A 10T-SRAM based Spiking-Neural-Network-In-Memory architecture with capacitance computation
Tao et al. Modeling and analysis of spike signal sequence for memristor crossbar array in neuromorphic chips
Luo et al. Improving liquid state machine in temporal pattern classification
Bavandpour et al. Cellular memristive dynamical systems (CMDS)
Wei et al. A neuromorphic core based on threshold switching memristor with asynchronous address event representation circuits
Huayaney et al. A VLSI implementation of a calcium-based plasticity learning model
Wan et al. Layered tile architecture for efficient hardware spiking neural networks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant