CN106796669B - 神经形态突触电路和神经形态系统 - Google Patents

神经形态突触电路和神经形态系统 Download PDF

Info

Publication number
CN106796669B
CN106796669B CN201580053374.2A CN201580053374A CN106796669B CN 106796669 B CN106796669 B CN 106796669B CN 201580053374 A CN201580053374 A CN 201580053374A CN 106796669 B CN106796669 B CN 106796669B
Authority
CN
China
Prior art keywords
neuron
circuit
neuromorphic
signal
sudden
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580053374.2A
Other languages
English (en)
Other versions
CN106796669A (zh
Inventor
E·S·伊莱夫舍利欧
A·潘塔兹
A·塞巴斯蒂安
T·图马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN106796669A publication Critical patent/CN106796669A/zh
Application granted granted Critical
Publication of CN106796669B publication Critical patent/CN106796669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/088—Non-supervised learning, e.g. competitive learning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

神经形态突触(11)包括在具有第一和第二输入端(21、22)的电路系统中连接的电阻性记忆单元(15)。这些输入端(21、22)在使用中分别接收前神经元和后神经元动作信号，每个动作信号具有读部分和写部分。该电路系统还具有用于提供依赖于记忆单元(15)的电阻的突触输出信号的输出端(23)。该电路系统可操作，使得响应于在第一输入端(21)处施加前神经元动作信号的读部分而在输出端(23)处提供突触输出信号，并且使得响应于分别在第一和第二输入端(21、22)处同时施加前神经元和后神经元动作信号的写部分而将用于编程记忆单元(15)的电阻的编程信号施加到单元(15)。突触(11)能够适于与完全相同的前神经元和后神经元动作信号一起操作。

Description

神经形态突触电路和神经形态系统
技术领域
本发明一般而言涉及神经形态突触(neuromorphic synapse)。 提供了基于电阻性记忆单元的神经形态突触，连同结合这种突触的突 触阵列和系统。
背景技术
神经形态(neuromorphic)技术涉及受神经系统的生物体系架 构启发的计算系统。传统的计算体系架构正变得越来越不能满足对现 代计算机系统的不断扩大的处理需求。与人脑相比，经典的冯诺依曼 (von Neumann)计算机体系架构在功耗和空间要求方面效率非常低 下。人脑占用不到2升并且消耗大约20W的功率。利用最先进的超 级计算机模拟5秒的大脑活动需要大约500秒并且需要1.4MW的功 率。这些问题已推动重要的研究努力，以了解人脑的高效计算范例并 创造具有前所未有的计算能力的人工认知系统。
神经元和突触是大脑中的两个基本计算单位。神经元可以集成来 自其它神经元的输入，在一些情况下与进一步的输入(例如来自感觉 受体的输入)集成，并且生成被称为“动作电位”或“尖峰”的输出 信号。作为神经元活动的结果，突触改变它们的连接强度。附图中的 图1示出了位于两个神经元2之间的突触1的示意性表示。突触1接 收由前突触神经元(“前神经元”)N1生成的动作电位并且向后突 触神经元(“后神经元”)N2提供输出信号。前神经元动作电位经 由神经元N1的轴突3传送到突触1。结果所得的突触输出信号是依 赖于突触的电导的分级突触电位(也称为“突触权重”或“强度”)。 突触权重可以通过神经元活性增强或减少，并且突触的这种“可塑性” 对记忆和其它大脑功能是至关重要的。这种效应在图1中通过后神经 元动作电位(即，由神经元N2生成的尖峰)经由神经元N2的树突 4向后传播到突触1来指示。
生物系统中的动作电位在神经元激发(尖峰生成)的所有情况下 都具有相同的形状。在尖峰形状中没有信息，而是仅在激发时间中有 信息。特别地，可以依赖前神经元和后神经元动作电位的相对定时来 修改突触权重。在这里的简单模型中，如果前和后神经元一起激发， 则突触变得越来越强(更具导电性)。突触权重的变化还可以依赖于 前和后神经元尖峰的定时的轻微差异。例如，如果后神经元在前神经 元之后紧接着激发，则突触权重可以增加，并且如果后神经元趋向于 在前神经元之前激发，则突触权重可以减小。这些相对定时效应一般 被称为依赖尖峰定时的可塑性(STDP)。
突触通常数目超过神经元显著的因子(在人脑的情况下大约 10000)。神经形态计算技术中的一个关键挑战是开发模仿生物突触 的可塑性的紧凑的纳米电子设备。
电阻性记忆单元已被认为是用于实现神经形态突触的候选。诸如 相变记忆(PCM)单元的电阻性记忆单元是可编程电阻设备，其依 赖部署在一对电极之间的一定体积的电阻性材料的可变电阻特性。单 元电阻可以通过向电极施加控制信号来控制。这些单元表现出阈值开 关效应，借此可以通过施加高于阈值电平的控制信号而在高和低电阻 状态之间切换单元。通过适当地调整控制信号，可以将单元编程到一 定范围的中间电阻值。在PCM单元中，例如，通过加热一定体积的 硫族化物(chalcogenide)材料以便改变硫族化物体积中的(高电阻) 非晶相与(低电阻)结晶相的相对比例来实现可编程电阻。为了改变 单元电阻，将高于相变所需的阈值电压的编程(或“写”)信号经由 电极施加到单元。可以通过向电极施加低电压读信号并测量流经单元 的结果所得的电流来测量(或“读”)单元电阻。读电压电平足够低， 以确保读电压不干扰经编程的单元状态。
已经示出，电阻性记忆单元可以模仿突触以及某些学习规则，诸 如依赖尖峰定时的可塑性。已经在交叉阵列配置中证明了当前基于 PCM的突触实现，其中阵列的行和列分别对应于轴突和树突。这种 系统的实例在以下文献中描述：美国专利8,589,320B2；美国专利申 请公开No.2014/0172762A1；“Nanoelectronic Programmable Synapses Based onPhase Change Materials for Brain-Inspired Computing”，Kuzum等人，Nanoletters，12，2199页，2011； “Nanoscale Electronic Synapses Using Phase Change Devices”，Jackson等人，ACM Journal on Emerging Technologies in Computing Systems，9(2)，2013；“Visual Pattern Extraction Using Energy-Efficient“2-PCM Synapse”Neuromorphic Architecture”，Bichler等人，IEEE Transactions on ElectronDevices，卷59(8)，2012；以及“Experimental Demonstration of Array-level Learningwith Phase Change Synaptic Devices”， Eryilmaz等人，IEDM，2013。
利用这些交叉记忆单元阵列，表示突触的每个单独的单元连接在 阵列芯片的行和列线的相应对之间。突触分别在行和列线上接收表示 由其前神经元和后神经元电路的激发产生的尖峰的动作信号。利用用 于前神经元和后神经元动作信号的不同脉冲形状和定时配置，一次一 行地寻址突触以供编程。所有神经元间的通信都利用片外地址事件来实现。例如，学习应用可以通过在芯片外运行训练算法来实现，以在 学习后确定适当的突触权重。然后记忆芯片被寻址，以相应地编程单 个单元的电阻。与生物系统的实时操作相比，这是一个缓慢、低效的 过程。在这些系统的操作中前和后神经元动作信号不同也是固有的。 这与其中动作电位在所有激发情况都完全相同的生物系统直接对立。
利用电阻性记忆单元的神经形态系统的改进将是非常期望的。
发明内容
本发明第一方面的实施例提供了一种神经形态突触，其包括连接 在电路系统中的电阻性记忆单元，该电路系统具有：
第一输入端和第二输入端，用于分别接收各自具有读部分和写部 分的前神经元动作信号和后神经元动作信号；以及
输出端，用于提供依赖于所述记忆单元的电阻的突触输出信号；
所述电路系统可操作为使得响应于在第一输入端处施加前神经元 动作信号的读部分而在输出端处提供所述突触输出信号，并且使得响 应于分别在第一输入端和第二输入端处同时施加前神经元动作信号和 后神经元动作信号的写部分而将用于编程记忆单元的电阻的编程信号 施加到单元。
因此，体现本发明的神经形态突触包括适于与具有两部分(读部 分和写部分)的动作信号操作的三端单元电路。通过在电路的输出端 产生依赖于单元电阻的突触输出信号来模仿突触输出的传播。这发生 在当前神经元动作信号的读部分被施加到两个输入端之一时。可以通 过向单元施加编程信号以编程单元电阻来修改突触权重。这发生在当 前和后神经元动作信号的写部分在两个输入端同时施加时。因此经编 程的突触权重依赖于前和后神经元动作信号的相对定时，从而允许 STDP效应的模仿在生物系统中发生。但是，与先前的记忆单元突触 不同，体现本发明的突触电路允许在阵列配置中对各个突触的并行寻 址。因此，阵列的行和列中的突触可以在单个步骤中编程。这允许体 现本发明的突触阵列的实时编程，从而提供高效的操作并且启用片上 学习，借此突触权重响应于神经元电路的实时激发而动态地演变。这 是对现有系统中需要的片外寻址的主要进步，从而使得能够高效地实 现学习应用，诸如关联记忆。而且，与现有设备不同，本发明的实施 例中的突触电路系统可以适于与完全相同的前神经元和后神经元动作 信号一起操作。基于这些突触的神经形态系统可以在神经元激发的所 有实例使用完全相同的动作信号，从而简化神经元间的通信并提供与 真正生物系统的直接类比。
响应于在输入端处同时施加前神经元动作信号和后神经元动作信 号的写部分，即，当两个写部分同时在输入端处存在时，产生编程信 号。因此，如果在其相应的输入端处施加写部分的时间段中存在至少 部分重叠，则可以产生编程信号。在下面描述的优选实施例中，突触 电路系统适于使得在输入端处同时施加写部分的时段期间将编程信号 施加到单元，并且编程信号依赖于写部分中的至少一个的形状。这些 特征允许方便地实现下面讨论的各种STDP效应。例如，动作信号中 的至少一个的写部分可以被成形为使得编程信号依赖于前神经元动作 信号和后神经元动作信号在输入端处的相对定时而变化。写部分可以例如具有不同振幅和/或持续时间的区域，并且本身可以包括脉冲序 列。
可以设想许多电路实现，以实现对突触电路描述的功能。但是， 在优选实现中，电路系统包括开关组，其依赖于动作信号中的至少一 个是可配置的，使得电路系统选择性地实现将所述编程信号施加到记 忆单元以及在输出端处提供所述突触输出信号。实际上，这种电路可 以通过开关组的适当配置选择性地采取不同的布置。在一种电路布置 中，如果在第一输入端处存在前神经元动作信号的读部分，则单元将 以读模式操作。这在输出端产生突触输出信号。在另一种电路布置中， 如果在两个输入端处存在前神经元动作信号和后神经元动作信号的写 部分，则单元将以编程模式操作。因此，电路的操作依赖于开关组的状态，其中开关组的状态依赖于在输入端处的动作信号受到控制。在 下面的优选实施例中，开关组可以通过前神经元动作信号或者前神经 元动作信号和后神经元动作信号的组合来配置。开关组一般而言可以 包括一个或多个开关，优选实施例仅采用两个开关。
在特别紧凑的设计中，电路系统包括连接在第一输入端和记忆单 元的第一电极之间的第一电阻，以及连接在记忆单元的第二电极和参 考端之间的第二电阻。输出端连接到记忆单元的第二电极。第一开关 与第二电阻并联地连接在第二电极和参考端之间，并且第二开关连接 在第二输入端和记忆单元的第一电极之间。该电路系统优选地还适于 使得第一开关在前神经元动作信号的写部分期间闭合，并且第二开关 在前神经元动作信号和后神经元动作信号之一的写部分期间闭合。
本发明第二方面的实施例提供了包含多个根据本发明第一方面的 神经形态突触的神经形态突触阵列。突触被指派给阵列的逻辑行和列。 每列中的突触的第一输入端连接到相应的前神经元线，用于在使用中 从对应的前神经元电路供给前神经元动作信号。每行中的突触的第二 输入端连接到相应的后神经元线，用于在使用中从对应的后神经元电 路供给后神经元动作信号。每行中的突触的输出端被布置成用于连接 到所述对应的后神经元电路，用于在使用中向电路提供突触输出信号。
本发明第三方面的实施例提供了包括前神经元电路、后神经元电 路和根据本发明第一方面的神经形态突触的神经形态系统。前神经元 电路连接到突触的第一输入端并适于生成所述前神经元动作信号以供 给第一端。后神经元电路连接到突触的第二输入端并适于生成所述后 神经元动作信号以供给第二端。后神经元电路还连接到突触的输出端，用于接收所述突触输出信号。
本发明第四方面的实施例提供了包括根据本发明第二方面的神经 形态突触阵列以及多个神经元电路的神经形态系统。每个神经元电路 连接到用于阵列的相应列的前神经元线，并且适于为那一列中的突触 生成所述前神经元动作信号，借此神经元电路充当用于那一列中的突 触的所述前神经元电路。每个神经元电路还连接到用于阵列的相应行 的后神经元线，并且适于为那一行中的突触生成所述后神经元动作信 号，借此神经元电路充当用于那一行中的突触的所述后神经元电路。 每个神经元电路还连接到所述相应行中的突触的输出端，用于从那一 行中的突触接收突触输出信号。利用这种布置，当给定的神经元电路 激发时生成的单个动作信号可以充当用于给定列中的突触的前神经元 动作信号，并且也可以充当用于给定行中的突触的后神经元动作信号。 出于先前讨论的原因，神经元电路优选地适于使得前神经元动作信号 和后神经元动作信号完全相同(当然，服从固有的电路容限和诸如噪 声的可变效应)。
在本文中参考本发明一方面的实施例描述特征的情况下，适当地 在本发明另一方面的实施例中可以提供对应的特征。
附图说明
现在将参考附图通过示例描述本发明的优选实施例，其中：
图1是生物突触系统的示意图；
图2是包括体现本发明的突触的神经形态系统的示意图；
图3a至3c指示图2的突触响应于前和后神经元动作信号的操作；
图4是基于体现本发明的突触阵列的神经形态系统的示意图；
图5指示用于模拟图2突触系统的操作的模拟模型的结构；
图6指示图5模型中的神经元电路的输入和输出；
图7a和7b指示模型中突触的结果所得的操作；
图8是体现本发明的突触系统的示意图，用于测试关联记忆功能；
图9示出了用于图8系统的模拟模型的操作中的神经元输入和输 出；
图10是指示PCM单元状态响应于编程脉冲的不同区域的变化 的示意图；
图11指示具有第一写部分形状的前和后神经元动作信号的不同 相对定时；
图12指示图2电路中单元电导率如何随图11的动作信号定时而 变化；
图13指示具有第二写部分形状的前和后神经元动作信号的不同 相对定时；
图14指示图2系统中单元电导率如何随图13的动作信号定时而 变化；
图15指示图2系统中单元电导率如何利用具有另一个写部分形 状的动作信号而变化；以及
图16和17示出了用于图2系统中的动作信号的替代形状。
具体实施方式
图2示出了体现本发明的神经形态系统10的示意性电路图。系 统10包括连接在前神经元电路12和后神经元电路13之间的突触， 总体上用11指示。突触11包括电阻性记忆单元，在这里是PCM单 元15，其在电路中表示为可变电阻RPCM。如图中通过放大示意性指 示的，PCM单元15包括部署在第一(“上”)电极17和第二 (“下”)电极18之间的一定体积的硫族化物化合物16。在这个特 定的“蘑菇形单元”结构中，下电极18比上电极17具有与硫族化物16更小的接触面积。PCM单元15的可变电阻特性由于改变硫族化 物材料16的高电阻非晶相19和低电阻结晶相20的相对比例而产生。 在要描述的实施例中，假设单元15在操作之前处于完全非晶、高电 阻(“RESET”)状态。
突触11的PCM单元15连接在具有用于从前神经元电路12接 收前神经元动作信号V1的第一输入端21的电路系统中。该电路系 统还具有用于从后神经元电路13接收后神经元动作信号V2的第二 输入端22。该电路系统具有输出端23，在该输出端23处，在操作中 提供依赖于PCM单元15的电阻的突触输出信号。突触电路系统还 包括开关组，包括第一开关S1和第二开关S2，以及由电阻器R1和 R2表示的第一和第二电阻。第一电阻器R1连接在第一输入端21和 PCM单元15的上电极17之间。第二电阻器R2连接在单元的下电 极18和提供用于电路操作的参考电平的参考端25(在这里是信号地) 之间。输出端23还连接到PCM单元15的下电极18。第一开关S1 与第二电阻器R2并联地连接在下电极18和参考端25之间。第二开关S2连接在第二输入端22和PCM单元的上电极17之间。开关S1 和S2可以由例如晶体管或二极管实现，并且电路系统11可以利用众 所周知的材料处理技术制造为集成的纳米电子电路。
由神经元电路12、13生成的动作信号V1和V2各自具有阶梯形 状，其具有初始读部分V1R、V2R和随后的写部分V1W、V2W。开关 S1和S2的状态依赖于动作信号V1和V2中的至少一个可配置。在 图2的实施例中，动作信号的写部分V1W、V2W提供用于开关的控 制信号，如图中的虚线箭头所指示的。第一开关S1在前神经元动作 信号V1的写部分V1W期间闭合。第二开关S2在后神经元动作信号 V2的写部分V2W期间闭合。依赖于开关配置，突触电路系统可以选 择性地实现(a)向PCM单元15施加用于编程单元的电阻的编程信 号，以及(b)向单元施加在输出端处产生突触输出信号的读信号。 更特别地，通过在所示的电路布置中对开关S1、S2的控制信号的操 作，突触电路系统可操作为使得：(a)响应于在第一输入端21处施加前神经元动作信号V1的读部分V1R而在输出端23处提供突触输 出信号；以及(b)响应于分别在第一和第二输入端处同时施加前和 后神经元动作信号的写部分V1W、V2W而将编程信号施加到单元。
突触电路系统适于与完全相同的前和后神经元动作信号V1和 V2一起操作(服从固有的电路容限和诸如噪声的可变效应)，每个 信号具有与图2中所指示的相同的阶梯形状。动作信号的读部分V1R、 V2R具有比写部分V1W、V2W低的振幅。这促进突触电路利用PCM单元15的阈值开关特性，借此，如果小于某个阈值开关电压的电压 被施加到单元，则电流将如此之小，以至于将存在非常小的焦耳热并 且单元体积基本上没有相变。高于该阈值开关电压，单元电阻降至非 常低的值，使得能够进行相变。施加具有某个输入功率和持续时间的 编程脉冲可以导致非晶区域的部分结晶，从而导致单元电阻的降低。
图3a至3c指示突触11在不同神经元激发场景中的操作。图3a 示出了当仅前神经元电路12激发时的电路配置。这个图的上部示出 了在输入端21处施加动作信号V1的读部分V1R的配置。S1和S2 都打开，并且端子21处的V1R实现操作的读模式，其中读电压跨单 元15降低。由于读部分V1R的低振幅，这个读电压足够低，使得不 会发生单元电阻的变化。结果所得的流经单元的电流I由下式给出：
这产生依赖于单元电阻RPCM并由下式给出的突触输出信号Vout：
这个输出信号Vout表示传播到后神经元电路13上的分级突触电位。
图3a的下部示出了在输入端21处施加动作信号V1的写部分 V1W的配置。S2打开，但S1闭合，从而使电阻R2短路。因此到输 出端23的电压为0V，并且没有突触电位到后神经元13的传播。单 元电流由下式给出：
但是，选择电阻R1，使得这个单元电流不足以改变单元电阻。因此， 不存在由于单独前神经元12的激发引起的突触强度的修改。
图3b示出了仅仅后神经元电路13激发时的电路配置。这个图的 上部示出了在输入端22处施加动作信号V2的读部分V2R的配置。 S1和S2都打开，借此没有电流在电路中流动，并且在输出端23处 的电压为0V。这个图的下部示出了在输入端22处施加动作信号V2的写部分V2W的配置。S1打开并且S2闭合。结果所得的单元电流 由下式给出：
选择电阻R2，使得这个单元电流不足以改变单元电阻。因此，不存 在由于单独后神经元13的激发而引起的突触强度的修改。在输出端 23处的电压V由下式给出：
在这个实施例中，后神经元电路13适于在写部分V2W期间禁用其来 自突触11的输入。这防止由于这里的输出电压V而引起的任何突触 输出的传播。
图3c示出了当前神经元和后神经元电路一起激发使得动作信号 V1和V2被同时施加到突触输入端时的电路配置。这个图的上部示 出了分别在端子21和22处施加读部分V1R和V2R的配置。S1和S2 都打开，并且结果所得的操作与图3a的相同。因此，单元15以读模 式操作并且突触输出信号
被传播到后神经元电路13。该图的下部示出了在输入端21、22处同 时施加写部分V1W和V2W的配置。开关S1闭合，从而使电阻R2短 路。因此输出端23处的电压为0V，并且没有突触电位传播到后神经 元13。但是，在这里，开关S2也闭合，从而隔离电阻R1。这实现 了编程操作模式，其中V2W作为编程信号被施加到单元，从而导致 单元电流：
写部分V2W的振幅高于阈值切换所需的电平，借此单元电流实现单 元电阻的重新编程。在这个实施例中的操作参数被设置为使得施加编 程信号V2W产生单元电阻的递增减小。特别地，通过单元15在突触 操作之前处于高电阻RESET状态，单元的累积特性意味着，随着编 程信号V2W的连续施加，单元电阻将朝全结晶、低电阻“SET”状 态逐渐减小。因此，突触权重将随着前和后神经元电路的连续同时激 发而逐渐增加。
从上面可以看出，动作信号格式的写部分被用来通过编程单元电 阻来实现突触学习功能。读部分被用来在读模式下将突触电位传播到 后神经元。开关S1和S2被用来区分读和写(编程)事件。选择电 阻R1和R2，使得如果在输入端处仅存在前和后神经元动作信号中 的一个时，则由于单元的重新编程而抑制突触改变。
突触11提供紧凑的神经形态突触配置，从而使得神经形态系统 在神经元激发的所有实例中使用完全相同的动作信号。这显著简化了 神经元间的通信。而且，如果在阵列配置中使用突触11，则行和列 中的突触可以被同时寻址。图4示出了包括经由突触阵列31互连的 三个神经元电路N1、N2和N3的神经形态系统30的简单示例。阵 列31包括以三行和三列布置的六个突触11，每个突触连接在前和后 神经元电路的相应对之间。(当然应当认识到，阵列31不必被配置 为突触的行和列的规则布置。突触可以如所描述的那样连接，它们向 逻辑行和列的指派由它们连接在之间的神经元对来确定。因此术语 “行”和“列”仅是逻辑指定并且有效地可互换)。在所示的布置中， 每列中的突触的第一输入端21连接到相应的前神经元线，用于在操 作中从对应的前神经元电路提供前神经元动作信号。在图4中垂直布 置的前神经元线对应于神经元N1到N3的轴突，并且在图中被这样 标记。每行中的突触的第二输入端连接到相应的后神经元线，用于在 使用中从对应的后神经元电路提供后神经元动作信号。后神经元线在 图中被示为实水平线。这些对应于后神经元输出树突，用于向后传播 来自后神经元的动作信号。每行中的突触的输出端23连接到其对应 的后神经元电路，用于在操作中向这些电路提供突触输出信号。对应 于后神经元输入树突以用于接收突触输出的这些连接由图中的水平虚 线表示。因此每个神经元电路N1到N3经由其轴突线连接到阵列的 相应列，并且为那一列中的突触生成前神经元动作信号。每个电路 N1到N3还经由其输出树状线连接到阵列的相应行，并且为那一行 中的突触生成后神经元动作信号。每个电路N1至N3还连接到其对 应行中的突触的输出端，用于从那一行中的突触接收突触输出信号。
在图4的系统中，当给定的神经元电路N1至N3激发时生成的 单个动作信号可以充当用于给定列中的突触的前神经元动作信号和用 于给定行中的突触的后神经元动作信号。行和列中的突触可以在单个 循环中被寻址，借此阵列中的突触的全部(或任何子集)可以被并行 地寻址。这允许实时地执行突触更新，突触权重随着神经元电路的激 发动态地演变。因此，体现本发明的突触阵列提供了片上学习应用的 高效实现。
基于突触11的神经形态系统的成功操作通过图5至9中所示的 模拟来清楚地证明。图5示出了对应于图2的系统10的模拟模型的 基本结构。突触11连接在前神经元电路N1和后神经元电路N2之间。 每个神经元N1、N2接收刺激输入(被指示为“N1输入(N1 input)”和“N2输入(N2input)”)，并且通过放大指示的简单 电路系统来建模。这包括用于对树突输入求和的求和电路以及用于将 和与预设阈值T进行比较的阈值电路。当阈值被超过时，神经元电 路输出一系列动作信号脉冲，否则不产生输出。每个神经元的输入和 输出被供给，用于如所指示的那样显示，并且结果在图6中示出。这 示出了每个神经元在不同的时段集合期间激发一系列输出脉冲，对于 这些时段，其总和输入超过阈值。图7a指示在模拟中施加在突触11 的PCM单元15的上电极17和下电极18之间的结果所得的电压信 号。图7b指示PCM单元15的电阻如何随这些输入信号而变化。在 输出端23处生成的突触输出信号根据PCM单元电阻而变化。可以 看出，当任一神经元单独激发时，电阻不变。但是，在两个神经元一 起激发的时段期间，相继的脉冲在最大值和最小值之间产生单元电阻 的逐渐降低(对应于增加的突触权重)。突触输出仅在前神经元N1 激发时传播。
图8示出了具有体现本发明的突触的用于测试关联记忆功能的简 单系统。该图表示具有三个神经元N1至N3的简单关联记忆系统。 每个神经元向所有其它神经元提供输出，其中突触Sxy将输出从前神 经元Ny传播到后神经元Nx。图9示出了在用于具有体现本发明的 突触11的图8系统的模拟模型中神经元电路N1至N3的刺激输入和 结果所得的输出的屏幕截图。对应于学习之前、期间和之后的信号的 每个显示的区域由标记的列指示。可以看出，在学习之前，只有其输 入超过阈值的神经元激发。在学习期间，一起激发的神经元修改它们 之间的突触强度。在学习之后，神经元N2和N3的突触强度已经由 于并发地激发而增加。然后每个神经元在其输入超过阈值或相关联的 神经元激发时激发。这示出了用于实现关联记忆的有效学习。
利用上述突触11，在输入端处同时施加写部分V1W和V2W的时 段期间，编程信号被施加到单元15。因此，如果在施加V1W和V2W的时段中存在至少部分重叠，则生成编程信号。此外，编程信号在这 里依赖于写部分V2W的形状。这些特征可以在体现本发明的神经形 态系统中利用，以模拟后STDP效应，其中可以依赖于动作信号的相 对定时诱导突触增强/抑制。特别地，已知在后突触激发之前的前突 触活动会诱导长期增强(LTP)，而逆转这种时间次序导致长期抑制 (LTD)。在实验上，作为这个相对定时的函数的长期突触修改的类 型和量在不同制备中有所不同。需要具有作为激发定时的函数的增强 和抑制特性的神经形态突触体系架构来模仿这些现象。这可以利用突 触11通过利用动作信号来实现，其中写部分被成形为使得编程信号 依赖于在输入端处前和后神经元动作信号的相对定时而变化。这在下 面参考图10至17进行解释。
图10示出了PCM单元状态如何可以被成形的编程脉冲的不同 区域修改。在图的顶部示出的脉冲40具有短的高振幅熔融部分41和 下降振幅的后沿42。该图的下部分指示PCM单元15中的硫族化物 体积16的相组成如何随着施加这种脉冲而变化。左手侧的图示出在施加脉冲之前的全结晶单元状态。熔融部分41的施加形成如中心图 中所示的熔融区域45。在脉冲的后沿、晶体生长部分42期间，结晶 从这个熔融区域的外部发生。结果所得的非晶体积19的厚度随着后 沿持续时间的增加而减小。
图11指示在突触11的输入端处前和后神经元动作信号的不同相 对定时。这些动作信号的写部分具有图10中所示的脉冲形状。顶行 中的图(a)指示完全相同定时的信号(tpre＝tpost)；中间行中的图 (b)和(c)示出了具有(tpost-tpre)>0的信号；并且在底行中的图(d)和(e)示出了具有(tpost-tpre)<0的信号。在每种情况下，如 由图中的虚线矩形的重叠区域指示的，动作信号的写部分之间的重叠 确定施加到突触11中的PCM单元15的编程信号。该编程信号对应 于包含在这个重叠区域中的后神经元动作信号V2的部分。
图12指示图2电路中单元电导率如何随图11的动作信号定时变 化。在这个示例中，单元15最初处于高电阻非晶状态。对应于图11 时序图的编程信号在曲线的适当部分指示。最大导电点对应于图(a) 的完全相同的脉冲定时。在这里，具有完整后沿持续时间的熔融然后 结晶导致最大结晶。对应于图(b)和(c)的编程信号根据部分后沿 持续时间导致熔化然后相继地较少结晶。因此，电导率随着(tpost- tpre)的增加而逐渐降低，直到编程信号仅对应于熔融部分，不给出 结晶。超过这个点(无信号重叠)，不施加编程信号，并且单元保持 在其初始非晶状态。对于(tpost-tpre)<0，时序图(d)对应于基本没 有熔融和部分结晶。超过这个点(图(e))，后沿振幅不足以改变 单元状态。
可以看出，由于用于这个动作信号的写部分形状的初始熔融部分， 材料独立于初始单元状态进入熔融状态。因此，曲线右侧(Δt>0)的 形状无论初始单元状态如何都是相似的。突触增强或抑制可以依赖于 相对脉冲定时被诱导。除了在开始处的小的时间间隔之外，曲线的左 侧(Δt<0)主要由单元的初始状态限定。单元状态保持不变，在这里 是处于初始非晶状态。
图13示出了类似于图11的时序图，但是针对其中写部分在后沿 的末端处具有附加熔融部分的动作信号。图14指示对应的电导率曲 线。这个脉冲形状与图11的脉冲形状的使用之间的差异主要在于曲 线的左侧(Δt<0)。在这里，由于在写部分的末端处的熔融部分，单 元独立于初始单元状态进入非晶状态。这个特征是有益的，因为当 tpost在tpre之前到达时，突触将被抑制，独立于当前突触权重。
图15指示利用在图的顶部示出的替代动作信号形状获得的电导 率曲线。在这里，写部分具有恒定振幅结晶部分50，随后是熔融部 分51。对应于曲线上不同点的编程信号如前面那样指示。当编程信 号对应于结晶部分50时，获得最大导电率的点，从而给出用于结晶 的最大时间。当(tpost-tpre)增加时，减小编程脉冲的持续时间减少 结晶的量。这个动作信号形状与图13的动作信号形状的使用之间的 差异主要在于曲线的右侧(Δt>0)。由于在写部分中没有初始熔融部 分，因此施加在曲线右侧的脉冲主要是结晶脉冲。因此，在曲线右侧 获得的电导率值依赖于单元的初始状态。(这里所示出的曲线对应于 初始非晶状态单元状态)。这个特征是有用的，因为突触将具有累积 特性，借此相继的相似事件将逐渐修改突触强度。
上面示出了可以通过适当整形写部分使编程信号以各种方式依赖 于动作信号的相对定时。写部分可以通过组合具有不同延迟和振幅分 布的不同部分而具有各种形状。作为进一步的示例，图16和17示出 了图11和13的脉冲形状的替代方案，在图11和13中，结晶部分具 有恒定的振幅。一般而言，不同的结晶和熔融部分的组合可以用于获 得不同形状的STDP曲线。结晶部分还可以包括更短脉冲的序列，以 使得能够用生物时间标度进行操作。
虽然上面已经描述了优选实施例，但是当然可以设想许多改变和 修改。作为示例，图2电路中的开关S2可以被前神经元动作信号的 写部分V1W而不是后神经元动作信号驱动闭合。在其它方面电路操 作将如之前那样，但是后神经元将不需要在V2W期间禁用其输入。
在本文中将部件描述为连接到另一个部件的情况下，除非另有说 明，否则一般而言这种部件可以直接或间接连接，例如，经由中间部 件连接。
除PCM单元之外的电阻性记忆单元当然可以在体现本发明的突 触中采用。另外，虽然非常期望突触利用完全相同的前和后神经元动 作信号进行操作，但是突触电路系统当然可以通过适当选择部件和电 路布置来适应，以响应于不完全相同的前和后神经元动作信号而根据 需要操作。
应当认识到，在不背离本发明的范围的情况下，可以对所描述的 示例性实施例进行许多其它改变和修改。

Claims (38)

1.一种神经形态突触电路，包括连接在电路系统中的电阻性记忆单元，该电路系统具有：
第一输入端和第二输入端，用于分别接收各自具有读部分和写部分的前神经元动作信号和后神经元动作信号；以及
输出端，用于提供依赖于所述记忆单元的电阻的突触输出信号；
所述电路系统可操作为使得响应于在第一输入端处施加前神经元动作信号的读部分而在输出端处提供所述突触输出信号，并且使得响应于分别在第一输入端和第二输入端处同时施加前神经元动作信号和后神经元动作信号的写部分而将用于编程记忆单元的电阻的编程信号施加到记忆单元。
2.如权利要求1所述的神经形态突触电路，其中所述电路系统适于与完全相同的前神经元动作信号和后神经元动作信号一起操作。
3.如权利要求1或2所述的神经形态突触电路，其中所述电路系统适于使得在输入端处同时施加所述写部分的时段期间将编程信号施加到单元。
4.如前述权利要求1或2所述的神经形态突触电路，其中所述电路系统适于使得编程信号依赖于在输入端处前神经元动作信号和后神经元动作信号中的至少一个的写部分的形状。
5.如前述权利要求3所述的神经形态突触电路，其中所述电路系统适于使得编程信号依赖于在输入端处前神经元动作信号和后神经元动作信号中的至少一个的写部分的形状。
6.如前述权利要求1或2所述的神经形态突触电路，其中所述电路系统包括开关组，所述开关组依赖于动作信号中的至少一个是可配置的，使得所述电路系统选择性地实现将所述编程信号施加到记忆单元以及在输出端处提供所述突触输出信号。
7.如前述权利要求3所述的神经形态突触电路，其中所述电路系统包括开关组，所述开关组依赖于动作信号中的至少一个是可配置的，使得所述电路系统选择性地实现将所述编程信号施加到记忆单元以及在输出端处提供所述突触输出信号。
8.如前述权利要求4所述的神经形态突触电路，其中所述电路系统包括开关组，所述开关组依赖于动作信号中的至少一个是可配置的，使得所述电路系统选择性地实现将所述编程信号施加到记忆单元以及在输出端处提供所述突触输出信号。
9.如前述权利要求5所述的神经形态突触电路，其中所述电路系统包括开关组，所述开关组依赖于动作信号中的至少一个是可配置的，使得所述电路系统选择性地实现将所述编程信号施加到记忆单元以及在输出端处提供所述突触输出信号。
10.如权利要求6所述的神经形态突触电路，其中所述开关组包括第一开关和第二开关。
11.如权利要求7所述的神经形态突触电路，其中所述开关组包括第一开关和第二开关。
12.如权利要求8所述的神经形态突触电路，其中所述开关组包括第一开关和第二开关。
13.如权利要求9所述的神经形态突触电路，其中所述开关组包括第一开关和第二开关。
14.如权利要求10所述的神经形态突触电路，其中：
所述电路系统包括连接在第一输入端和记忆单元的第一电极之间的第一电阻，以及连接在记忆单元的第二电极和参考端之间的第二电阻；
输出端连接到记忆单元的第二电极；
第一开关与第二电阻并联地连接在第二电极和参考端之间；以及
第二开关连接在第二输入端和记忆单元的第一电极之间。
15.如权利要求11所述的神经形态突触电路，其中：
所述电路系统包括连接在第一输入端和记忆单元的第一电极之间的第一电阻，以及连接在记忆单元的第二电极和参考端之间的第二电阻；
输出端连接到记忆单元的第二电极；
第一开关与第二电阻并联地连接在第二电极和参考端之间；以及
第二开关连接在第二输入端和记忆单元的第一电极之间。
16.如权利要求12所述的神经形态突触电路，其中：
所述电路系统包括连接在第一输入端和记忆单元的第一电极之间的第一电阻，以及连接在记忆单元的第二电极和参考端之间的第二电阻；
输出端连接到记忆单元的第二电极；
第一开关与第二电阻并联地连接在第二电极和参考端之间；以及
第二开关连接在第二输入端和记忆单元的第一电极之间。
17.如权利要求13所述的神经形态突触电路，其中：
所述电路系统包括连接在第一输入端和记忆单元的第一电极之间的第一电阻，以及连接在记忆单元的第二电极和参考端之间的第二电阻；
输出端连接到记忆单元的第二电极；
第一开关与第二电阻并联地连接在第二电极和参考端之间；以及
第二开关连接在第二输入端和记忆单元的第一电极之间。
18.如权利要求14所述的神经形态突触电路，其中所述电路系统适于使得第一开关在前神经元动作信号的写部分期间闭合，并且第二开关在前神经元动作信号和后神经元动作信号之一的写部分期间闭合。
19.如权利要求15所述的神经形态突触电路，其中所述电路系统适于使得第一开关在前神经元动作信号的写部分期间闭合，并且第二开关在前神经元动作信号和后神经元动作信号之一的写部分期间闭合。
20.如权利要求16所述的神经形态突触电路，其中所述电路系统适于使得第一开关在前神经元动作信号的写部分期间闭合，并且第二开关在前神经元动作信号和后神经元动作信号之一的写部分期间闭合。
21.如权利要求17所述的神经形态突触电路，其中所述电路系统适于使得第一开关在前神经元动作信号的写部分期间闭合，并且第二开关在前神经元动作信号和后神经元动作信号之一的写部分期间闭合。
22.如权利要求14所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
23.如权利要求15所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
24.如权利要求16所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
25.如权利要求17所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
26.如权利要求18所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
27.如权利要求19所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
28.如权利要求20所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
29.如权利要求21所述的神经形态突触电路，其中第一电阻和第二电阻适于响应于在输入端处施加前神经元动作信号和后神经元动作信号中的仅一个而禁止编程记忆单元。
30.如前述权利要求1或2所述的神经形态突触电路，其中所述记忆单元包括相变记忆单元。
31.如前述权利要求3所述的神经形态突触电路，其中所述记忆单元包括相变记忆单元。
32.一种神经形态突触阵列，包括多个如前述权利要求中任一项所述的神经形态突触电路，其中，所述多个神经形态突触电路被指派给所述神经形态突触阵列的逻辑行和逻辑列，并且：
每列中的神经形态突触电路的第一输入端连接到相应的前神经元线，用于在使用中从对应的前神经元电路提供前神经元动作信号；
每行中的神经形态突触电路的第二输入端连接到相应的后神经元线，用于在使用中从对应的后神经元电路供给后神经元动作信号；以及
每行中的神经形态突触电路的输出端被布置成用于连接到所述对应的后神经元电路，用于在使用中向电路供给突触输出信号。
33.一种神经形态系统，包括前神经元电路、后神经元电路和如权利要求1至31中任一项所述的神经形态突触电路，其中：
前神经元电路连接到神经形态突触电路的第一输入端并适于生成所述前神经元动作信号以供给第一端；
后神经元电路连接到神经形态突触电路的第二输入端并适于生成所述后神经元动作信号以供给第二端；以及
后神经元电路还连接到神经形态突触电路的输出端，用于接收所述突触输出信号。
34.如权利要求33所述的系统，其中神经元电路适于使得前神经元动作信号和后神经元动作信号完全相同。
35.一种神经形态系统，包括如权利要求32所述的神经形态突触阵列以及多个神经元电路，其中：
每个神经元电路连接到用于阵列的相应列的前神经元线，并且适于为那一列中的神经形态突触电路生成所述前神经元动作信号，借此神经元电路充当用于那一列中的神经形态突触电路的所述前神经元电路；
每个神经元电路还连接到用于阵列的相应行的后神经元线，并且适于为那一行中的神经形态突触电路生成所述后神经元动作信号，借此神经元电路充当用于那一行中的神经形态突触电路的所述后神经元电路；以及
每个神经元电路还连接到所述相应行中的神经形态突触电路的输出端，用于从那一行中的神经形态突触电路接收突触输出信号。
36.如权利要求35所述的系统，其中神经元电路适于使得前神经元动作信号和后神经元动作信号完全相同。
37.如权利要求33至36中任一项所述的系统，其中：
所述电路系统适于使得在神经形态突触电路的输入端处同时施加所述写部分的时段期间将编程信号施加到记忆单元；
所述电路系统还适于使得编程信号依赖于在输入端处前神经元动作信号和后神经元动作信号中的至少一个的写部分的形状；以及
动作信号中的所述至少一个的写部分被成形为使得编程信号依赖于在输入端处的前神经元动作信号和后神经元动作信号的相对定时而变化。
38.如权利要求37所述的系统，其中动作信号中的所述至少一个的写部分包括脉冲序列。
CN201580053374.2A 2014-10-30 2015-10-13 神经形态突触电路和神经形态系统 Active CN106796669B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1419355.1A GB201419355D0 (en) 2014-10-30 2014-10-30 Neuromorphic synapses
GB1419355.1 2014-10-30
PCT/IB2015/057824 WO2016067139A1 (en) 2014-10-30 2015-10-13 Neuromorphic synapses

Publications (2)

Publication Number Publication Date
CN106796669A CN106796669A (zh) 2017-05-31
CN106796669B true CN106796669B (zh) 2019-06-14

Family

ID=52118457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580053374.2A Active CN106796669B (zh) 2014-10-30 2015-10-13 神经形态突触电路和神经形态系统

Country Status (6)

Country Link
US (1) US10282657B2 (zh)
JP (1) JP6644064B2 (zh)
CN (1) CN106796669B (zh)
DE (1) DE112015003992B4 (zh)
GB (2) GB201419355D0 (zh)
WO (2) WO2016067139A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10318861B2 (en) 2015-06-17 2019-06-11 International Business Machines Corporation Artificial neuron apparatus
US10748060B2 (en) 2016-10-14 2020-08-18 Intel Corporation Pre-synaptic learning using delayed causal updates
US10090047B2 (en) 2016-11-09 2018-10-02 International Business Machines Corporation Memory cell structure
US10339444B2 (en) 2017-01-20 2019-07-02 International Business Machines Corporation Monitoring potential of neuron circuits
KR20180116637A (ko) * 2017-04-17 2018-10-25 에스케이하이닉스 주식회사 듀얼 멤리스터들을 가진 시냅스 및 상기 시냅스를 포함하는 뉴로모픽 소자의 시냅스 어레이
KR20180120511A (ko) * 2017-04-27 2018-11-06 에스케이하이닉스 주식회사 전달 함수 회로들을 가진 시냅스 어레이를 포함하는 뉴로모픽 소자
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
US11797833B2 (en) 2017-11-14 2023-10-24 International Business Machines Corporation Competitive machine learning accuracy on neuromorphic arrays with non-ideal non-volatile memory devices
US11763139B2 (en) * 2018-01-19 2023-09-19 International Business Machines Corporation Neuromorphic chip for updating precise synaptic weight values
CN111656371B (zh) * 2018-01-23 2024-06-04 美商安纳富来希股份有限公司 具有非易失性突触阵列的神经网络电路
US11586882B2 (en) 2018-01-24 2023-02-21 International Business Machines Corporation Synapse memory
WO2019147859A2 (en) 2018-01-24 2019-08-01 The Regents Of The University Of California Synaptic resistors for concurrent parallel signal processing, memory and learning with high speed and energy efficiency
JP2019179499A (ja) * 2018-03-30 2019-10-17 ソニー株式会社 半導体装置及び積和演算装置
US20200082258A1 (en) * 2018-09-10 2020-03-12 Carl Steven Gold Organic learning
DE102019123183A1 (de) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und schaltung zum betreiben von phasenwechselspeicher
US10971223B2 (en) 2018-09-28 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory operation method and circuit
US11481611B2 (en) 2018-11-02 2022-10-25 International Business Machines Corporation RRAM crossbar array structure for multi-task learning
FR3089037B1 (fr) 2018-11-27 2022-05-27 Commissariat Energie Atomique Circuit neuronal apte à mettre en œuvre un apprentissage synaptique
CN109800851B (zh) * 2018-12-29 2024-03-01 中国人民解放军陆军工程大学 神经突触电路和脉冲神经网络电路
KR102279577B1 (ko) * 2019-01-21 2021-07-20 한양대학교 산학협력단 신경망 모사 소자 및 신경망 모사 학습 시스템
US10902910B2 (en) 2019-06-25 2021-01-26 International Business Machines Corporation Phase change memory (PCM) with gradual reset characteristics
US11487464B2 (en) * 2019-07-03 2022-11-01 Micron Technology, Inc. Neural network memory
KR102301041B1 (ko) * 2019-07-04 2021-09-14 한국과학기술연구원 뉴로모픽 장치
CN110222836B (zh) * 2019-07-08 2024-03-12 中国人民解放军陆军工程大学 数模混合神经突触电路
US11915124B2 (en) * 2019-09-05 2024-02-27 Micron Technology, Inc. Performing processing-in-memory operations related to spiking events, and related methods, systems and devices
US11580370B2 (en) 2019-11-15 2023-02-14 Jiangsu Advanced Memory Technology Co., Ltd. Artificial neuromorphic circuit and operation method
CN111630528B (zh) 2019-11-15 2023-08-29 北京时代全芯存储技术股份有限公司 类神经电路以及运作方法
WO2021092901A1 (zh) 2019-11-15 2021-05-20 江苏时代全芯存储科技股份有限公司 类神经电路以及运作方法
WO2021092899A1 (zh) * 2019-11-15 2021-05-20 江苏时代全芯存储科技股份有限公司 类神经电路以及运作方法
KR102421323B1 (ko) * 2020-09-29 2022-07-15 한양대학교 산학협력단 Pcm 기반의 시냅스 소자 및 그 동작 방법
KR102421324B1 (ko) * 2020-10-05 2022-07-15 한양대학교 산학협력단 Ltp 및 ltd에서 대칭성을 확보하는 시냅스 소자 및 그 동작 방법
CN113658493B (zh) * 2021-08-20 2023-05-02 安徽大学 一种用于模拟联想记忆的强化学习仿生电路架构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874963A (en) * 1988-02-11 1989-10-17 Bell Communications Research, Inc. Neuromorphic learning networks
CN102496385A (zh) * 2011-12-26 2012-06-13 电子科技大学 一种脉冲时序活动性转换电路
CN102667826A (zh) * 2009-11-18 2012-09-12 国际商业机器公司 面积有效仿神经电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7818273B2 (en) 2007-09-18 2010-10-19 International Business Machines Corporation System and method for cortical simulation
US20110004579A1 (en) * 2008-03-14 2011-01-06 Greg Snider Neuromorphic Circuit
US8447714B2 (en) 2009-05-21 2013-05-21 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
US8892487B2 (en) 2010-12-30 2014-11-18 International Business Machines Corporation Electronic synapses for reinforcement learning
US8812414B2 (en) 2011-05-31 2014-08-19 International Business Machines Corporation Low-power event-driven neural computing architecture in neural networks
US8712940B2 (en) 2011-05-31 2014-04-29 International Business Machines Corporation Structural plasticity in spiking neural networks with symmetric dual of an electronic neuron
US8909576B2 (en) * 2011-09-16 2014-12-09 International Business Machines Corporation Neuromorphic event-driven neural computing architecture in a scalable neural network
US8626684B2 (en) 2011-12-14 2014-01-07 International Business Machines Corporation Multi-modal neural network for universal, online learning
US8832010B2 (en) * 2012-01-04 2014-09-09 International Business Machines Corporation Electronic synapses from stochastic binary memory devices
FR2996029B1 (fr) * 2012-09-26 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Systeme neuromorphique exploitant les caracteristiques intrinseque de cellules de memoire
US20140310216A1 (en) 2013-04-15 2014-10-16 Qualcomm Incorporated Method for generating compact representations of spike timing-dependent plasticity curves

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874963A (en) * 1988-02-11 1989-10-17 Bell Communications Research, Inc. Neuromorphic learning networks
CN102667826A (zh) * 2009-11-18 2012-09-12 国际商业机器公司 面积有效仿神经电路
CN102496385A (zh) * 2011-12-26 2012-06-13 电子科技大学 一种脉冲时序活动性转换电路

Also Published As

Publication number Publication date
DE112015003992B4 (de) 2021-04-01
GB2552577B (en) 2018-05-02
CN106796669A (zh) 2017-05-31
WO2016067139A1 (en) 2016-05-06
JP6644064B2 (ja) 2020-02-12
GB201419355D0 (en) 2014-12-17
JP2017538994A (ja) 2017-12-28
GB2552577A (en) 2018-01-31
WO2016069334A1 (en) 2016-05-06
US10282657B2 (en) 2019-05-07
GB201708045D0 (en) 2017-07-05
US20160125287A1 (en) 2016-05-05
DE112015003992T5 (de) 2017-05-11

Similar Documents

Publication Publication Date Title
CN106796669B (zh) 神经形态突触电路和神经形态系统
Hu et al. Modeling affections with memristor-based associative memory neural networks
Azghadi et al. A hybrid CMOS-memristor neuromorphic synapse
Wu et al. A CMOS spiking neuron for brain-inspired neural networks with resistive synapses and in situ learning
US11017292B2 (en) Artificial neuron apparatus
US10949735B2 (en) Artificial neuron apparatus
US8515885B2 (en) Neuromorphic and synaptronic spiking neural network with synaptic weights learned using simulation
Suri et al. Phase change memory as synapse for ultra-dense neuromorphic systems: Application to complex visual pattern extraction
JP6829260B2 (ja) 人工ニューロン装置およびニューロモーフィック・システム
CN106981567A (zh) 一种基于光电耦合忆阻器的人工突触器件及其调制方法
CN108985447A (zh) 一种硬件脉冲神经网络系统
CN107273972B (zh) 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法
KR20150034900A (ko) 뉴런 회로들을 연결하는 시냅스 회로, 뉴로모픽 회로를 구성하는 단위 셀 및 뉴로모픽 회로
JP2016539414A (ja) スパイキングニューラルネットワークにおいてリプレーを使用するシナプス学習を実装すること
Wang et al. A neuromorphic implementation of multiple spike-timing synaptic plasticity rules for large-scale neural networks
Li et al. Design of artificial neurons of memristive neuromorphic networks based on biological neural dynamics and structures
Yang et al. Memristor crossbar-based Pavlov associative memory network for dynamic information correlation
Ielmini et al. Brain-inspired memristive neural networks for unsupervised learning
Ding et al. A generalization and differentiation circuit implementation based on neural mechanisms
CN113658493B (zh) 一种用于模拟联想记忆的强化学习仿生电路架构
Bem et al. Multi-stability and pattern-selection in oscillatory networks with fast inhibition and electrical synapses
Wu et al. Circuit implementation of Spike Time Dependent Plasticity (STDP) for artificial synapse
Milo et al. Synaptic realizations based on memristive devices
Mannan et al. Neuro-Memristive Circuit for Bio-Synaptic Plasticity
Sachdeva et al. Bistable behavior in a pair of interacting autorhythmic cardiac cell models: implications to cardiac memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200731

Address after: Gyeonggi Do Korea Suwon

Patentee after: Samsung Electronics Co.,Ltd.

Address before: New York, USA

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right